KR20050081053A - 박막 트랜지스터 표시판 및 그의 제조방법 - Google Patents

박막 트랜지스터 표시판 및 그의 제조방법 Download PDF

Info

Publication number
KR20050081053A
KR20050081053A KR1020040009295A KR20040009295A KR20050081053A KR 20050081053 A KR20050081053 A KR 20050081053A KR 1020040009295 A KR1020040009295 A KR 1020040009295A KR 20040009295 A KR20040009295 A KR 20040009295A KR 20050081053 A KR20050081053 A KR 20050081053A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
region
forming
drain electrode
insulating film
Prior art date
Application number
KR1020040009295A
Other languages
English (en)
Inventor
강진규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040009295A priority Critical patent/KR20050081053A/ko
Publication of KR20050081053A publication Critical patent/KR20050081053A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 소스 영역, 드레인 영역 및 채널 영역을 가지는 반도체층을 형성하는 단계, 반도체층 위에 게이트 절연막을 형성하는 단계, 게이트 절연막과 일부분이 중첩하는 게이트선을 형성하는 단계, 게이트선 및 반도체층을 덮는 제1 층간 절연막을 형성하는 단계, 제1 층간 절연막 위에 금속막을 형성하는 단계, 금속막의 소정 영역 위에 형성되며 서로 다른 두께를 가지는 제1 및 제2 부분을 포함하는 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막을 식각 마스크로 금속막을 식각하여 데이터선 및 드레인 전극을 형성하는 단계, 제2 부분을 제거하여 드레인 전극을 노출하는 단계, 제2 층간 절연막으로 데이터선 및 드레인 전극의 둘레를 덮는 단계, 노출된 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함한다.

Description

박막 트랜지스터 표시판 및 그의 제조방법{Thin film transistor array panel and manufacturing method thereof}
본 발명은 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT) 표시판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호선 또는 게이트선과 화상 신호를 전달하는 화상 신호선 또는 데이터선이 형성되어 있고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트선을 덮어 절연하는 게이트 절연층 및 박막 트랜지스터와 데이터선을 덮어 절연하는 층간 절연막 등을 포함하다.
이러한 박막 트랜지스터 표시판은 마스크를 이용한 사진 식각 공정으로 게이트선, 데이터선, 반도체층 등을 완성하며 층간 절연막을 사이에 두고 서로 드레인 전극과 화소 전극은 전기적으로 연결해야 하므로 층간 절연막 또는 별도의 마스크를 이용한 사진 식각 공정으로 패터닝하여 드레인 전극을 드러내는 접촉구를 형성하는 공정이 필요하다.
그런데 이러한 박막 트랜지스터 표시판의 생산 비용을 최소화하고 제조 공정을 단순화하기 위해서는 마스크의 수를 최소화하는 것이 바람직하다.
상기한 문제점을 해결하기 위한 본 발명은 생산 비용을 최소화하기 위해 제조 공정을 단순화할 수 있는 박막 트랜지스터 표시판 및 그의 제조 방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 소스 영역, 드레인 영역 및 채널 영역을 가지는 반도체층을 형성하는 단계, 반도체층 위에 게이트 절연막을 형성하는 단계, 게이트 절연막과 일부분이 중첩하는 게이트선을 형성하는 단계, 게이트선 및 반도체층을 덮는 제1 층간 절연막을 형성하는 단계, 제1 층간 절연막 위에 금속막을 형성하는 단계, 금속막의 소정 영역 위에 형성되며 서로 다른 두께를 가지는 제1 및 제2 부분을 포함하는 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막을 식각 마스크로 금속막을 식각하여 데이터선 및 드레인 전극을 형성하는 단계, 제2 부분을 제거하여 드레인 전극을 노출하는 단계, 제2 층간 절연막으로 데이터선 및 드레인 전극의 둘레를 덮는 단계, 노출된 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함한다.
여기서 제2 층간 절연막을 형성하는 단계는 금속막 위에 감광성을 가지는 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막을 광마스크로 노광한 후 현상하는 단계를 포함한다.
그리고 데이터선 및 드레인 전극의 둘레를 덮는 단계에서 제2 층간 절연막을 리플로우 또는 큐어링하여 형성하는 것이 바람직하다.
또한, 제2 부분은 제1 부분보다 얇게 형성하는 것이 바람직하다.
이때 광마스크는 제1 부분에 대응하는 제1 영역과 제2 부분에 대응하는 슬릿 또는 반투명막이 형성되어 있는 제2 영역을 포함하는 것이 바람직하다.
상기한 다른 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며, 도전형 불순물이 도핑되어 있는 소스 영역 및 드레인 영역, 불순물이 도핑되지 않은 채널 영역을 가지는 반도체층, 반도체층을 덮는 게이트 절연막, 게이트 절연층 위에 형성되어 있으며 채널 영역과 일부분이 중첩하는 게이트 전극을 가지는 게이트선, 게이트선 위에 형성되어 있는 제1 층간 절연막, 제1 층간 절연막 위에 형성되며 소스 영역과 전기적으로 연결되는 소스 전극을 가지는 데이터선, 제1 층간 절연막 위에 형성되며 드레인 영역과 전기적으로 연결되는 드레인 전극, 데이터선 및 드레인 전극 위에 형성되어 있는 제2 층간 절연막, 제2 층간 절연막 위에 형성되며 드레인 전극과 제2 층간 절연막의 접촉구를 통해 전기적으로 연결되어 있는 화소 전극을 포함하고, 제2 층간 절연막은 접촉구를 제외하고 데이터선 및 드레인 전극과 동일한 평면 패턴을 가진다.
여기서 절연 기판 위에 형성되어 있는 차단막을 더 포함하는 것이 바람직하다.
그리고 채널 영역과 소스 영역 사이 및 채널 영역과 드레인 영역 사이에 형성되어 있는 저농도 도핑 영역을 더 포함할 수 있다.
또한, 제2 층간 절연막은 데이터선 및 드레인 전극의 가장자리 둘레를 덮는 것이 바람직하다.
또한, 화소 전극은 게이트선과 데이터선으로 둘러싸인 부분에서 제1 층간 절연막과 접하는 것이 바람직하다.
또한, 제2 층간 절연막은 감광성 절연 물질로 이루어지는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그의 제조방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참조하여 완성된 박막 트랜지스터 표시판의 구조에 대하여 구체적으로 설명하기로 한다.
도 1은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 II-II'선을 따라 절단한 단면도이다.
도시한 바와 같이, 투명한 절연 기판(110) 위에 산화 규소 등으로 이루어진 차단막(111)이 형성되어 있다. 차단막(111) 위에는 불순물이 도핑되어 있는 소스 영역(153), 드레인 영역(155) 및 이들 사이에 형성되어 있으며, 진성 반도체(intrinsic semiconductor)로 이루어지는 채널 영역(154)을 포함하는 반도체층(150)이 형성되어 있다. 그리고 반도체층(150)의 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이에는 저농도 도핑 영역(lightly doped drain)(152)이 형성되어 있다.
저농도 도핑 영역(152)은 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지한다. 소스 영역(153)과 드레인 영역(155)은 도전형 불순물이 고농도로 도핑되어 있고, 저농도 도핑 영역(152)에는 도전형 불순물이 소스 영역(153) 및 드레인 영역(155)보다 저농도로 도핑되어 있다.
여기서 도전형 불순물은 P형 또는 N형 도전형 불순물로, P형 도전형 불순물로는 붕소(B), 갈륨(Ga) 등이 사용되고, N형 불순물로는 인(P), 비소(As) 등이 사용될 수 있다.
반도체층(150) 위에는 질화 규소 또는 산화 규소 등으로 이루어진 게이트 절연막(140)이 형성되어 있다. 그리고 게이트 절연막(140) 위에는 일 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 연장되어 반도체층(150)의 채널 영역(154)과 중첩되어 있다. 저농도 도핑 영역(152)은 게이트선(121)과 중첩(도시하지 않음)하여 형성할 수도 있다. 채널 영역(154)과 중첩된 부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다.
또한, 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선 (121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 반도체층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 반도체층(150)은 유지 전극 영역(157)이 된다. 게이트선(121)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
게이트선(121) 및 유지 전극선(131)을 포함하는 게이트 절연막(140) 위에는 제1 층간 절연막(601)이 형성되어 있다. 제1 층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(161, 162)를 포함하고 있다.
제1 층간 절연막(601) 위에 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(161)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분(173)은 박막 트랜지스터의 소스 전극(173)으로 사용된다. 데이터선(171)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성할 수 있다.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(162)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.
드레인 전극(175) 및 데이터선(171) 위에는 제2 층간 절연막(602)이 형성되어 있다. 층간 절연막(602)은 감광성(photosensitivity)을 가지는 유기 물질로 이루어진다. 그리고 제2 층간 절연막(602)은 데이터선(171) 및 드레인 전극(175)의 측면을 감싸는 형태로 형성되어 있다.
제1층간 절연막(601) 위에는 드레인 전극(175)과 제2 층간 절연막(602A)의 제3 접촉구(165)를 통해 연결되어 있는 화소 전극(190)과 제2 층간 절연막(602A)의 제4 접촉구(163)을 통해 데이터선(171)의 한쪽 끝부분과 연결되어 있는 접촉 보조 부재(82)가 형성되어 있다. 제3 접촉구(165) 및 제4 접촉구(163)를 제외하고 제2 층간 절연막(602A)은 데이터선(171) 및 드레인 전극(175)과 동일한 평면 패턴을 가진다.
이상 기술한 본 발명의 제1 실시예 따른 박막트랜지스터 표시판을 제조하는 방법을 도 3a 내지 도 8b과 함께 기 설명한 도 1 및 도 2를 참조하여 상세히 설명한다.
도 3a, 도 4a, 도 6a, 도 7a 및 도 8a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고, 도 3b는 도 3a의 IIIb-IIIb'선을 따라 자른 단면도이고, 도 4b는 도 4a의 IVb-IVb'선을 따라 자른 단면도이고, 도 5는 도 4b의 다음 단계에서의 단면도이고, 도 6b는 도 6a의 VIb-VIb'선을 따라 자른 단면도이고, 도 7b는 도 7a의 VIIb-VIIb'선을 따라 자른 단면도이고, 도 8b는 도 8a의 VIIIb-VIIIb'선을 따라 자른 단면도이다.
먼저 도 3a 및 도 3b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 차단막(111)을 형성한다. 이때 사용되는 투명 절연 기판(110)으로는 유리, 석영 또는 사파이어 등을 사용할 수 있으며, 차단막(111)은 산화 규소(SiO2) 또는 질화 규소(SiNx)를 약1,000Å의 두께로 증착하여 형성한다. 이후, 세정으로 차단막(111) 상의 자연 산화막과 같은 불순물을 제거한다.
다음 화학 기상 증착 등의 방법으로 불순물이 도핑되지 않은 비정질 규소막을 400~1,200Å의 두께로 형성한다.
그런 다음 비정질 규소막을 순차적 측방향 고상 결정화 방법, 로 열처리 등으로 결정화하여 다결정 규소막을 형성한다. 그리고 다결정 규소막을 광마스크를 이용한 사진 식각 공정으로 패터닝하여 다결정 규소로 이루어진 반도체층(150)을 형성한다.
도 4a 및 도 4b에 도시한 바와 같이, 반도체층(150) 위에 화학 기상 증착 방법으로 질화 규소 또는 산화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다. 이후 게이트 절연막(140) 위에 게이트용 금속막을 형성한다. 게이트용 금속막은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 예를 들어 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다.
그리고 게이트용 금속막 위에 감광막을 도포한 후 광마스크를 이용한 사진 공정으로 감광막 패턴(PR)을 형성한다. 식각 공정으로 금속막을 습식 또는 건식 식각하여 게이트선(121) 및 유지 전극선(131)을 형성한다. 이때, 금속막을 과식각하여 감광막 패턴(PR)의 하부에서 언더컷이 발생하지 않도록 패터닝하여 게이트선(121) 및 유지 전극선(131)의 폭이 감광막 패턴(PR)의 폭보다 적게 형성한다.
게이트선(121) 및 유지 전극선(131)의 측면은 테이퍼지도록 형성하여 상부층과의 밀착성을 증가시킨다. 그리고 유지 용량이 충분할 경우 유지 전극선(131)을 형성하지 않는다.
이후 감광막 패턴(PR)을 도핑 마스크로 사용하여 반도체층(150)에 도전형 불순물을 고농도로 도핑하여 소스 및 드레인 영역(153, 155)을 형성한다.
다음 도 5에 도시한 바와 같이, 감광막 패턴(PR)을 제거한 후 게이트선(121) 및 유지 전극선(131)을 도핑 마스크로 사용하여 반도체층(150)에 도전형 불순물을 저농도로 도핑하여 소스 및 드레인 영역과 채널 영역 사이에 저농도 도핑 영역(152)을 형성하여 반도체층(150)을 완성한다. 그리고 게이트선(121)을 티타늄과 같은 고내열, 고화학성 물질로 형성하지 않은 경우에는 배선의 손상을 줄이기 위해서 감광막 패턴(PR)을 형성한 후 불순물을 도핑할 수 있다.
저농도 도핑 영역(152)은 이상 설명한 바와 같은 감광막 패턴(PR) 이외에 서로 다른 식각 비를 가지는 금속층을 이용하거나, 게이트선(121)의 측벽에 스페이서 등을 형성하여 형성할 수 있다.
또한, 반도체층(150)과 유지 전극선(131, 133)의 길이 및 폭의 차이 때문에 유지 전극선(131, 133) 바깥에 노출되는 반도체층(150A)이 생길 수 있다. 이들 영역도 도핑되어 있으며 유지 전극 영역(157)에 인접하며 드레인 영역(155)과는 분리되어 있다.
이후 도 6a 및 도 6b에서와 같이, 기판(110) 전면에 제1 층간 절연막(601)을 형성하고 감광막 패턴을 이용한 사진 식각 공정으로 식각하여 소스 영역 및 드레인 영역(153, 155)을 노출하는 제1 및 제2 접촉구(161, 162)를 형성한다.
제1 층간 절연막(601)은 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 형성할 수 있다.
다음 제1 층간 절연막(601) 위에 금속을 스퍼터링 방법으로 증착하여 데이터용 금속막(170)을 형성한다. 데이터용 금속막은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 예를 들어 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다.
이후 감광성을 가지며 평탄화 특성이 우수한 유기 물질을 적층하여 제2 층간 절연막(602)을 형성한다.
그런 다음 제2 층간 절연막(602)을 광마스크를 통해 노광한 후 현상하여 부분적으로 다른 두께를 가지도록 형성한다. 제2 층간 절연막(602A)은 데이터선 데이터선(171) 및 드레인 전극(175)에 대응하며 A 영역에 위치하는 제1 부분(602A), 제1 부분(A)보다 얇은 두께를 가지며 드레인 전극(175) 및 접촉 보조 부재(171)를 노출하는 접촉구(161, 162, 165)에 대응하고 B 영역에 위치하는 제2 부분(B), C 영역에 위치하며 제1 부분(602A) 및 제2 부분(602B)을 제외한 나머지 부분에 대응하는 제3 부분을 포함한다. 이후에 B 영역에서는 제2 층간 절연막(602B)만을 제거하여 하부의 금속막(170)을 노출하는 접촉구를 형성하며, 이를 위해 제2 부분(602B)은 제1 부분(602A)보다 두께를 얇게 남긴다. 여기서 제2 부분(602B)은 1,000~10,000Å의 두께로 형성한다. 또한, C 영역에서는 제2 층간 절연막 및 금속막(170)을 모두 제거하여 제1 층간 절연막(601)을 드러낸다.
이와 같이, 위치에 따라 감광성 절연 물질로 이루어진 절연막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area)뿐 아니라 반투명 영역(translucent area)을 두는 것이 그 예이다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
다음, 도 7a 및 도 7b에 도시한 바와 같이, 제2 층간 절연막(602A, 602B)을 식각 마스크로 데이터용 금속막(170)을 식각하여 데이터선(171) 및 드레인 전극(175)을 형성한다.
이후 도 8a 및 도 8b에 도시한 바와 같이, 애싱 공정 또는 건식 식각 공정을 실시하여 제2 층간 절연막(602A, 602B)의 제2 부분(602B)을 제거하여 하부의 드레인 전극(175)을 노출하는 제3 접촉구(165) 및 데이터선(171)의 한쪽 끝부분을 노출하는 제4 접촉구(163)를 형성한다. 이때 제1 부분(602A)의 제2 층간 절연막(602A)의 상부도 일부 제거된다.
그런 다음 기판에 큐어링(curing) 공정을 실시하거나 리플로우(reflow) 공정을 실시하여 남은 제2 층간 절연막의 제1 부분(602A)으로 흐르도록 하여 접촉구(163, 165)를 통하여 드러나 B영역을 제외한 나머지 데이터선(171) 및 드레인 전극(175)의 측면을 제2 층간 절연막(602A)으로 완전히 덮는다.
이후 도 1 및 도 2에 도시한 바와 같이, 제2 층간 절연막(602) 위에 IZO(indium zinc oxide), ITO(indium tin oxide) 등과 같은 투명한 도전막을 형성한 후 패터닝하여 제3 접촉구(165)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)을 형성한다. 그리고, 데이터선(171)의 끝부분과 제4 접촉구(163)를 통해 연결되는 접촉 보조 부재(82)도 함께 형성한다.
이처럼 제2 층간 절연막(602)을 감광성을 가지는 유기 물질로 형성한 후 서로 다른 두께를 가지도록 형성하여 데이터선 및 드레인 전극을 패터닝하는 식각 마스크로 사용하고 애싱 공정을 실시하여 제2 층간 절연막(602)에 형성되는 접촉구(163, 165)를 별도의 사진 공정 없이 용이하게 형성함으로써, 한번의 사진 식각 공정으로 층간 절연막과 데이터선 및 드레인 전극을 형성할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 기술한 바와 같이, 본 발명에서와 같은 부분적으로 다른 두께를 가지는 층간 절연막을 이용하면 박막 트랜지스터 표시판의 공정을 단순화하여 제조 비용을 최소화하고 생산성을 향상시킬 수 있다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 Ⅱ-Ⅱ′선에 대한 단면도이고,
도 3a, 도 4a, 도 6a, 도 7a 및 도 8a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고,
도 3b는 도 3a의 IIIb-IIIb'선을 따라 자른 단면도이고,
도 4b는 도 4a의 IVb-IVb'선을 따라 자른 단면도이고,
도 5는 도 4b의 다음 단계에서의 단면도이고,
도 6b는 도 6a의 VIb-VIb'선을 따라 자른 단면도이고,
도 7b는 도 7a의 VIIb-VIIb'선을 따라 자른 단면도이고,
도 8b는 도 8a의 VIIIb-VIIIb'선을 따라 자른 단면도이다.
※도면의 주요 부분에 대한 부호의 설명※
110 : 절연 기판 121 : 게이트선
124 : 게이트 전극 131 : 유지 전극선
140 : 게이트 절연막 150 : 반도체층
171 : 데이터 선 173 : 소스 전극
175 : 드레인 전극 190 : 화소 전극
601, 602A : 층간 절연막

Claims (11)

  1. 절연 기판 위에 소스 영역, 드레인 영역 및 채널 영역을 가지는 반도체층을 형성하는 단계,
    상기 반도체층 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막과 일부분이 중첩하는 게이트선을 형성하는 단계,
    상기 게이트선 및 반도체층을 덮는 제1 층간 절연막을 형성하는 단계,
    상기 제1 층간 절연막 위에 금속막을 형성하는 단계,
    상기 금속막의 소정 영역 위에 형성되며 서로 다른 두께를 가지는 제1 및 제2 부분을 포함하는 제2 층간 절연막을 형성하는 단계,
    상기 제2 층간 절연막을 식각 마스크로 상기 금속막을 식각하여 데이터선 및 드레인 전극을 형성하는 단계,
    상기 제2 부분을 제거하여 상기 드레인 전극을 노출하는 단계,
    상기 제2 층간 절연막으로 상기 데이터선 및 상기 드레인 전극의 둘레를 덮는 단계,
    상기 노출된 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 제2 층간 절연막을 형성하는 단계는 상기 금속막 위에 감광성을 가지는 제2 층간 절연막을 형성하는 단계,
    상기 제2 층간 절연막을 광마스크로 노광한 후 현상하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  3. 제1항에서,
    상기 데이터선 및 상기 드레인 전극의 둘레를 덮는 단계에서 상기 제2 층간 절연막을 리플로우 또는 큐어링하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
  4. 제1항에서,
    상기 제2 부분은 상기 제1 부분보다 얇게 형성하는 박막 트랜지스터 표시판의 제조 방법.
  5. 제2항에서,
    상기 광마스크는 상기 제1 부분에 대응하는 제1 영역과 상기 제2 부분에 대응하는 슬릿 또는 반투명막이 형성되어 있는 제2 영역을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  6. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며, 도전형 불순물이 도핑되어 있는 소스 영역 및 드레인 영역, 불순물이 도핑되지 않은 채널 영역을 가지는 반도체층,
    상기 반도체층을 덮는 게이트 절연막,
    상기 게이트 절연층 위에 형성되어 있으며 상기 채널 영역과 일부분이 중첩하는 게이트 전극을 가지는 게이트선,
    상기 게이트선 위에 형성되어 있는 제1 층간 절연막,
    상기 제1 층간 절연막 위에 형성되며 상기 소스 영역과 전기적으로 연결되는 소스 전극을 가지는 데이터선,
    상기 제1 층간 절연막 위에 형성되며 상기 드레인 영역과 전기적으로 연결되는 드레인 전극,
    상기 데이터선 및 드레인 전극 위에 형성되어 있는 제2 층간 절연막,
    상기 제2 층간 절연막 위에 형성되며 상기 드레인 전극과 상기 제2 층간 절연막의 접촉구를 통해 전기적으로 연결되어 있는 화소 전극을 포함하고,
    상기 제2 층간 절연막은 상기 접촉구를 제외하고 상기 데이터선 및 상기 드레인 전극과 동일한 평면 패턴을 가지는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 절연 기판 위에 형성되어 있는 차단막을 더 포함하는 박막 트랜지스터 표시판.
  8. 제6항에서,
    상기 채널 영역과 상기 소스 영역 사이 및 상기 채널 영역과 상기 드레인 영역 사이에 형성되어 있는 저농도 도핑 영역을 더 포함하는 박막 트랜지스터 표시판.
  9. 제6항에서,
    상기 제2 층간 절연막은 상기 데이터선 및 상기 드레인 전극의 가장자리 둘레를 덮는 박막 트랜지스터 표시판.
  10. 제6항에서,
    상기 화소 전극은 상기 게이트선과 상기 데이터선으로 둘러싸인 부분에서 상기 제1 층간 절연막과 접하는 박막 트랜지스터 표시판.
  11. 제6항에서,
    상기 제2 층간 절연막은 감광성 절연 물질로 이루어지는 박막 트랜지스터 표시판.
KR1020040009295A 2004-02-12 2004-02-12 박막 트랜지스터 표시판 및 그의 제조방법 KR20050081053A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040009295A KR20050081053A (ko) 2004-02-12 2004-02-12 박막 트랜지스터 표시판 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040009295A KR20050081053A (ko) 2004-02-12 2004-02-12 박막 트랜지스터 표시판 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20050081053A true KR20050081053A (ko) 2005-08-18

Family

ID=37267749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040009295A KR20050081053A (ko) 2004-02-12 2004-02-12 박막 트랜지스터 표시판 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR20050081053A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017206269A1 (zh) * 2016-06-01 2017-12-07 深圳市华星光电技术有限公司 阵列基板及其制备方法
WO2018176567A1 (zh) * 2017-03-29 2018-10-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板的制作方法
KR20190121056A (ko) * 2018-04-17 2019-10-25 주식회사 디비하이텍 유기 발광 다이오드 표시 장치용 신호 제어 유닛, 이의 제조 방법 및 이를 포함하는 유기 발광 다이오드 소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017206269A1 (zh) * 2016-06-01 2017-12-07 深圳市华星光电技术有限公司 阵列基板及其制备方法
WO2018176567A1 (zh) * 2017-03-29 2018-10-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板的制作方法
KR20190121056A (ko) * 2018-04-17 2019-10-25 주식회사 디비하이텍 유기 발광 다이오드 표시 장치용 신호 제어 유닛, 이의 제조 방법 및 이를 포함하는 유기 발광 다이오드 소자

Similar Documents

Publication Publication Date Title
EP2804207B1 (en) Method for manufacturing tft array substrate
JP2006108612A (ja) 薄膜トランジスタ表示板の製造方法
KR20100088017A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101039022B1 (ko) 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
KR20050014060A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
JP4326988B2 (ja) 薄膜トランジスタ表示板の製造方法
KR20050081053A (ko) 박막 트랜지스터 표시판 및 그의 제조방법
KR101480007B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100864494B1 (ko) 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법
KR100992137B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100980017B1 (ko) 박막 트랜지스터 표시판
KR101026797B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101018752B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060028520A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101018758B1 (ko) 금속 배선의 형성 방법 및 박막 트랜지스터 표시판의 제조방법
KR100848097B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR101018757B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR100961961B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR100984356B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR100997970B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100992125B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060019070A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050117055A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050043409A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20030090827A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid