KR101018752B1 - 박막 트랜지스터 표시판 및 그의 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그의 제조 방법 Download PDF

Info

Publication number
KR101018752B1
KR101018752B1 KR1020030094141A KR20030094141A KR101018752B1 KR 101018752 B1 KR101018752 B1 KR 101018752B1 KR 1020030094141 A KR1020030094141 A KR 1020030094141A KR 20030094141 A KR20030094141 A KR 20030094141A KR 101018752 B1 KR101018752 B1 KR 101018752B1
Authority
KR
South Korea
Prior art keywords
region
forming
gate
semiconductor layer
interlayer insulating
Prior art date
Application number
KR1020030094141A
Other languages
English (en)
Other versions
KR20050063079A (ko
Inventor
김덕회
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030094141A priority Critical patent/KR101018752B1/ko
Publication of KR20050063079A publication Critical patent/KR20050063079A/ko
Application granted granted Critical
Publication of KR101018752B1 publication Critical patent/KR101018752B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 표시판은 절연 기판 위에 다결정 규소막을 형성하는 단계, 다결정 규소막을 패터닝하여 반도체층을 형성하는 단계, 반도체층을 덮는 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 형성하며 반도체층의 소정 영역과 대응하는 질화막 패턴을 형성하는 단계, 질화막 패턴 위에 사진 공정으로 질화막 패턴의 소정 영역을 노출하는 감광막 패턴을 형성하는 단계, 감광막 패턴 및 질화막 패턴을 마스크로 반도체층의 소정 영역에 도전형 불순물 이온을 도핑하여 저농도 도핑 영역, 소스 영역 및 드레인 영역과 불순물이 도핑되지 않은 채널 영역을 형성하는 단계, 반도체층과 일부분이 중첩하는 게이트 전극을 가지는 게이트선을 형성하는 단계, 게이트선 및 반도체층을 덮도록 제1 층간 절연막을 형성하는 단계, 제1 층간 절연막 위에 소스 영역과 연결되는 소스 전극을 가지는 데이터선 및 드레인 영역과 연결되는 드레인 전극을 형성하는 단계, 데이터선 및 드레인 전극 위에 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막 위에 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
박막트랜지스터, 저농도 도핑영역

Description

박막 트랜지스터 표시판 및 그의 제조 방법{Thin film transistor array panel and manufacturing method thereof}
도 1은 본 발명의 한 실시예를 설명하기 위한 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 II-II’선을 따라 절단한 단면도이고,
도 3a, 도 4a, 도 5a, 도 6a, 도 7a은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고,
도 3b는 도 3a의 IIIb-IIIb’선을 따라 자른 단면도이고,
도 4b는 도 4a의 IVb-IVb’선을 따라 자른 단면도이고,
도 5b는 도 5a의 Vb-Vb'선을 따라 자른 단면도이고,
도 6b는 도 6a의 VIb-Vb'선을 따라 자른 단면도이고,
도 7b는 도 7a의 VIIb-VIIb’선을 따라 자른 단면도이고,
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 9는 도 8의 IX-IX’-IX”선을 따라 자른 단면도이고,
도 10a, 도 11a, 도 12a, 도 13a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고,
도 10b 는 도 10a의 Xb-Xb’-Xb”선을 따라 자른 단면도이고,
도 11b 는 도 11a의 XIb-XIb’-XIb”선을 따라 자른 단면도이고,
도 12b는 도 12a의 XIIb-XIIb’-XIIb”선을 따라 자른 단면도이고,
도 13b는 도 13a의 XIIIb-XIIIb’-XIIIb”선을 따라 자른 단면도이다.
※도면의 주요부분에 대한 부호 설명※
110 : 절연 기판 121 : 게이트선
124 : 게이트 전극 131 : 유지 전극선
140 : 게이트 절연막 141 : 질화막 패턴
150 : 반도체층 171 : 데이터선
175 : 드레인 전극 190 : 화소 전극
본 발명은 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것으로 특히 반도체층으로 다결정 규소를 이용한 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것이다.
박막 트랜지스터 표시판(Thin Film Transistor, TFT)은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호선 또는 게이트선과 화상 신호를 전달하는 화상 신호선 또는 데이터선이 형 성되어 있고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등을 포함하고 있다.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 채널을 형성하는 반도체층, 데이터선에 연결되어 있는 소스 전극과 반도체층을 중심으로 소스 전극과 마주하는 드레인 전극 등으로 이루어진다.
박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 화소 전극에 전달되는 화상 신호를 제어하는 스위칭 소자이다.
다결정 규소를 반도체층으로 이용하는 다결정 규소 박막 트랜지스터는 구동 속도가 비정질 규소 박막 트랜지스터 보다 훨씬 빠르기 때문에 화소 영역의 박막 트랜지스터와 함께 화소를 구동하기 위한 구동 회로를 박막 트랜지스터와 함께 기판에 형성할 수 있는 장점이 있다.
그러나 다결정 규소 박막 트랜지스터는 펀치 쓰루 등을 방지하기 위해서 저농도 도핑 영역을 필요로 하는데, 이러한 저농도 도핑 영역을 형성하기 위해서는 게이트 전극과 다른 식각비를 가지는 금속막을 형성하거나, 게이트 전극의 측벽에 스페이서를 형성하여 저농도 도핑 영역을 형성하는 도핑용 마스크로 이용해야 하기 때문에 저농도 도핑 영역을 형성하기 위해 사진 식각 공정이 추가로 필요하거나 제조 공정이 복잡한 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서 저농도 도핑 영역을 용이하게 형성할 수 있는 박막 트랜지스터 및 그의 제조 방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위해서 본 발명은 질화막 패턴을 이용하여 저농도 도핑 영역과 소스 영역 및 드레인 영역을 동시에 형성한다.
구체적으로는, 절연 기판 위에 다결정 규소막을 형성하는 단계, 다결정 규소막을 패터닝하여 반도체층을 형성하는 단계, 반도체층을 덮는 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 형성하며 반도체층의 소정 영역과 대응하는 질화막 패턴을 형성하는 단계, 질화막 패턴 위에 사진 공정으로 질화막 패턴의 소정 영역을 노출하는 감광막 패턴을 형성하는 단계, 감광막 패턴 및 질화막 패턴을 마스크로 반도체층의 소정 영역에 도전형 불순물 이온을 도핑하여 저농도 도핑 영역, 소스 영역 및 드레인 영역과 불순물이 도핑되지 않은 채널 영역을 형성하는 단계, 반도체층과 일부분이 중첩하는 게이트 전극을 가지는 게이트선을 형성하는 단계, 게이트선 및 반도체층을 덮도록 제1 층간 절연막을 형성하는 단계, 제1 층간 절연막 위에 소스 영역과 연결되는 소스 전극을 가지는 데이터선 및 드레인 영역과 연결되는 드레인 전극을 형성하는 단계, 데이터선 및 드레인 전극 위에 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막 위에 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
또는 절연 기판 위에 다결정 규소막을 형성하는 단계, 다결정 규소막을 패터닝하여 반도체층을 형성하는 단계, 반도체층을 덮는 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 형성하며 반도체층의 소정 영역과 대응하는 질화막 패턴을 형성하는 단계, 질화막 패턴 위에 사진 공정으로 질화막 패턴의 소정 영역을 노출 하는 감광막 패턴을 형성하는 단계, 감광막 패턴 및 질화막 패턴을 마스크로 반도체층의 소정 영역에 도전형 불순물 이온을 도핑하여 저농도 도핑 영역, 소스 영역 및 드레인 영역과 불순물이 도핑 되지 않는 채널 영역을 형성하는 단계, 채널 영역과 일부분이 중첩하는 게이트선 및 데이터 금속편을 형성하는 단계, 게이트선 및 데이터 금속편을 덮는 층간 절연막을 형성하는 단계, 층간 절연막 위에 소스 영역 및 데이터 금속편과 연결되는 데이터 연결부, 드레인 영역과 연결되는 화소 전극을 형성하는 단계를 포함한다.
여기서 도전형 불순물은 P형 또는 N형 반도체 이온인 것이 바람직하다.
또한 절연 기판 위에 차단막을 형성하는 단계를 더 포함할 수 있다.
상기한 다른 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판, 절연 기판 위에 형성되어 있으며, 도전형 불순물이 도핑되어 있는 소스 영역 및 드레인 영역, 불순물이 도핑되지 않은 채널 영역 및 도전형 불순물이 도핑되어 있으며 소스 영역과 채널 영역 사이, 드레인 영역과 채널 영역 사이에 형성되어 있는 저농도 도핑 영역을 가지는 반도체층, 반도체층을 덮는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 채널 영역 및 저농도 도핑 영역과 대응하는 질화막 패턴, 게이트 절연막 위에 형성되어 있으며 채널 영역 및 저농도 도핑 영역과 일부분이 중첩하는 게이트 전극을 가지는 게이트선, 게이트선 위에 형성되어 있는 제1 층간 절연막, 제1 층간 절연막 위에 형성되며 소스 영역과 전기적으로 연결되는 소스 전극을 가지는 데이터선, 제1 층간 절연막 위에 형성되며 드레인 영역과 전기적으로 연결되는 드레인 전극, 데이터선 및 드레인 전극 위에 형성 되어 있는 제2 층간 절연막, 제2 층간 절연막 위에 형성되며 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함한다.
또는 절연 기판, 절연 기판 위에 형성되어 있으며, 도전형 불순물이 도핑되어 있는 소스 영역 및 드레인 영역, 불순물이 도핑되지 않은 채널 영역 및 도전형 불순물이 도핑되어 있으며 소스 영역과 채널 영역 사이, 드레인 영역과 채널 영역 사이에 형성되어 있는 저농도 도핑 영역을 가지는 반도체층, 반도체층을 덮는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 채널 영역 및 저농도 도핑 영역과 대응하는 질화막 패턴, 게이트 절연막 위에 형성되어 있으며 채널 영역 및 저농도 도핑 영역과 일부분이 중첩하는 게이트 전극을 가지는 게이트선, 이웃하는 게이트선 사이에 일정거리 떨어져 위치하며 게이트선과 수직한 방향으로 신장되어 있는 데이터 금속편, 게이트선 및 데이터 금속편 위에 형성되어 있는 층간 절연막, 층간 절연막 위에 형성되며 게이트선과 교차하여 데이터 금속편을 접촉구를 통해 전기적으로 연결하는 데이터 연결부, 층간 절연막 위에 형성되며 접촉구를 통해 드레인 영역과 연결되어 있는 화소 전극을 포함한다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였 다. 층, 막, 영역, 판 등의 부분이 다른 부분 “ 위에 “있다고 할 때, 이는 다른 부분 “ 바로 위에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 “바로 위에” 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하 첨부한 도면을 참고하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그의 제조 방법에 대해서 구체적으로 설명한다.
[제1 실시예]
도 1은 본 발명의 한 실시예를 설명하기 위한 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 II-II’선을 따라 절단한 단면도이다.
도시한 바와 같이, 투명한 절연 기판(110) 위에 산화 규소 등으로 이루어진 차단막(111)이 형성되어 있다. 차단막(111) 위에는 불순물이 도핑되어 있는 소스 영역(153), 드레인 영역(155) 및 이들 사이에 형성되어 있으며, 진성 반도체(intrinsic semiconductor)로 이루어지는 채널 영역(154)을 포함하는 반도체층(150)이 형성되어 있다. 그리고 반도체층(150)의 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이에는 저농도 도핑 영역(lightly doped drain)(152)이 형성되어 있다.
저농도 도핑 영역(152)은 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지한다. 소스 영역(153)과 드레인 영역(155)은 도전형 불순물이 고농도로 도핑되어 있고, 저농도 도핑 영역(152)에는 도전형 불순물이 소스 영역(153) 및 드레인 영역(155)보다 저농도로 도핑되어 있다.
여기서 도전형 불순물은 P형 또는 N형 도전형 불순물로, P형 도전형 불순물로는 붕소(B), 갈륨(Ga) 등이 사용되고, N형 불순물로는 인(P), 비소(As) 등이 사용될 수 있다.
반도체층(150) 위에는 질화 규소 또는 산화 규소 등으로 이루어진 게이트 절연막(140)이 형성되어 있다. 그리고 게이트 절연막(140) 위에는 저농도 도핑 영역(152) 및 채널 영역(154)을 덮는 질화막 패턴(141)이 형성되어 있다.
그리고 게이트 절연막(140) 위에는 일 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 연장되어 반도체층(150)의 저농도 도핑 영역(152) 및 채널 영역(154)과 중첩되어 있으며, 이는 박막 트랜지스터의 게이트 전극(124)으로 사용된다.
또한, 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 반도체층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 반도체층(150)은 유지 전극 영역이 된다. 게이트선(121)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
게이트선(121) 및 유지 전극선(131)을 포함하는 게이트 절연막(140) 위에 제1 층간 절연막(601)이 형성되어 있다. 제1 층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(161, 162)를 포함하고 있다.
제1 층간 절연막(601) 위에 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(161)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분(173)은 박막 트랜지스터의 소스 전극(173)으로 사용된다. 데이터선(171)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성할 수 있다.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(162)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.
드레인 전극(175) 및 데이터선(171)을 포함하는 제1 층간 절연막(601) 위에 제2 층간 절연막(602)이 형성되어 있다. 제2 층간 절연막(602)은 드레인 전극(175)을 노출하는 제3 접촉구(163)를 가진다.
제2 층간 절연막(602) 위에는 제3 접촉구(163)를 통해 드레인 전극(175)과 연결되어 있는 화소 전극(190)이 형성되어 있다.
이상 기술한 본 발명의 제1 실시예 따른 박막트랜지스터 표시판을 제조하는 방법을 도 3a 내지 도 7b와 함께 기 설명한 도 1 및 도 2를 참조하여 상세히 설명한다.
도 3a, 도 4a, 도 5a, 도 6a, 도 7a은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고, 도 3b는 도 3a의 IIIb-IIIb’선을 따라 자른 단면도이고, 도 4b는 도 4a의 IVb-IVb’선을 따라 자른 단면도이고, 도 5b는 도 5a의 Vb-Vb'선을 따라 자른 단면도이고, 도 6b는 도 6a의 VIb- Vb'선을 따라 자른 단면도이고, 도 7b는 도 7a의 VIIb-VIIb’선을 따라 자른 단면도이다.
먼저 도 3a 및 도 3b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 차단막(111)을 형성한다. 이때 사용되는 투명 절연 기판(110)으로는 유리, 석영 또는 사파이어 등을 사용할 수 있으며, 차단막은 산화 규소(SiO2) 또는 질화 규소(SiNx)를 약1,000Å의 두께로 증착하여 형성한다. 이후, 세정으로 차단막(111) 상의 자연 산화막과 같은 불순물을 제거한다.
다음 화학 기상 증착 등의 방법으로 불순물이 도핑되지 않은 비정질 규소막을 500Å이상의 두께로 형성한다. 바람직하게는 500~1,200Å의 두께로 형성한다.
그런 다음 비정질 규소막을 ELA(eximer laser anneal)방법, 로 열처리(chamber annal) 방법, SLS(sequential lateral solidification) 방법 등의 열처리로 결정화하여 다결정 규소막을 형성한다.
이후 다결정 규소막을 광마스크를 이용한 사진 식각 공정으로 패터닝하여 다결정 규소로 이루어진 반도체층(150)을 형성한다.
반도체층(150) 위에 화학 기상 증착 방법으로 산화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다. 그런 다음 게이트 절연막(140) 위에 질화 규소를 증착하여 절연막(401)을 형성한다. 이때 절연막(401)은 게이트 절연막(140)과 식각 선택비가 큰 물질을 사용한다.
그런 다음 도 4a 및 도 4b에서와 같이, 절연막(401)을 사진 식각 공정으로 패터닝하여 질화막 패턴(141)을 형성한다. 질화막 패턴(141)은 이후에 형성되는 저농 도 도핑 영역 및 채널 영역을 덮어 이들을 보호한다.
다음 질화막 패턴(141) 위에 감광막을 형성한 후 사진 공정으로 패터닝하여 감광막 패턴(PR)을 형성한다. 감광막 패턴(PR)은 이온 도핑을 견딜 수 있는 고내열성 물질로 형성하며, 이후에 반도체층의 채널 영역을 형성하는 부분과 대응하며 저농도 도핑 영역을 형성하는 부분과 대응하는 질화막 패턴(141)은 노출한다.
이후 질화막 패턴(141) 및 감광막 패턴(PR)을 마스크로 반도체층(150)에 불순물을 고농도로 도핑하여 소스 영역(153) 및 드레인 영역(155)을 형성한다. 이때, 감광막 패턴(PR)이 형성되지 않은 질화막 패턴(141)과 대응하는 반도체층(150)에는 불순물이 저농도로 도핑되어 저농도 도핑 영역을 형성한다. 이는 질화막 패턴(141)에 불순물이 일정량 트랩되기 때문이다. 따라서 트랩되는 양에 따라 질화막 패턴(141)의 두께를 결정한다. 즉, 트랩되는 양이 많을수록 질화막 패턴(141)의 두께를 얇게 형성하며 트랩되는 양이 적을수록 질화막 패턴(141)의 두께를 얇게 형성한다.
다음 도 5a 및 도 5b에 도시한 바와 같이, 감광막 패턴(PR)을 제거한 후 기판 위에 은(Ag), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 텅스텐(W) 또는 이들의 합금을 단층 또는 복수층으로 증착하여 금속막을 형성한다.
그리고 금속막 위에 감광막을 도포한 후 광마스크를 이용한 사진 공정으로 감광막 패턴(PR)을 형성한다. 식각 공정으로 금속막을 습식 또는 건식 식각하여 게이트선(121) 및 유지 전극선(131)을 형성한다.
게이트선(121) 및 유지 전극선(131)의 측면은 테이퍼지도록 형성하여 상부층 과의 밀착성을 증가시킨다. 그리고 유지 용량이 충분할 경우 유지 전극선(131)을 형성하지 않는다.
이후 도 6a 및 도 6b에 도시한 바와 같이, 기판(110) 전면에 제1 층간 절연막(601)을 형성하고 사진 식각 공정으로 식각하여 소스 영역 및 드레인 영역(153, 155)을 노출하는 제1 및 제2 접촉구(161, 162)를 형성한다.
층간 절연막(160)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 형성할 수 있다.
다음 제1 층간 절연막(601) 위에 텅스텐, 티타늄, 알루미늄 또는 이들의 합금을 단층 또는 복수층으로 증착하여 금속막을 형성한다. 이후 금속막을 사진 식각 공정으로 패터닝하여 접촉구(161, 162)를 통해 각각 소스 영역(153) 및 드레인 영역(155)과 연결되는 소스 전극(173)을 가지는 데이터선(171) 및 드레인 전극(175)을 형성한다.
데이터선(171) 및 드레인 전극(175)의 측벽은 테이퍼지도록 형성하여 상부층과의 밀착성을 향상시킬 수 있다.
도 7a 및 도 7b에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175)을 덮는 제2 층간 절연막(602)을 형성한다. 이후 제2 층간 절연막(602)을 사진 식각 공정으로 패터닝하여 드레인 전극(175)을 노출하는 제3 접촉구(163)를 형성한다. 제2 층간 절연막(602)도 제1 층간 절연막(601)과 동일한 물질로 형성할 수 있다.
이후 도 1 및 도 2에 도시한 바와 같이, 제2 층간 절연막 위에 IZO(indium zinc oxide), ITO(indium tin oxide) 등과 같은 투명한 도전막을 형성한 후 패터닝하여 제3 접촉구(163)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)을 형성한다.
제2 층간 절연막(602)을 저유전율의 유기 물질로 형성하는 경우에는 화소 전극(190)을 데이터선 및 게이트선과 중첩하여 화소 영역의 개구율을 향상시킬 수 있다.
[제2 실시예]
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 9는 도 8의 절단선 IX-IX’-IX”선에 대한 단면도이다.
실시예2 에서는 동일 물질로 데이터 연결부(171b)와 화소 전극(190)을 동일층에 형성하고 화소 전극(190)과 데이터 연결부(171b)를 반도체층(150)의 소스 및 드레인 영역(153, 155)에 각각 연결하기 위한 접촉구들(161, 162)을 동시에 형성하기 때문에 제1 실시예에 비해 마스크 수를 줄일 수 있다.
좀더 구체적으로 설명하면 도 8 및 도 9 도시한 바와 같이, 투명한 절연 기판(110) 위에 차단막(111)이 형성되어 있다. 차단막(111) 위에는 도전형 불순물이 고농도로 도핑되어 있는 소스 영역(153), 드레인 영역(155) 및 이들 사이에 형성되어 있으며 진성 반도체(intrinsic semiconductor)로 이루어지는 채널 영역(154)을 포함하는 반도체층(150)이 형성되어 있다. 그리고 반도체층(150)의 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이에 는 도전형 불순물이 소스 및 드레인 영역보다 저농도로 도핑되어 있다.
반도체층(150)을 포함하여 기판(110) 위에는 게이트 절연막(140)이 형성되어 있다. 반도체층(150) 위에는 질화 규소 또는 산화 규소 등으로 이루어진 게이트 절연막(140)이 형성되어 있다. 그리고 게이트 절연막(140) 위에는 저농도 도핑 영역(152) 및 채널 영역(154)을 덮는 질화막 패턴(141)이 형성되어 있다.
그리고 게이트 절연막(140) 위에는 일 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 연장되어 반도체층(150)의 저농도 도핑 영역(152) 및 채널 영역(154)과 중첩되어 있으며, 이는 박막 트랜지스터의 게이트 전극(124)으로 사용된다.
게이트선(121)의 한쪽 끝부분은 외부 회로(도시하지 않음)로부터 주사 신호를 인가 받기 위해 게이트선(121) 폭보다 확대 형성할 수 있다.
또, 유지 전극선(131)이 게이트선(121)과 일정거리 떨어져 형성되며 평행하게 위치하도록, 게이트선(121)과 동일한 물질로 동일한 층에 형성되어 있다. 반도체층(150)과 중첩되는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133) 아래에 위치한 반도체층 (150)은 유지 전극 영역(157)이 된다.
그리고 게이트선(121)과 일정 거리 떨어져 형성되어 있으며 게이트선(121)과 수직한 방향으로 신장되며, 게이트선(121)과 동일한 층에 데이터 금속편(171a)이 형성되어 있다. 데이터 금속편(171a)은 인접한 두 게이트선(121) 사이에 게이트선(121)과 연결되지 않도록 형성되어 있다. 또, 데이터 금속편(171a)은 외부회로(도시하지 않음)으로부터 화상 신호를 인가받기 위해 가장 바깥에 위치한 한 행의 데이터 금속편(171a)의 한쪽 끝부분을 확대 형성할 수 있다.
게이트선(121) 및 유지 전극선(131)을 포함하는 게이트 절연막(140) 위에는 층간 절연막(160)이 형성되어 있다.
층간 절연막(160) 위에는 데이터 연결부(171b), 화소 전극(190), 접촉 보조 부재(82)가 형성되어 있다. 데이터 연결부(171b)는 세로 방향으로 게이트선(121) 및 유지 전극선(131)과 교차하도록 형성되어 있다.
데이터 금속편(171a)은 층간 절연막(160)에 형성되어 있는 제3 접촉구(163)를 통해 데이터 연결부(171b)와 연결되어 있으며, 데이터 연결부(171b)는 제1 접촉구(161)를 통해 소스 영역(153)과 연결되어 있다. 즉, 데이터 연결부(171b)에 의하여 분리되어 있는 데이터 금속편(171a)들이 게이트선(121) 및 유지 전극선(131)을 건너 연결된다. 그리고 화소 전극(190)은 층간 절연막(160)과 게이트 절연막(140)에 걸쳐 형성되어 있는 제2 접촉구(162)를 통해 드레인 영역(155)과 연결되어 있으며, 접촉 보조 부재(82)는 층간 절연막(160)에 형성되어 있는 제4 접촉구(164)를 통해 각각 게이트선(121) 및 데이터 금속편(171a)의 한쪽 끝부분과 연결되어 있다.
접촉 보조 부재(82)는 데이터선(171a)의 끝 부분과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다. 특히, 구동 회로를 표시 영역의 박막 트랜지스터와 함께 형성할 경우에는 형성하지 않는다.
이상 기술한 본 발명의 제2 실시예 따른 박막트랜지스터 표시판을 제조하는 방법을 도 10a 내지 도 13b와 함께 기 설명한 도 8 및 도 9를 참조하여 상세히 설명한다.
도 10a, 도 11a, 도 12a, 도 13a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고, 도 10b 는 도 10a의 Xb-Xb’-Xb”선을 따라 자른 단면도이고, 도 11b 는 도 11a의 XIb-XIb’-XIb”선을 따라 자른 단면도이고, 도 12b는 도 12a의 XIIb-XIIb’-XIIb”선을 따라 자른 단면도이고, 도 13b는 도 13a의 XIIIb-XIIIb’-XIIIb”선을 따라 자른 단면도이다.
먼저 도 10a 및 10b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 차단막(111)을 형성한다. 이때 사용되는 투명 절연 기판(110)으로는 유리, 석영 또는 사파이어 등을 사용할 수 있으며, 차단막은 산화 규소(SiO2) 또는 질화 규소(SiNx)를 약1,000Å의 두께로 증착하여 형성한다. 이후, 세정으로 차단막(111) 상의 자연 산화막과 같은 불순물을 제거한다.
다음 화학 기상 증착 등의 방법으로 불순물이 도핑되지 않은 비정질 규소막을 500Å이상의 두께로 형성한다. 바람직하게는 500~1,200Å의 두께로 형성한다. 그런 다음 비정질 규소막을 ELA방법, 로 열처리 방법, SLS 방법 등의 열처리로 결정화하여 다결정 규소막을 형성한다.
이후 광마스크를 이용한 사진 식각 공정으로 패터닝하여 다결정 규소로 이루어진 반도체층(150)을 형성한다.
반도체층(150) 위에 화학 기상 증착 방법으로 산화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다. 그런 다음 게이트 절연막(140) 위에 질화 규소를 증착하여 절연막(401)을 형성한다. 이때 절연막(401)은 게이트 절연막(140)과 식각 선택비가 큰 물질을 사용한다.
그런 다음 도 11a 및 도 11b에서와 같이, 절연막(401)을 사진 식각 공정으로 패터닝하여 질화막 패턴(141)을 형성한다. 질화막 패턴(141)은 이후에 형성되는 저농도 도핑 영역 및 채널 영역을 덮어 이들을 보호한다.
다음 질화막 패턴(141) 위에 감광막을 형성한 후 사진 공정으로 패터닝하여 감광막 패턴(PR)을 형성한다. 감광막 패턴(PR)은 이온 도핑을 견딜 수 있는 고내열성 물질로 형성하며, 이후에 반도체층의 채널 영역을 형성하는 부분과 대응하며 저농도 도핑 영역을 형성하는 부분과 대응하는 질화막 패턴(141)은 노출한다.
이후 질화막 패턴(141) 및 감광막 패턴(PR)을 마스크로 반도체층(150)에 불순물을 고농도로 도핑하여 소스 영역(153) 및 드레인 영역(155)을 형성한다. 이때, 감광막 패턴(PR)이 형성되지 않은 질화막 패턴(141)과 대응하는 반도체층(150)에는 불순물이 저농도로 도핑되어 저농도 도핑 영역을 형성한다. 이는 질화막 패턴(141)에 불순물이 일정량 트랩되기 때문이다. 따라서 트랩되는 양에 따라 질화막 패턴(141)의 두께를 결정한다. 즉, 트랩되는 양이 많을수록 질화막 패턴(141)의 두께를 얇게 형성하며 트랩되는 양이 적을수록 질화막 패턴(141)의 두께를 얇게 형성한다.
다음 도 12a 및 도 12b에 도시한 바와 같이, 감광막 패턴(PR)을 제거한 후 기판 위에 구리(Cu), 은(Ag), 티타늄(Ti), 알루미늄(Al), 텅스텐(W) 또는 이들의 합금을 단층 또는 복수층으로 증착하여 금속막을 형성한다.
그리고 금속막 위에 감광막을 도포한 후 광마스크를 이용한 사진 공정으로 감광막 패턴(PR)을 형성한다. 식각 공정으로 금속막을 습식 또는 건식 식각하여 게이트선(121), 유지 전극선(131) 및 데이터 금속편(171a)을 형성한다.
게이트선(121), 유지 전극선(131) 및 데이터 금속편(171a) 의 측면은 테이퍼지도록 형성하여 상부층과의 밀착성을 증가시킨다. 그리고 유지 용량이 충분할 경우 유지 전극선(131)을 형성하지 않는다.
다음 도 13a 및 도 13b에 도시한 바와 같이, 질화막 패턴(40)을 제거한 후 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)이 형성된 기판 전면에 절연 물질로 층간 절연막(160)을 형성한다. 층간 절연막(160)은 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 형성할 수 있다.
이후 층간 절연막(160)에 사진 식각 방법으로 소스 영역(153)을 노출하는 제1 접촉구(161), 드레인 영역(155)을 노출하는 제2 접촉구(162), 데이터 금속편(171a)을 노출하는 제3 접촉구(163), 데이터 금속편(171a)의 한쪽 끝부분을 노출하는 제4 접촉구(164)를 형성한다.
감광성을 가지는 유기 물질로 층간 절연막을 형성하는 경우에는 사진 공정만으로 접촉구를 형성할 수 있다.
도 8 및 도 9에 도시한 바와 같이, 제1 내지 제4 접촉구(161~164) 내부를 포함하는 층간 절연막(160) 위에 투명한 도전 물질로 도전층을 형성한 후 패터닝하여 데이터 연결부(171b) 및 화소 전극(190), 접촉 보조 부재(82)를 형성한다.
여기서 데이터 금속편(171a)은 제3 접촉구(163)를 통해 데이터 연결부(171b)와 연결하며, 데이터 연결부(171b)는 제1 접촉구(161)를 통해 소스 영역(153)과 연결한다. 그리고 화소 전극(190)은 제2 접촉구(162)를 통해 드레인 영역(155)과 연결하고, 접촉 보조 부재는(82)는 제4 접촉구(164)를 통해 데이터 금속편(171a)과 연결한다.
이때 층간 절연막(160)을 저유전율의 유기 물질로 형성하는 경우에는 화소 전극(190)을 게이트선(121) 및 데이터 금속편(171b)과 중첩하여 화소 영역의 개구율을 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
이상 기술한 본 발명에서와 같이, 질화막 패턴을 이용하면 한번의 이온 도핑 만으로도 저농도 도핑 영역과 고농도 도핑 영역을 동시에 형성할 수 있으므로 박막 트랜지스터 표시판의 제조 공정을 간소화할 수 있다. 따라서 박막 트랜지스터 표시판의 생산성이 향상된다.

Claims (6)

  1. 기판 위에 다결정 규소막을 형성하는 단계,
    상기 다결정 규소막을 패터닝하여 반도체층을 형성하는 단계,
    상기 반도체층을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 형성하며 상기 반도체층과 중첩하는 질화막 패턴을 형성하는 단계,
    상기 질화막 패턴 위에 사진 공정으로 상기 질화막 패턴보다 폭이 좁은 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴 및 상기 질화막 패턴을 마스크로 상기 반도체층에 도전형 불순물 이온을 도핑하여 저농도 도핑 영역, 소스 영역 및 드레인 영역과 불순물이 도핑되지 않은 채널 영역을 형성하는 단계,
    상기 저농도 도핑 영역 및 채널 영역과 중첩하는 게이트 전극을 가지는 게이트선을 형성하는 단계,
    상기 게이트선 및 반도체층을 덮도록 제1 층간 절연막을 형성하는 단계,
    상기 제1 층간 절연막 위에 상기 소스 영역과 연결되는 소스 전극을 가지는 데이터선 및 상기 드레인 영역과 연결되는 드레인 전극을 형성하는 단계,
    상기 데이터선 및 드레인 전극 위에 제2 층간 절연막을 형성하는 단계,
    상기 제2 층간 절연막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 기판 위에 다결정 규소막을 형성하는 단계,
    상기 다결정 규소막을 패터닝하여 반도체층을 형성하는 단계,
    상기 반도체층을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 형성하며 상기 반도체층과 중첩하는 질화막 패턴을 형성하는 단계,
    상기 질화막 패턴 위에 사진 공정으로 상기 질화막 패턴보다 폭이 좁은 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴 및 상기 질화막 패턴을 마스크로 상기 반도체층에 도전형 불순물 이온을 도핑하여 저농도 도핑 영역, 소스 영역 및 드레인 영역과 불순물이 도핑 되지 않는 채널 영역을 형성하는 단계,
    상기 채널 영역 및 저농도 도핑 영역과 중첩하는 게이트 전극을 가지는 게이트선 및 데이터 금속편을 형성하는 단계,
    상기 게이트선 및 데이터 금속편을 덮는 층간 절연막을 형성하는 단계,
    상기 층간 절연막 위에 상기 소스 영역 및 상기 데이터 금속편과 연결되는 데이터 연결부, 상기 드레인 영역과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  3. 제1항 또는 제2항에서,
    상기 도전형 불순물은 P형 또는 N형 반도체 이온인 박막 트랜지스터 표시판의 제조 방법.
  4. 제1항 또는 제2항에서,
    상기 기판 위에 차단막을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  5. 기판,
    상기 기판 위에 형성되어 있으며, 도전형 불순물이 도핑되어 있는 소스 영역 및 드레인 영역, 불순물이 도핑되지 않은 채널 영역 및 도전형 불순물이 도핑되어 있으며 상기 소스 영역과 채널 영역 사이, 상기 드레인 영역과 상기 채널 영역 사이에 형성되어 있는 저농도 도핑 영역을 가지는 반도체층,
    상기 반도체층을 덮는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 상기 채널 영역 및 저농도 도핑 영역과 대응하는 질화막 패턴,
    상기 게이트 절연막 위에 형성되어 있으며 상기 채널 영역 및 저농도 도핑 영역과 중첩하는 게이트 전극을 가지는 게이트선,
    상기 게이트선 위에 형성되어 있는 제1 층간 절연막,
    상기 제1 층간 절연막 위에 형성되며 상기 소스 영역과 전기적으로 연결되는 소스 전극을 가지는 데이터선,
    상기 제1 층간 절연막 위에 형성되며 상기 드레인 영역과 전기적으로 연결되는 드레인 전극,
    상기 데이터선 및 드레인 전극 위에 형성되어 있는 제2 층간 절연막,
    상기 제2 층간 절연막 위에 형성되며 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판.
  6. 기판,
    상기 기판 위에 형성되어 있으며, 도전형 불순물이 도핑되어 있는 소스 영역 및 드레인 영역, 불순물이 도핑되지 않은 채널 영역 및 도전형 불순물이 도핑되어 있으며 상기 소스 영역과 채널 영역 사이, 상기 드레인 영역과 상기 채널 영역 사이에 형성되어 있는 저농도 도핑 영역을 가지는 반도체층,
    상기 반도체층을 덮는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 상기 채널 영역 및 저농도 도핑 영역과 대응하는 질화막 패턴,
    상기 게이트 절연막 위에 형성되어 있으며 상기 채널 영역 및 저농도 도핑 영역과 중첩하는 게이트 전극을 가지는 게이트선,
    이웃하는 상기 게이트선 사이에 일정거리 떨어져 위치하며 상기 게이트선과 수직한 방향으로 신장되어 있는 데이터 금속편,
    상기 게이트선 및 데이터 금속편 위에 형성되어 있는 층간 절연막,
    상기 층간 절연막 위에 형성되며 상기 게이트선과 교차하여 상기 데이터 금속편을 접촉구를 통해 전기적으로 연결하는 데이터 연결부,
    상기 층간 절연막 위에 형성되며 접촉구를 통해 상기 드레인 영역과 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판.
KR1020030094141A 2003-12-19 2003-12-19 박막 트랜지스터 표시판 및 그의 제조 방법 KR101018752B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030094141A KR101018752B1 (ko) 2003-12-19 2003-12-19 박막 트랜지스터 표시판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030094141A KR101018752B1 (ko) 2003-12-19 2003-12-19 박막 트랜지스터 표시판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050063079A KR20050063079A (ko) 2005-06-28
KR101018752B1 true KR101018752B1 (ko) 2011-03-04

Family

ID=37254966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030094141A KR101018752B1 (ko) 2003-12-19 2003-12-19 박막 트랜지스터 표시판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101018752B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101188868B1 (ko) * 2005-06-30 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101239889B1 (ko) * 2005-08-13 2013-03-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960032060A (ko) * 1995-02-24 1996-09-17 김광호 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법
KR20030057460A (ko) * 2001-12-28 2003-07-04 후지쯔 디스플레이 테크놀로지스 코포레이션 박막 트랜지스터 장치 및 그 제조 방법
KR20030094528A (ko) * 2002-06-04 2003-12-18 엘지.필립스 엘시디 주식회사 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960032060A (ko) * 1995-02-24 1996-09-17 김광호 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법
KR20030057460A (ko) * 2001-12-28 2003-07-04 후지쯔 디스플레이 테크놀로지스 코포레이션 박막 트랜지스터 장치 및 그 제조 방법
KR20030094528A (ko) * 2002-06-04 2003-12-18 엘지.필립스 엘시디 주식회사 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법

Also Published As

Publication number Publication date
KR20050063079A (ko) 2005-06-28

Similar Documents

Publication Publication Date Title
US7387920B2 (en) Method of manufacturing thin film transistor array panel
KR101006439B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR100935671B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR101018752B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100992137B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100870017B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR100992126B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101018757B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060028520A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101090244B1 (ko) 결정화용 광마스크 및 이를 이용한 박막 트랜지스터표시판의 제조 방법, 박막 트랜지스터 표시판
KR20050061803A (ko) 박막 트랜지스터의 제조 방법
KR100992125B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR100848097B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR20050087907A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050035697A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050081053A (ko) 박막 트랜지스터 표시판 및 그의 제조방법
KR20060038076A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050060437A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050063011A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050081054A (ko) 박막 트랜지스터 표시판 및 그의 제조방법
KR20060007209A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050054261A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050117055A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050054540A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 10