KR100992125B1 - 박막 트랜지스터 표시판의 제조 방법 - Google Patents

Abstract

　　　본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 다결정 규소로 이루어진 반도체층을 형성하는 단계, 반도체층 위에 게이트 절연막을 형성하는 단계, 반도체층에 도전형 불순물을 저농도로 도핑하여 불순물이 도핑된 저농도 도핑 영역 및 불순물이 도핑되지 않은 채널 영역을 형성하는 단계, 채널 영역 및 저농도 도핑 영역과 일부 중첩하는 게이트 전극을 가지는 게이트선을 형성하는 단계, 반도체층에 고내열성 감광막 패턴을 마스크로 도전형 불순물을 고농도로 도핑하여 소스 영역 및 드레인 영역을 형성하는 단계, 반도체층을 덮도록 제1 층간 절연막을 형성하는 단계, 제1 층간 절연막 위에 소스 영역과 연결되는 소스 전극을 가지는 데이터선 및 드레인 영역과 전기적으로 연결되는 드레인 전극을 형성하는 단계, 데이터선 및 드레인 전극 위에 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막 위에 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함한다.

　　　박막트랜지스터, LDD, 감광막

Description

박막 트랜지스터 표시판의 제조 방법{Manufacturing method for thin film transistor array panel}

　　　도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 나타내는 배치도이고,

　　　도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 자른 단면도이고,

　　　도 3a는 제1 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법의 중간 단계에서의 배치도이고,

　　　도 3b는 도 3a의 IIIb-IIIb’선을 따라 자른 단면도이고,

　　　도 4는 도 3의 다음 단계에서의 단면도이고,

　　　도 5a는 본 발명의 실시예에 따른 열처리를 포함한 사진 공정 후의 감광막 패턴의 SEM 사진 이고,

　　　도 5b는 본 발명의 실시예에 따른 이온 주입후의 감광막 패턴의 SEM 사진이고,

　　　도 5c는 본 발명에 따른 애슁 후의 감광막 패턴의 SEM 사진이고,

　　　도 6a는 도 4의 다음 단계에서의 단면도이고,

　　　도 6b는 도 6a의 VIb-VIb’선을 따라 자른 단면도이고,

　　　도 7은 도 6b의 다음 단계에서의 단면도이고,

　　　도 8a는 도 7의 다음 단계에서의 배치도이고,

　　　도 8b는 도 8a의 VIIIb-VIIIb’선을 따라 자른 단면도이고,

　　　도 9b는 도 9a의 IXb-IXb’선을 따라 자른 단면도이고,

　　　도 10는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,

　　　도 11은 도 10의 XI-XI’-XI"선을 따라 자른 단면도이고,

　　　도 12a는 제2 실시예에 따른 박막 트랜지스터 표시판을 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,

　　　도 12b는 도 12a의 XIIb-XIIb’-XIIb"선을 따라 자른 단면도이고,

　　　도 13는 도 12a의 다음 단계에서의 단면도이고,

　　　도 14a는 도 13의 다음 단계에서의 배치도이고,

　　　도 14b는 도 14a의 XIVb-XIVb’-XIVb"선을 따라 자른 단면도이고,

　　　도 15는 도 14b의 다음 단계에서의 단면도이고,

　　　도 16a는 도 15의 다음 단계에서의 배치도이고,

　　　도 16b는 도 16a의 XVIb-XVIb’-XVIb"선을 따라 자른 단면도이다.

　　　※도면의 주요부분에 대한 부호 설명※

　　　110 : 절연 기판 121 : 게이트선

　　　124 : 게이트 전극 131 : 유지 전극선

　　　133 : 유지 전극 140 : 게이트 절연막

　　　150 : 다결정 규소층 153 : 소스 영역

　　　154 : 채널 영역 155 : 드레인 영역

　　　171 : 데이터선 171a : 데이터 금속편

　　　171b : 데이터 연결부 173 : 소스 전극

　　　175 : 드레인 전극 190 : 화소 전극

　　　본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것으로, 특히 반도체층으로 다결정 규소를 이용한 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.

　　　박막 트랜지스터 표시판(Thin Film Transistor, TFT)은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호선 또는 게이트선과 화상 신호를 전달하는 화상 신호선 또는 데이터선이 형성되어 있고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등을 포함하고 있다.

　　　박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 채널을 형성하는 반도체층, 데이터선에 연결되어 있는 소스 전극과 반도체층을 중심으로 소스 전극과 마주하는 드레인 전극 등으로 이루어진다. 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 화소 전극에 전달되는 화상 신 호를 제어하는 스위칭 소자이다.

　　　이때, 반도체층은 비정질 규소 또는 다결정 규소 등으로 이루어지며, 게이트 전극과의 상대적인 위치에 따라 박막 트랜지스터는 탑 게이트(top gate) 방식과 바텀 게이트(bottom gate) 방식으로 나눌 수 있다. 다결정 규소 박막 트랜지스터 표시판의 경우, 게이트 전극이 반도체층의 상부에 위치하는 탑 게이트 방식이 주로 이용된다.

　　　탑게이트 방식은 박막 트랜지스터의 구동 속도가 바텀 게이트 방식 보다 훨씬 빠르기 때문에 화소 영역의 박막 트랜지스터와 함께 이를 동작시키기 위한 구동 회로를 같이 형성할 수 있는 장점이 있는 반면, 펀치 쓰루 등의 문제점이 발생하여 반도체층에 저농도 도핑 영역을 형성한다.

　　　일반적으로 반도체층에 소스 및 드레인 영역의 고농도 도핑 영역을 형성하기 위해서는 서로 다른 두 금속층으로 게이트 전극을 형성한 다음 언더 컷이 발생하도록 패터닝하고 둘 중 하나의 금속층을 도핑 마스크로 하여 저농도 도핑 영역을 형성한다. 하지만 이렇게 금속층을 이용하는 기술은 사진 식각 공정을 이용하여 두 금속층을 패터닝하기 때문에 공정이 복잡하며, 저농도 도핑 영역의 폭을 제어하기 어려운 문제점이 있다.

　　　상기한 문제점을 해결하기 위한 본 발명은 도핑 영역을 형성하기 위한 공정을 간소화하면서도, 원하는 폭의 도핑 영역을 형성할 수 있는 박막 트랜지스터 표시판의 제조 방법을 제공한다.

　　　상기한 목적을 달성하기 위한 본 발명은 고내열성 감광막을 이용하여 저농도 도핑 영역을 형성하기 위한 이온 도핑용 마스크를 형성한다.

　　　구체적으로는 절연 기판 위에 다결정 규소로 이루어진 반도체층을 형성하는 단계, 반도체층 위에 게이트 절연막을 형성하는 단계, 반도체층에 도전형 불순물을 저농도로 도핑하여 불순물이 도핑된 저농도 도핑 영역 및 불순물이 도핑되지 않은 채널 영역을 형성하는 단계, 채널 영역 및 저농도 도핑 영역과 일부 중첩하는 게이트 전극을 가지는 게이트선을 형성하는 단계, 반도체층에 고내열성 감광막 패턴을 마스크로 도전형 불순물을 고농도로 도핑하여 소스 영역 및 드레인 영역을 형성하는 단계, 반도체층을 덮도록 제1 층간 절연막을 형성하는 단계, 제1 층간 절연막 위에 소스 영역과 연결되는 소스 전극을 가지는 데이터선 및 드레인 영역과 전기적으로 연결되는 드레인 전극을 형성하는 단계, 데이터선 및 드레인 전극 위에 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막 위에 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함한다.

　　　상기한 목적을 달성하기 위한 다른 방법은 절연 기판 위에 다결정 규소로 이루어진 반도체층을 형성하는 단계, 반도체층 위에 게이트 절연막을 형성하는 단계, 반도체층에 도전형 불순물을 저농도로 도핑하여 불순물이 도핑된 저농도 도핑 영역 및 불순물이 도핑되지 않은 채널 영역을 형성하는 단계, 채널 영역 및 저농도 도핑 영역과 일부 중첩하는 게이트 전극을 가지는 게이트선 및 데이터 금속편을 형성하는 단계, 반도체층에 고내열성 감광막 패턴을 마스크로 도전형 불순물을 고농도로 도핑하여 소스 영역 및 드레인 영역을 형성하는 단계, 반도체층을 덮도록 층간 절연막을 형성하는 단계, 층간 절연막 위에 소스 영역과 연결되는 소스 전극을 가지는 데이터 연결부 및 드레인 영역과 연결되는 화소 전극을 형성하는 단계를 포함한다.

　　　여기서 고내열성 감광막 패턴은 노볼락계 수지, 광화합물, 용매, 에폭시 아크릴레이트 수지, 노말 부틸 아세테이트로 이루어지는 것이 바람직하다.

　　　이때, 광화합물은 MBA(butyl acrylates)/GBL(gamma butyl Lacton)인 것이 바람직하다.

　　　또한, 광화합물은 벤젠(benzene) 고리로 결합된 발라스트 그룹의 디아조 나프토퀴논이 3개 또는 4개 붙어 있는 것이 바람직하다.

　　　첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

　　　도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 “ 위에 “있다고 할 때, 이는 다른 부분 “ 바로 위에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 “바로 위에” 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

　　　이제 본 발명의 실시예를 참조한 도면과 함께 상세히 설명한다.

　　　 [실시예1]

　　　도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 나타내는 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 자른 단면도이다.

　　　도 1 및 도 2에 도시한 바와 같이, 투명한 절연 기판(110) 위에 산화 규소 또는 질화 규소로 이루어진 차단막(111)이 형성되어 있다. 그리고, 차단막(111) 위에 소스 영역(153), 드레인 영역(155), 채널 영역(154) 및 저농도 도핑 영역(152)을 포함하는 복수개의 반도체층(150)이 형성되어 있다.

　　　반도체층(150)을 포함하는 기판(110) 위에는 산화 규소 또는 질화 규소 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 그리고 게이트 절연막(140) 위에는 일 방향으로 긴 복수의 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 연장되어 반도체층(150)의 채널 영역(154) 및 저농도 도핑 영역(152)과 중첩되어 있다.

　　　그리고 게이트선(121)의 한쪽 끝부분은 외부 회로로부터 전달되는 신호를 전달 받기 위해 게이트선(121) 폭보다 넓은 폭을 가질 수 있고, 게이트 구동 회로가 기판의 상부에 직접 형성되는 경우에는 게이트 구동 회로의 출력단에 직접 연결된다.

　　　또한, 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 반도체층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 반도체층(150)은 유지 전극 영역(157)이 된다.

　　　반도체층(150)과 유지 전극선의 길이 및 폭의 차이 때문에 유지 전극선(31)의 바깥에 노출되는 반도체층(150A)이 형성되어 있을 수 있다.

　　　이러한 게이트선 및 유지 전극선은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo), 구리(Cu), 은(Ag), 알루미늄(Al) 또는 이들의 합금으로 단층 또는 복수층(도시하지 않음)을 형성할 수 있다. 여기서 은 또는 알루미늄을 포함하는 경우에는 다른 물질, 특히 ITO 또는 IZO 등과 물리적, 화학적, 전기적 접촉 특성이 좋으며 산화에 강한 금속층을 더 포함하는 것이 바람직하다.

　　　게이트선(121) 및 유지 전극선(131)의 측면은 경사지도록 형성되어 있으며, 이는 상부층과의 밀착성을 증가시킨다.

　　　게이트선(121) 및 유지 전극선(131) 위에는 이들을 덮는 제1 층간 절연막(601)이 형성되어 있다. 제1 층간 절연막은 저유전율의 유기 물질, PECVD(plasma enhanced chemical vapor deposition) 방법에 의하여 증착된 질화막, a-Si:C:O 막 또는 a-Si:O:F 막(저유전율 CVD막)으로 형성되어 있다. 여기서 유전 상수가 4이하(유전율은 2에서 4사이의 값을 가진다.)로 유전율이 매우 낮은 물질로 층간 절연막(601)을 형성하는 경우에는 두께가 얇아도 기생 용량 문제가 발생하지 않는다.

　　　제1 층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(161, 162)를 포함하고 있다.

　　　제1 층간 절연막(601) 위에 게이트선(121)과 교차하여 화소 영역을 정의하는 복수의 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(161)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분(173)은 박막 트랜지스터의 소스 전극(173)으로 사용된다. 데이터선(171)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성(도시하지 않음)할 수 있다.

　　　그리고 데이터선(171)과 동일한 층에는 박막 트랜지스터의 드레인 전극(175)이 형성되어 있다. 드레인 전극(175)은 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(162)를 통해 드레인 영역(155)과 연결되어 있다.

　　　드레인 전극(175) 및 데이터선(171)을 포함하는 제1 층간 절연막(601) 위에 제2 층간 절연막(602)이 형성되어 있다. 제2 층간 절연막(602)도 제1 층간 절연막과 동일한 물질로 형성되어 있다. 제2 층간 절연막(602)은 드레인 전극(175)을 노출하는 제3 접촉구(163)를 가진다.

　　　제2 층간 절연막(602) 위에는 제3 접촉구(163)를 통해 드레인 전극(175)과 연결되어 있는 화소 전극(190)이 형성되어 있다.

　　　그리고 제2 층간 절연층(602) 위에는 데이터선(171)의 끝부분과 연결되는 접촉 보조 부재가 형성될 수 있다. 접촉 보조 부재는 제2 층간 절연막(602)에 형성되어 있는 접촉구(도시하지 않음)를 통해 데이터선(171)과 연결되며, 데이터 구동 회로가 기판 위에 바로 형성되는 경우에는 접촉구 및 접촉 보조 부재가 필요하지 않는다.

　　　이상 기술한 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 첨부한 도면을 참조하여 상세히 설명한다.

　　　도 3a, 도 5a, 도 7a 및 도 8a는 각각 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고, 도3b는 도 3a의 IIIb-IIIb’선을 따라 자른 단면도이고, 도 4는 도 3의 다음 단계에서의 단면도이고, 도 5b는 도 5a의 Vb-Vb’선을 따라 자른 단면도이고, 도 6은 도 5b의 다음 단계에서의 단면도이고, 도 7b는 도 7a의 VIIb-VIIb’선을 따라 자른 단면도이고, 도 8b는 도 8a의 VIIIb-VIIIb’선을 따라 자른 단면도이다.

　　　먼저 도 3a 및 도 3b에 도시된 바와 같이, 유리, 석영 또는 사파이어 등의 투명한 절연 기판(110) 위에 산화 규소(SiO2) 또는 질화 규소(SiNx)를 증착하여 차단막(111)을 약 1,000Å의 두께로 형성한다. 그리고 차단막(111) 위에 비정질 규소를 화학적 기상 증착(chemical vapor deposition, CVD) 등의 방법으로 증착하여 약 500Å의 두께의 비정질 규소막을 형성한다.

　　　이후 비정질 규소막을 레이저 열처리(laser annealing), 로 열처리(furnace annealing) 또는 고상 결정화 공정을 통하여 비정질 규소를 결정화한 후 사진 식각 방법으로 패터닝하여 다결정 규소층(150A)을 형성한다. 이후 문턱 전압(Vth)을 조절하기 위해서 붕소(boron)등의 도전형 불순물 이온을 도핑할 수 있다.

　　　다음, 도 4에 도시한 바와 같이, 다결정 규소층(150A) 위에 감광 물질을 도포한 후 120~150도(℃)의 온도에서 열처리(hard bake)하여 감광막을 형성한다. 그 런 다음 광마스크를 이용한 사진 공정으로 감광막을 노광하고 현상하여 감광막 패턴(PR1)을 형성한다. 이후 감광막 패턴(PR1)을 이온 도핑용 마스크로 사용하여 다결정 규소층(150A)에 N형 또는 P형 불순물 이온을 저농도로 도핑하여 저농도 도핑 영역(152)을 형성한다.

　　　이때 감광막은 고내열성 감광 물질을 이용하여 형성한다. 구체적으로는 노볼락(novolac)계 수지(resin), 벤젠(benzene) 고리로 결합된 발라스트 그룹(ballast group)에 디아조 나프토퀴논(diazo-naphtoquinone)이 3개 또는 4개 붙어 있는 광화합물(photo active compound), MBA(butyl acrylates)/GBL(gamma butyl Lacton)인 용매(solvent)로 구성된다. 그리고 내열성을 향상시키기 위해서 에폭시 아크릴레이트(epoxy acrylates) 수지와 얼룩을 예방하기 위해서 MBA/GBL 보다 끓는점이 낮은 노말 부틸 아세테이트(normal-Butyl aetate)를 첨가한다.

　　　이상 설명한 고내열성 감광 물질은 도 5a 내지 도 5c에 도시한 바와 같이, 열처리, 이온 주입, 애슁 후에도 패턴이 축소되거나 가장자리가 들리는 현상이 발생하지 않으므로 원하는 폭의 감광막 패턴을 정확하게 형성할 수 있다.

　　　도 5a는 본 발명의 실시예에 다른 열처리를 포함한 사진 공정 후의 감광막 패턴의 SEM 사진이고, 도 5b는 본 발명의 실시예에 따른 이온 주입 후의 감광막 패턴의 SEM 사진이고, 도 5c는 본 발명에 따른 애슁 후의 감광막 패턴의 SEM 사진이다.

　　　이어, 도 6a 및 도 6b에 도시한 바와 같이, 감광막 패턴(PR1)을 제거한 후 다결정 규소층(150A)을 덮도록 질화 규소 또는 산화 규소 등의 절연 물질을 화학적 기상 증착 등의 방법으로 500~3,000Å의 두께로 증착하여 게이트 절연막(140)을 형성한다.

　　　그런 다음 게이트 절연막(140) 위에 금속막을 형성한 후 사진 식각 공정으로 패터닝하여 게이트선(121) 및 유지 전극선(131)을 형성한다. 사진 식각 공정시 앞에서 설명한 고내열성 감광 물질을 이용하여 감광막 패턴을 형성하는 것이 바람직하다. 고내열성 감광막 패턴을 이용하면 게이트 전극(124)과 저농도 도핑 영역(152)의 중첩 영역을 정확하게 제어할 수 있다.

　　　여기서 금속막은 크롬, 티타늄, 탄탈륨, 몰리브덴, 구리, 은, 알루미늄 또는 이들의 합금을 단층 또는 복수층(도시하지 않음)으로 증착하여 형성한다. 여기서 은 또는 알루미늄을 포함하는 경우에는 다른 물질, 특히 ITO 또는 IZO 등과 물리적, 화학적, 전기적 접촉 특성이 좋으며 산화에 강한 금속층을 더 포함하는 것이 바람직하다. 이때 이들의 측면은 상부층과의 밀착성을 증가시키기 위해서 경사지도록 형성한다.

　　　도 7에 도시한 바와 같이, 기판 위에 고내열성 감광 물질을 도포한 후 120~150도의 온도에서 열처리(hard bake)한 후 패터닝하여 도핑용 감광막 패턴(PR2)을 형성한다. 여기서 도핑용 감광막 패턴(PR2)은 반도체층의 소정 영역만을 노출하고 나머지 부분은 감광막 패턴(PR2)으로 보호한다.

　　　이때 감광막 패턴(PR2)은 앞에서 설명한 고내열성 감광 물질로 형성한다. 감광막 패턴을 고내열성으로 형성하면 종래에 감광막 패턴의 가장자리가 들려 게이트선(121) 또는 유지 전극선(131)이 노출되어 손상되는 것을 방지할 수 있다. 또 한, 게이트선(121, 124) 또는 유지 전극선(131)이 노출되지 않으므로 이들(121, 124, 131)을 통과하여 게이트 전극(124) 아래에 위치하는 저농도 도핑 영역(152)에 고농도 불순물 이온이 도핑되어 저농도 도핑 영역(152)의 크기가 축소되는 현상을 방지할 수 있다.

　　　이후 도핑용 감광막 패턴(PR2)을 마스크로 다결정 규소층(150A)의 소정 영역에 저농도 도핑 영역(152)과 동일한 불순물 이온을 고농도로 도핑하여 소스 영역(153) 및 드레인 영역(155)을 가지는 반도체층(150)을 완성한다. 게이트 전극(124) 아래의 불순물이 도핑되지 않은 반도체층은 채널 영역(154)이 된다.

　　　도 8a 및 도 8b에 도시한 바와 같이, 도핑용 감광막 패턴(PR2)을 제거한 후 게이트선(121) 및 유지 전극선(131)을 덮도록 제1 층간 절연막(601)을 형성한다.

　　　이후 광마스크를 이용한 사진 식각 공정으로 식각하여 소스 영역(153) 및 드레인 영역(155)을 노출하는 접촉구(161, 162)를 형성한다.

　　　그럼 다음 접촉구(161, 162) 내부를 포함하는 기판 전면에 금속막을 형성한 후 패터닝하여 소스 전극(173)을 가지는 데이터선(171) 및 드레인 전극(175)을 형성한다.

　　　이때 금속막은 게이트선(121)과 같이 크롬, 티타늄, 탄탈륨, 몰리브덴, 구리, 은, 알루미늄 또는 이들의 합금을 단층 또는 복수층(도시하지 않음)으로 증착하여 형성한다. 여기서 은 또는 알루미늄을 포함하는 경우에는 다른 물질, 특히 ITO 또는 IZO 등과 물리적, 화학적, 전기적 접촉 특성이 좋으며 산화에 강한 금속층을 더 포함하는 것이 바람직하다. 이때 이들의 측면은 상부층과의 밀착성을 증가 시키기 위해서 경사지도록 형성한다.

　　　도 9a 및 도 9b에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175)을 포함하여 제1층간 절연막(601) 위에 절연 물질을 적층하여 제2 층간 절연막(602)을 형성한다. 이후 제2 층간 절연막(602)에 사진 식각 방법으로 드레인 전극(175)을 노출하는 제3 접촉구(163)를 형성한다.

　　　도 1 및 도 2에 도시한 바와 같이, 제3 접촉구(163) 내부를 포함하는 제2 층간 절연막(602) 위에 투명한 물질인 ITO, IZO 등을 증착한 후, 이를 패터닝하여 화소 전극(190)을 형성한다. 접촉 보조 부재가 필요한 경우에는 화소 전극과 함께 형성한다.

　　　[실시예2]

　　　도 10는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 11은 도 10의 XI-XI’-XI"선을 따라 자른 단면도이다

　　　도시한 바와 같이, 실시예2 에서는 데이터선은 서로 다른 층에 각각 형성되어 있는 데이터 금속편과 데이터 연결부로 이루어지며 이들은 접촉구를 통해 전기적으로 연결되어 있다. 이때 데이터 금속편은 게이트선과 동일한 층에 동일한 물질로 형성되어 있고, 데이터 연결부는 화소 전극과 동일한 층에 동일한 물질로 형성되어 있다. 이와 같은 구조는 박막 트랜지스터 표시판을 형성할 때 필요한 마스크 수를 줄일 수 있다.

　　　좀더 구체적으로 설명하면 도 9 및 도 10에 도시된 바와 같이, 투명한 절연 기판(110) 위에 차단막(111)이 형성되어 있고, 차단막(111) 위에 박막 트랜지스터 의 소스 영역(153), 드레인 영역(155), 채널 영역(154) 및 저농도 도핑 영역(152)을 포함하는 반도체층(150)이 형성되어 있다. 그리고 반도체층(150)을 포함하는 기판(110) 위에 게이트 절연막(140)이 형성되어 있다.

　　　게이트 절연막(140) 위에는 가로 방향으로 긴 게이트선(121)이 형성되어 있다. 게이트선(121)의 일부분 또는 분지형 부분은 반도체층(150)과 일부 중첩되며 박막 트랜지스터의 게이트 전극(124)으로 사용된다.

　　　게이트선(121)의 한쪽 끝부분은 외부 회로(도시하지 않음)로부터 주사 신호를 인가 받기 위해 게이트선(121) 폭보다 확대 형성할 수 있다.

　　　또, 유지 전극선(131)이 게이트선(121)과 일정거리 떨어져 형성되며 평행하게 위치하도록, 게이트선(121)과 동일한 물질로 동일한 층에 형성되어 있다. 반도체층(150)과 중첩되는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133) 아래에 위치한 반도체층(150)은 유지 전극 영역(157)이 된다.

　　　그리고 게이트선(121)과 일정 거리 떨어져 형성되어 있으며 게이트선(121)과 수직한 방향으로 신장되며, 게이트선(121)과 동일한 층에 데이터 금속편(171a)이 형성되어 있다. 데이터 금속편(171a)은 인접한 두 게이트선(121) 사이에 게이트선(121)과 연결되지 않도록 형성되어 있다. 또, 데이터 금속편(171a)은 외부 회로(도시하지 않음)로부터 화상 신호를 인가 받기 위해 가장 바깥에 위치한 한 행의 데이터 금속편(171a)의 한쪽 끝부분을 확대 형성할 수 있다.

　　　게이트선(121), 유지 전극선(131) 및 데이터 금속편(171a)을 포함하는 게이트 절연막(140) 위에는 층간 절연막(160)이 형성되어 있다.

　　　층간 절연막(160) 위에는 데이터 연결부(171b), 화소 전극(190) 및 접촉 보조 부재(82)가 형성되어 있다. 데이터 연결부(171b)는 세로 방향으로 게이트선(121) 및 유지 전극선(131)과 교차하도록 형성되어 있다.

　　　데이터 금속편(171)의 양 끝부분은 층간 절연막(160)에 형성되어 있는 접촉구(163)를 통해 데이터 연결부(171)와 연결되어 있으며, 데이터 연결부(171b)는 접촉구(161)를 통해 소스 영역(153)과 연결되어 있다. 즉, 데이터 연결부(171b)에 의하여 분리되어 있는 데이터 금속편(171a)들이 게이트선(121) 및 유지 전극선(131)을 건너 연결된다.

　　　그리고 화소 전극(190)은 층간 절연막(160)과 게이트 절연막(140)에 걸쳐 형성되어 있는 제2 접촉구(162)를 통해 드레인 영역(155)과 연결되어 있으며, 접촉 보조 부재(82)는 층간 절연막(160)에 형성되어 있는 접촉구(164)를 통해 데이터 금속편(171a)의 한쪽 끝부분과 연결되어 있다.

　　　이상 설명한 본 발명의 제2 실시예에 다른 박막 트랜지스터 표시판의 제조 방법을 첨부한 도면을 참조하여 공정 순서대로 설명한다.

　　　도 12a, 도 14a 및 도 16a는 각각 도 10 및 도 11에 도시한 박막 트랜지스터 표시판을 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고, 도12b는 도 12a의 XIIb-XIIb-XIIb"’선을 따라 자른 단면도이고, 도 13은 도 12a의 다음 단계에서의 단면도이고, 도 14b는 도 14a의 XIVb-XIVb’-XIVb"선을 따라 자른 단면도이고, 도 15는 도 14b의 다음 단계에서의 단면도이고, 도 16b는 도 16a의 XVIb-XVIb’-XVIb"선을 따라 자른 단면도이다.

　　　먼저 도 12a 및 도 12b에 도시된 바와 같이, 유리, 석영 또는 사파이어 등의 투명한 절연 기판(110) 위에 산화 규소 또는 질화 규소를 증착하여 차단막(111)을 형성한다. 그리고 차단막(111) 위에 비정질 규소를 증착하여 비정질 규소막을 형성한다.

　　　이후 비정질 규소막을 레이저 열처리, 로 열처리 또는 고상 결정화 공정을 통하여 비정질 규소를 결정화한다. 그런 다음 사진 식각 방법으로 패터닝하여 다결정 규소층(150A)을 형성한다.

　　　도 13에 도시한 바와 같이, 다결정 규소층(150A) 위에 감광 물질을 도포한 후 120~150도의 온도에서 열처리하여 감광막을 형성한다. 다음 광마스크를 이용한 사진 공정으로 노광 및 현상하여 감광막 패턴(PR1)을 형성한다. 이후 감광막 패턴(PR1)을 이온 도핑용 마스크로 하여 다결정 규소층(150A)에 N형 또는 P형 불순물 이온을 저농도로 도핑하여 저농도 도핑 영역(152)을 형성한다.

　　　이때 감광막은 제1 실시예에서 사용한 고내열성 감광 물질을 이용하여 형성한다. 제1 실시예와 같이 고내열성 감광 물질을 사용하면 종래와 달리 열처리 후에도 패턴이 축소되거나 가장자리가 들리는 현상이 발생하지 않으므로 원하는 크기의 패턴을 정확하게 형성할 수 있다.

　　　도 14a 및 도 14b에 도시한 바와 같이, 감광막 패턴을 제거한 후 다결정 규소층(150A)을 덮도록 질화 규소 또는 산화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다.

　　　그런 다음 게이트 절연막(140) 위에 금속막을 형성한 후 사진 식각 공정으로 패터닝하여 게이트선 및 데이터 금속편(171b)을 형성한다. 사진 식각 공정시 앞에서 설명한 고내열성 감광 물질을 이용하여 감광막 패턴을 형성하여 금속막을 패터닝하는 것이 바람직하다. 고내열성 감광막 패턴을 이용하면 게이트 전극(124)과 저농도 도핑 영역(152)의 중첩 영역을 정확하게 제어할 수 있다.

　　　그리고 금속막은 크롬, 티타늄, 탄탈륨, 몰리브덴, 구리, 은, 알루미늄 또는 이들의 합금을 단층 또는 복수층(도시하지 않음)으로 증착하여 형성한다. 여기서 은 또는 알루미늄을 포함하는 경우에는 다른 물질, 특히 ITO 또는 IZO 등과 물리적, 화학적, 전기적 접촉 특성이 좋으며 산화에 강한 금속층을 더 포함하는 것이 바람직하다. 이때 이들의 측면은 상부층과의 밀착성을 증가시키기 위해서 경사지도록 형성한다.

　　　도 15에 도시한 바와 같이, 기판 위에 감광 물질을 도포한 후 120~150도의 온도에서 열처리(hard bake)한 후 패터닝하여 도핑용 감광막 패턴(PR2)을 형성한다. 여기서 도핑용 감광막 패턴(PR2)은 반도체층의 소정 영역만을 노출하고 나머지 부분은 감광막 패턴(PR2)으로 보호한다.

　　　이후 도핑용 감광막 패턴(PR2)을 마스크로 다결정 규소층(150A)의 소정 영역에 저농도 도핑 영역과 동일한 불순물 이온을 고농도로 도핑하여 소스 영역(153) 및 드레인 영역(155)을 가지는 반도체층(150)을 완성한다. 게이트 전극(124) 아래의 불순물이 도핑되지 않은 반도체층은 채널 영역(154)이 된다.

　　　여기서 감광막 패턴은 앞에서 설명한 고내열성 감광 물질로 형성한다. 종래에는 도핑 패턴을 금속막을 이용하여 형성함으로써 감광막 노광 및 현상, 금속막 식각 등의 복잡한 공정을 필요로 했으나, 본 발명에서와 같이 고내열성 감광막을 이용하면 금속막 식각 공정이 생략되어 전체 공정을 간소화할 수 있다.

　　　또한, 감광막 패턴을 고내열성으로 형성하면 종래에 감광막 패턴의 가장자리가 들려 게이트선이 노출되어 손상되는 것을 방지할 수 있다. 또한, 게이트선(121, 124)이 노출되지 않으므로 이들(121, 124)을 통과하여 게이트 전극(124) 아래에 위치하는 저농도 도핑 영역(152)에 고농도 불순물 이온이 도핑되어 저농도 도핑 영역(152)의 크기가 축소되는 현상을 방지할 수 있다.

　　　도 16a 및 도 16b에 도시한 바와 같이, 도핑용 감광막 패턴을 제거한 후 게이트선(121) 및 데이터 금속편(171a)을 덮도록 층간 절연막(160)을 형성한다.

　　　이후 층간 절연막(160)에 사진 식각 방법으로 소스 영역(153)을 노출하는 제1 접촉구(161), 드레인 영역(155)을 노출하는 제2 접촉구(162), 데이터 금속편(171a)을 노출하는 제3 접촉구(163), 데이터 금속편(171a)의 한쪽 끝부분(179)을 노출하는 제4 접촉구(164)를 형성한다.

　　　도 11 및 도 12에 도시한 바와 같이, 접촉구(161, 162, 163, 164) 내부를 포함하는 층간 절연막(160) 위에 투명한 도전 물질로 도전막을 형성한 후 광마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터 연결부(171b), 화소 전극(190) 및 접촉 보조 부재(82)를 형성한다.

　　　여기서 데이터 금속편(171b)은 제3 접촉구(163)를 통해 데이터 연결부(171)와 연결하며, 데이터 연결부(171)는 제1 접촉구(161)를 통해 소스 영역(153)과 연결한다. 그리고 화소 전극(190)은 제2 접촉구(162)를 통해 드레인 영역(155)과 연 결하고, 접촉 보조 부재는(82)는 제4 접촉구(164)를 통해 데이터 금속편(171b)과 연결한다.

　　　이상 설명한 바와 같이 고내열성 감광 물질로 감광막 패턴을 형성하면 이온을 도핑하기 위해서 크롬 등의 금속막을 패터닝하는 공정이 생략되어 도핑 공정이 간소화된다.

　　　또한, 감광막 패턴을 형성하기 위한 고온의 열처리, 애슁, 이온 주입 등의 공정에서도 패턴의 형태가 변형되거나 하지 않는다. 따라서 정확한 크기의 배선 및 이온 주입 영역 등을 형성할 수 있다.

　　　이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

　　　이상 기술한 바와 같이, 고내열성 감광막 패턴을 형성하면 도핑을 하기 위한 공정을 간소화할 수 있으므로 생산성을 향상시킬 수 있다.

　　　또한, 배선 및 도핑 영역을 정확하게 형성할 수 있으므로 고품질의 박막 트랜지스터 표시판을 제공할 수 있다.

Claims (5)

1. 절연 기판 위에 다결정 규소로 이루어진 반도체층을 형성하는 단계,

   상기 반도체층 위에 게이트 절연막을 형성하는 단계,

   상기 게이트 절연막 위에 제1 감광막 패턴을 형성한 후 상기 제1 감광막 패턴을 마스크로 상기 반도체층에 도전형 불순물을 저농도로 도핑하여 불순물이 도핑된 저농도 도핑 영역 및 불순물이 도핑되지 않은 채널 영역을 형성하는 단계,

   상기 제1 감광막 패턴을 제거한 후 상기 게이트 절연막 위에 금속막을 형성하는 단계,

   상기 금속막 위에 제2 감광막 패턴을 형성한 후 상기 제2 감광막 패턴을 마스크로 상기 금속막을 식각하여 상기 채널 영역 및 상기 저농도 도핑 영역과 중첩하는 게이트 전극을 가지는 게이트선을 형성하는 단계,

   상기 제2 감광막 패턴을 마스크로 도전형 불순물을 고농도로 도핑하여 소스 영역 및 드레인 영역을 형성하는 단계,

   상기 제2 감광막 패턴을 제거한 후 상기 게이트선 및 상기 반도체층을 덮도록 제1 층간 절연막을 형성하는 단계,

   상기 제1 층간 절연막 위에 상기 소스 영역과 연결되는 소스 전극을 가지는 데이터선 및 상기 드레인 영역과 전기적으로 연결되는 드레인 전극을 형성하는 단계,

   상기 데이터선 및 드레인 전극 위에 제2 층간 절연막을 형성하는 단계,

   상기 제2 층간 절연막 위에 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함하고,

   상기 제1 감광막 패턴 또는 상기 제2 감광막 패턴은 고내열성 감광막인 박막 트랜지스터 표시판의 제조 방법.
2. 절연 기판 위에 다결정 규소로 이루어진 반도체층을 형성하는 단계,

   상기 반도체층 위에 게이트 절연막을 형성하는 단계,

   상기 게이트 절연막 위에 제1 감광막 패턴을 형성한 후 상기 제1 감광막 패턴을 마스크로 상기 반도체층에 도전형 불순물을 저농도로 도핑하여 불순물이 도핑된 저농도 도핑 영역 및 불순물이 도핑되지 않은 채널 영역을 형성하는 단계,

   상기 제1 감광막 패턴을 제거한 후 상기 게이트 절연막 위에 금속막을 형성하는 단계,

   상기 금속막 위에 제2 감광막 패턴을 형성한 상기 제2 감광막 패턴을 마스크로 상기 금속막을 식각하여 상기 채널 영역 및 상기 저농도 도핑 영역과 중첩하는 게이트 전극을 가지는 게이트선 및 데이터 금속편을 형성하는 단계,

   상기 제2 감광막 패턴을 마스크로 도전형 불순물을 고농도로 도핑하여 소스 영역 및 드레인 영역을 형성하는 단계,

   상기 제2 감광막 패턴을 제거한 후　상기 반도체층을 덮도록 층간 절연막을 형성하는 단계,

   상기 층간 절연막 위에 상기 소스 영역과 연결되는 소스 전극을 가지는 데이터 연결부 및 상기 드레인 영역과 연결되는 화소 전극을 형성하는 단계

   를 포함하고,

   상기 제1 감광막 패턴 또는 상기 제2 감광막 패턴은 고내열성 감광막인 박막 트랜지스터 표시판의 제조 방법.
3. 제1항 또는 제2항에서,

   상기 제1 감광막 패턴 및 상기 제2 감광막 패턴은 노볼락계 수지, 광화합물, 용매, 에폭시 아크릴레이트 수지, 노말 부틸 아세테이트로 이루어지는 박막 트랜지스터 표시판의 제조 방법.
4. 제3항에서,

   상기 용매는 MBA(butyl acrylates)/GBL(gamma butyl Lacton)인 박막 트랜지스터 표시판의 제조 방법.
5. 　　　제3항에서,

   　　　상기 광화합물은 벤젠(benzene) 고리로 결합된 발라스트 그룹의 디아조 나프토퀴논이 3개 또는 4개 붙어 있는 박막 트랜지스터 표시판의 제조 방법.

Images