KR960032060A - 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법 - Google Patents

폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법 Download PDF

Info

Publication number
KR960032060A
KR960032060A KR1019950003708A KR19950003708A KR960032060A KR 960032060 A KR960032060 A KR 960032060A KR 1019950003708 A KR1019950003708 A KR 1019950003708A KR 19950003708 A KR19950003708 A KR 19950003708A KR 960032060 A KR960032060 A KR 960032060A
Authority
KR
South Korea
Prior art keywords
thermal oxide
oxide film
polysilicon
liquid crystal
crystal display
Prior art date
Application number
KR1019950003708A
Other languages
English (en)
Other versions
KR0163932B1 (ko
Inventor
이주형
마석범
김진흥
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950003708A priority Critical patent/KR0163932B1/ko
Priority to US08/605,515 priority patent/US5677206A/en
Publication of KR960032060A publication Critical patent/KR960032060A/ko
Application granted granted Critical
Publication of KR0163932B1 publication Critical patent/KR0163932B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

이 발명은 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법에 관한 것으로서, 소형의 고화질 폴리실리콘 박막트랜지스터 액정디스플레이를 구현하기 위해서 게이트절연막의 두께를 줄이는 것이 요구되는 바, 게이트 절연막으로 사용되는 열산화막은 그 두께를 줄일 경우 누설전류가 발생되어 열산화막의 두께를 줄이지 못하는 곤란함이 있고, 소니사가 개발한 누설전류의 발생을 방지한 ONO 구조의 게이트절연막 역시 이온주입시의 포토레지스터 버닝 및 차아지업 현상이 발생되는 단점이 있다.
따라서, 본 발명은 이를 극복하기 위하여 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조의 제조공정에 있어서, ONO구조로 게이트 절연막층을 형성하되, 먼저 사진식각 공정을 통하여 질화막을 패턴한 후 저농도 이온주입을 하고, 저농도이온주입 후 폴리스페이서를 증착한 후 폴리스페이서가 형성되어 있지 않은 하층열산화막층의 상부를 통하여 액티브폴리실리콘에 고농도이온주입을 하므로써, 이온주입시 낮은 에너지를 사용할 수 있고, 포토레지스터 버닝 및 차아지업 현상을 방지할 수 있도록 한 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 제조방법에 관한 것이다.

Description

폴리실리콘 박막트랜니스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 이 발명의 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조를 나타낸 단면도이고,
제4도의 (가)~(사)는 이 발명의 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조의 제조공정의 순서를 나타낸 공정순서도이다.

Claims (6)

  1. 기판(10)위에 저농도이온주입영역(18)과 고농도이온주입영역(19)이 있는 액티브폴리실리콘(11)이 적층되어 있고, 상기 액티브폴리실리콘(11)의 상부에 하층열산화막(12)과 패턴된 질화막(13)과 패턴된 상층열산화막(14)이 차례로 적층되어 있는 ONO구조의 형상으로 게이트 절연막층이 형성되어 있고, 상기 상충열산화막(14)의 상부에 패턴된 게이트폴리실리콘(15)이 적충되어 있고, 상기 게이트폴리실리콘(15)의 상부에 패턴된 제3열산화막(16)이 적충되어 있는 구조로 이루어진 것을 특징으로 하는 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조.
  2. 제1항에 있어서, 상기 스페이서(37)는 그 재료로 폴리실리콘을 사용하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조.
  3. 기판위(30)에 액티브폴리실리콘(31)을 적층하는 공정과; 상기 액티브폴리실리콘(31)의 상부에 하층열산화막(32)을 적층하는 공정과; 상기 하층열산화막(32)의 상부에 질화막(33)을 적층하는 공정과; 상기 질화막(33)의 상부에 상충열산화막(34)를 적층하는 공정과; 상기 상층열산화막(34)의 상부에 게이트폴리실리콘(35)을 적층한 후 패턴하여 게이트 폴리실리콘(35)패턴을 형성하는 공정과; 상기 게이트폴리실리콘(35)의 상부에 제3열산화막(36)을 적층한 후 패턴하여 제3열산화막(36)패턴을 형성하는 공정과; 상기 제3열산화막(36)을 마스크로 하여 상기 상층열산화막(34)과 상기 질화막(33)을 사진식각하여 상기 상층열산화막(34)과 상기 질화막(33)을 패턴하는 공정과; 상기 하층열산화막(32)을 통하여 상기 액티브폴리실리콘(31)에 부분적으로 저농도이온주입을 하여 저농도이온주입영역(38)을 형성하는 공정과; 상기 제3열산화막(36)패턴의 상부에 폴리스페이스(37)을 증착한 후 식각하여 폴리스페이스(37)패턴을 형성하는 공정과; 상기 폴리스레이스(37)가 형성되어 있지 않은 상기 하층산화막(32)의 상부를 통하여 액티브폴리실리콘(31)의 일부분에 고농도이온주입(39)을 하는 공정과; 상기 고농도이온주입(39)후 폴리스페이스(37)를 제거하는 공정으로 이루어진 것을 특징으로 하는 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조의 제조방법.
  4. 제3항에 있어서, 상기 상층열산화막(34)과 상기 질화막(33)을 패턴하는 공정에서 상기 제3열산화막(36)을 마스크로 하여 사진식각하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조의 제조방법.
  5. 제4항에 있어서, 상기 상층열산화막(34)과 상기 질화막(33)을 패턴하는 공정에서 상기 제3열산화막(36)과 상기 질화막(33)의 에칭 선택비는 1:2를 넘지 않는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조의 제조방법
  6. 제3항에 있어서, 상기 스페이서(37)는 폴리실리콘을 사용하여 그 두께를 1000~4000Å으로 증착하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019950003708A 1995-02-24 1995-02-24 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법 KR0163932B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950003708A KR0163932B1 (ko) 1995-02-24 1995-02-24 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법
US08/605,515 US5677206A (en) 1995-02-24 1996-02-26 Method of making a poly-silicon thin film transistor having lightly doped drain structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950003708A KR0163932B1 (ko) 1995-02-24 1995-02-24 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960032060A true KR960032060A (ko) 1996-09-17
KR0163932B1 KR0163932B1 (ko) 1999-01-15

Family

ID=19408760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003708A KR0163932B1 (ko) 1995-02-24 1995-02-24 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법

Country Status (2)

Country Link
US (1) US5677206A (ko)
KR (1) KR0163932B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050054264A (ko) * 2003-12-04 2005-06-10 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101018752B1 (ko) * 2003-12-19 2011-03-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
JP3453289B2 (ja) * 1997-11-28 2003-10-06 沖電気工業株式会社 半導体装置及びその製造方法
TW461118B (en) * 2000-12-15 2001-10-21 Ind Tech Res Inst Thin film transistor with increased device reliability and production process thereof
JP3487844B1 (ja) * 2002-06-14 2004-01-19 沖電気工業株式会社 Ｌｄｍｏｓ型半導体装置の製造方法
US8916432B1 (en) * 2014-01-21 2014-12-23 Cypress Semiconductor Corporation Methods to integrate SONOS into CMOS flow
JP2019102520A (ja) * 2017-11-29 2019-06-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5064775A (en) * 1990-09-04 1991-11-12 Industrial Technology Research Institute Method of fabricating an improved polycrystalline silicon thin film transistor
US5436481A (en) * 1993-01-21 1995-07-25 Nippon Steel Corporation MOS-type semiconductor device and method of making the same
JPH06232160A (ja) * 1993-02-01 1994-08-19 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
DE69405438T2 (de) * 1993-03-24 1998-04-02 At & T Corp Verfahren zur Bildung dielektrischer Oxynitridschichten bei der Herstellung integrierter Schaltungen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050054264A (ko) * 2003-12-04 2005-06-10 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101018752B1 (ko) * 2003-12-19 2011-03-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법

Also Published As

Publication number Publication date
KR0163932B1 (ko) 1999-01-15
US5677206A (en) 1997-10-14

Similar Documents

Publication Publication Date Title
KR960032060A (ko) 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법
KR970024305A (ko) 액정표시장치용 박막 트랜지스터 기판의 제조방법
JP3587868B2 (ja) 薄膜トランジスタの製造方法
KR20020037417A (ko) 수직형 박막 트랜지스터의 액정표시소자 제조방법
JPS61224359A (ja) 薄膜トランジスタアレイの製造法
KR920005296A (ko) 반도체 소자분리 제조방법
KR100300862B1 (ko) 박막트랜지스터제조방법
KR0139801B1 (ko) 2중포울리 플레이트를 이용한 스텍트 커패시터 제조방법
KR0161924B1 (ko) 박막트랜지스터 제조방법
KR960019741A (ko) 에스램(sram) 셀 및 그 제조방법
KR100204424B1 (ko) 반도체 소자의 제조방법
KR100256259B1 (ko) 반도체 소자의 공통 게이트 형성방법
KR960005998A (ko) 반도체 소자 및 그 제조방법
KR970048969A (ko) 마스크 롬의 제조방법
KR970023885A (ko) 모스 전계 효과 트랜지스터의 제조방법
KR20020033846A (ko) 반도체소자의 엔드캡 제조 방법
KR970054501A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
JPH02296366A (ja) 半導体装置の製造方法
KR970052187A (ko) 반도체 소자의 콘택홀 형성 방법
KR970030497A (ko) 모스 전계효과 트랜지스터의 제조방법
KR940016451A (ko) 비대칭 사이드 월 스페이서 형성방법
KR930015013A (ko) 매립형 콘택영역을 구비하는 반도체소자 및 그 형성방법
KR960043239A (ko) 롬의 게이트전극 제조방법
KR970054205A (ko) 고집적 마스 롬(mask rom) 제조 방법
KR970054257A (ko) 저도핑 드레인 구조의 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 17

EXPY Expiration of term