KR970052187A - 반도체 소자의 콘택홀 형성 방법 - Google Patents

반도체 소자의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR970052187A
KR970052187A KR1019950046315A KR19950046315A KR970052187A KR 970052187 A KR970052187 A KR 970052187A KR 1019950046315 A KR1019950046315 A KR 1019950046315A KR 19950046315 A KR19950046315 A KR 19950046315A KR 970052187 A KR970052187 A KR 970052187A
Authority
KR
South Korea
Prior art keywords
contact hole
forming
semiconductor device
thermal oxide
thickness
Prior art date
Application number
KR1019950046315A
Other languages
English (en)
Other versions
KR100338095B1 (ko
Inventor
배영헌
안성환
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950046315A priority Critical patent/KR100338095B1/ko
Publication of KR970052187A publication Critical patent/KR970052187A/ko
Application granted granted Critical
Publication of KR100338095B1 publication Critical patent/KR100338095B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 좁은 스페이서를 형성하고 있는 게이트 전극 사이에 도체에 손상 없이 콘택 홀을 형성하므로서 공정 과정 및 시간을 감소시키고, 도체의 손상 및 공정의 마진을 증가시키는 반도체 소자의 콘택홀 형성 방법이 개시된다.

Description

반도체 소자의 콘택홀 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 내지 2E도는 본 발명에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도.

Claims (3)

  1. 반도체 소자의 콘택홀 형성 방법에 있어서, 실리콘 기판상에 상기 폴리 실리콘층의 측벽에 산화막 스페이서가 형성된 두개의 게이트 전극을 형성하는 단계와, 상기 전체 구조 상부에 열 공정에 의해 열 산화막을 형성하는 단계와, 상기 전체 구조 상부에 IPO막 및 BPSG막을 증측하는 단계와, 상기 전체 구조 상부에 포토 레지스트를 도포하고, 포토 리소그라피 공정으로 포토 레지스트를 패터닝 하는 단계와, 상기 포토 레지스트를 마스크로 이용하여 두개의 게이트 전극 사이에 콘택홀을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  2. 제1항에 있어서, 상기 폴리 실리콘층이 2000 내지 5000Å의 두께로 증착되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  3. 제1항에 있어서, 상기 열 산화막은 200 내지 5000Å의 두께로 형성되되, 상기 게이트 전극 상부에 형성된 열 산화막의 두께(A)는 상기 실리콘 기판상에 형성된 열 산화막의 두께(B)보다 두껍게 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950046315A 1995-12-04 1995-12-04 반도체소자의콘택홀형성방법 KR100338095B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046315A KR100338095B1 (ko) 1995-12-04 1995-12-04 반도체소자의콘택홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046315A KR100338095B1 (ko) 1995-12-04 1995-12-04 반도체소자의콘택홀형성방법

Publications (2)

Publication Number Publication Date
KR970052187A true KR970052187A (ko) 1997-07-29
KR100338095B1 KR100338095B1 (ko) 2002-11-07

Family

ID=37480075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046315A KR100338095B1 (ko) 1995-12-04 1995-12-04 반도체소자의콘택홀형성방법

Country Status (1)

Country Link
KR (1) KR100338095B1 (ko)

Also Published As

Publication number Publication date
KR100338095B1 (ko) 2002-11-07

Similar Documents

Publication Publication Date Title
KR960032060A (ko) 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법
KR920017236A (ko) 폴리실리콘층을 이용한 자기정렬콘택 제조방법
KR970052187A (ko) 반도체 소자의 콘택홀 형성 방법
KR970053985A (ko) 반도체 소자의 캐패시터 제조방법
KR970054151A (ko) 반도체 소자의 캐패시터 제조방법
KR970052459A (ko) 금속 배선 형성 방법
KR970054076A (ko) 반도체장치의 커패시터 및 그의 제조방법
KR950007100A (ko) 자기정렬 콘택 형성 방법
KR940003034A (ko) 반도체 캐패시터 제조방법
KR960002825A (ko) 반도체 소자의 캐패시터 제조방법
KR950002036A (ko) 표면적이 증대된 전하저장전극 제조방법
KR970003479A (ko) 반도체 장치의 매복접촉 형성방법
KR950004411A (ko) 자기정렬 배선형성 방법
KR970030326A (ko) 반도체 소자의 콘택홀 형성방법
KR930003364A (ko) 반도체 장치의 제조방법
KR980011848A (ko) 비트라인 컨택 형성방법
KR960032652A (ko) 게이트 전극 형성방법
KR970018072A (ko) 미세 접촉창을 형성할 수 있는 반도체 장치의 제조 방법
KR930009084A (ko) 디렘셀의 스택 캐패시터 제조방법
KR970003959A (ko) 캐패시터의 전하저장전극 형성방법
KR970053941A (ko) 반도체 소자의 전하저장전극 제조방법
KR960005799A (ko) 반도체 소자의 자기정렬 콘택 형성 방법
KR960030414A (ko) 반도체장치의 커패시터 제조방법
KR970013125A (ko) 반도체 소자 구조
KR960043178A (ko) 디램(dram) 소자의 적층형 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100423

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee