KR970003479A - 반도체 장치의 매복접촉 형성방법 - Google Patents

반도체 장치의 매복접촉 형성방법 Download PDF

Info

Publication number
KR970003479A
KR970003479A KR1019950017252A KR19950017252A KR970003479A KR 970003479 A KR970003479 A KR 970003479A KR 1019950017252 A KR1019950017252 A KR 1019950017252A KR 19950017252 A KR19950017252 A KR 19950017252A KR 970003479 A KR970003479 A KR 970003479A
Authority
KR
South Korea
Prior art keywords
conductive layer
forming
ambush
semiconductor device
insulating film
Prior art date
Application number
KR1019950017252A
Other languages
English (en)
Other versions
KR0177389B1 (ko
Inventor
김종화
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019950017252A priority Critical patent/KR0177389B1/ko
Publication of KR970003479A publication Critical patent/KR970003479A/ko
Application granted granted Critical
Publication of KR0177389B1 publication Critical patent/KR0177389B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 제조공정중 매복접촉 형성방법에 있어서, 반도체기판위에 게이트 - 절연막을 형성시키는 단계와, 게이트 - 절연막위에 제1도전층을 형성시키는 단계와, 제1도전층과 게이트 절연막을 사진식각하여 매복접촉 영역의 기판을 노출시키는 단계와, 제1도전층위에 제2도전층을 형성시키는 단계를 포함하여 이루어진다.

Description

반도체 장치의 매복접촉 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체 장치의 매복접촉 형성방법을 도시한 도면.

Claims (4)

  1. 반도체 소자의 제조공정중 매복접촉 형성방법에 있어서, (가) 반도체기판위에 게이트 - 절연막을 형성시키는 단계와, (나) 상기 게이트 - 절연막위에 제1도전층을 형성시키는 단계와, (다) 상기 제1도전층과 상기 게이트 절연막을 사진식각하여 매복접촉영역의 기판을 노출시키는 단계와, (라) 상기 제1도전층위에 제2도전층을 형성시키는 단계를 포함하여 이루어진 반도체 장치의 매복접촉 형성방법.
  2. 제1항에 있어서, 상기 (라)단계에 있어서, 상기 제1도전층의 두께를 500A으로 하는 것을 특징으로 하는 반도체 장치의 매복접촉 형성방법.
  3. 제1항에 있어서, 상기 (라)단계에 있어서, 상기 제2도전층의 두께를 3500A으로 하는 것을 특징으로 하는 반도체 장치의 매복접촉 형성방법.
  4. 제1항에 있어서, 상기 제1도전층 및 제2도전층은 다결정실리콘으로 이루어지는 것을 특징으로 하는 반도체 장치의 매복접촉 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950017252A 1995-06-24 1995-06-24 반도체 장치의 매복접촉 형성방법 KR0177389B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017252A KR0177389B1 (ko) 1995-06-24 1995-06-24 반도체 장치의 매복접촉 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017252A KR0177389B1 (ko) 1995-06-24 1995-06-24 반도체 장치의 매복접촉 형성방법

Publications (2)

Publication Number Publication Date
KR970003479A true KR970003479A (ko) 1997-01-28
KR0177389B1 KR0177389B1 (ko) 1999-10-01

Family

ID=19418143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017252A KR0177389B1 (ko) 1995-06-24 1995-06-24 반도체 장치의 매복접촉 형성방법

Country Status (1)

Country Link
KR (1) KR0177389B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351808B1 (ko) * 1999-12-03 2002-09-11 엘지전자 주식회사 로컬 디지털 텔레비전 신호 발생 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351808B1 (ko) * 1999-12-03 2002-09-11 엘지전자 주식회사 로컬 디지털 텔레비전 신호 발생 장치

Also Published As

Publication number Publication date
KR0177389B1 (ko) 1999-10-01

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR890003038A (ko) 페데스탈 구조를 가지는 반도체 제조 공정
KR900002316A (ko) 반도체장치의 제조방법
KR890013786A (ko) 비정질 실리콘 박막 트랜지스터 어레이 기판 및 그 제조방법
KR950001901A (ko) 콘택홀 제조방법
KR970003479A (ko) 반도체 장치의 매복접촉 형성방법
KR970072295A (ko) 반도체 소자의 격리막 형성방법
KR970052255A (ko) 반도체 소자의 콘택홀 매립 방법
KR940016887A (ko) 반도체 소자의 미세 게이트전극 형성방법
KR970053475A (ko) 반도체소자의 소자분리막 제조방법
KR890001170A (ko) 반도체 장치의 폴리사이드 구조 제조방법
KR970052785A (ko) 반도체 소자 제조방법
KR920013629A (ko) 반도체장치
KR970052374A (ko) 반도체 소자의 레이아웃
KR950034526A (ko) 고부하저항 제조방법
KR940016735A (ko) 반도체 소자의 금속 배선 제조 방법
KR970054050A (ko) 반도체장치의 커패시터 제조방법
KR900005563A (ko) 반도체 장치의 제조방법
KR970077717A (ko) 반도체장치의 게이트 형성방법
KR970054151A (ko) 반도체 소자의 캐패시터 제조방법
KR950030332A (ko) 캐패시터 제조방법
KR960026966A (ko) 트랜지스터의 게이트 구조 및 그 제조방법
KR970052377A (ko) 반도체 소자 제조 방법
KR970018072A (ko) 미세 접촉창을 형성할 수 있는 반도체 장치의 제조 방법
KR920013663A (ko) 반도체 장치의 전극 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee