KR0177389B1 - 반도체 장치의 매복접촉 형성방법 - Google Patents

반도체 장치의 매복접촉 형성방법 Download PDF

Info

Publication number
KR0177389B1
KR0177389B1 KR1019950017252A KR19950017252A KR0177389B1 KR 0177389 B1 KR0177389 B1 KR 0177389B1 KR 1019950017252 A KR1019950017252 A KR 1019950017252A KR 19950017252 A KR19950017252 A KR 19950017252A KR 0177389 B1 KR0177389 B1 KR 0177389B1
Authority
KR
South Korea
Prior art keywords
conductive layer
forming
ambush
semiconductor device
insulating film
Prior art date
Application number
KR1019950017252A
Other languages
English (en)
Other versions
KR970003479A (ko
Inventor
김종화
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950017252A priority Critical patent/KR0177389B1/ko
Publication of KR970003479A publication Critical patent/KR970003479A/ko
Application granted granted Critical
Publication of KR0177389B1 publication Critical patent/KR0177389B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 제조공정중 매복접촉 형성방법에 있어서, 반도체기판 위에 게이트-절연막을 형성시키는 단계와, 게이트-절연막 위에 상기 게이트절연막을 보호하기 위한 제1도전층을 형성시키는 단계와, 제1도전층과 상기 게이트 절연막을 사진식각하여 반도체기판에 매복접촉영역을 정의하는 단계와, 제1도전층 위에 매복접촉영역을 덮도록 제2도전층을 형성시키는 단계를 포함하여 이루어진 것이 특징이다.
따라서, 본 발명에서는 감광막 제거시 발생할 수 있는 게이트-절연막의 질저하를 감소시키고 그와 동시에 반도체 소자의 동작특성을 향상시킬 수 있다.

Description

반도체 장치의 매복접촉 형성 방법
제1도는 종래의 반도체 장치의 매복접촉 형성을 도시한 도면.
제2도는 본 발명의 반도체 장치의 매복접촉 형성방법을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : 반도체기판 11, 21 : 필드격리막
12, 22 : 게이트-절연막 13 : 감광막
14 : 도전층 23 : 제1도전층
24 : 제2도전층 A,A' : 매복접촉영역
본 발명은 반도체소자 제조공정중 반도체 장치의 매복접촉 형성방법에 관한 것으로 특히, 매복접촉 영역을 정의하기 위한 사진식각공정시 감광막의 제거로 인하여 필연적으로 발생할 수 밖에 없는 게이트-절연막의 질저하를 보상할 수 있도록한 반도체 장치의 매복접촉 형성방법에 관한 것이다.
일반적으로 반도체소자 제조공정중 매복접촉이라 함은 모스(MOS;Metal Oxide Semiconductor)소자에서 내부회로를 연결하기 위해 다결정실리콘(polysilicon)과 반도체기판을 전기적으로 연결시켜 주기 위한 접촉을 말한다.
도면의 제1도는 종래의 매복접촉형성방법을 도시한 도면이다.
제1(a)도와 같이 액티브 영역과 필드격리영역을 정의한 필드격리막(11)이 형성된 반도체기판(10)위에 게이트-절연막(12)을 형성시킨다.
그리고 매복접촉 영역(A)을 정의하기 위하여 제1(b)도와 같이 감광막(13)을 도포하여 감광막(13)과 게이트-절연막(12)을 사진식각하여 매복접촉영역(A)의 반도체 기판을 노출시킨다.
그런 다음 제1(c)도와 같이 게이트-절연막(12)에서 감광막(13)을 제거한다.
제1(d)도와 같이 감광막(13)이 제거된 게이트-절연막(12)위에 도전층(14)을 형성시킨다. 이때 도전층(14)으로는 다결정실리콘을 사용하여 그 두께를 4000으로 증착시킨 후, 열처리하여 도전층(14)과 반도체기판(10) 사이에 전류가 흐를 수 있는 옴접촉(Ohmic Contact)을 일으키는 매복접촉을 형성하게 된다.
그러나 기존의 반도체 장치의 매복접촉 형성방법은 제1(b)도와 같이 매복접촉 영역을 정의한 후, 제1(c)도와 같이 감광막(13)을 제거시키는 과정에서 모스소자의 동작특성에 큰 영향을 끼치는 게이트-절연막(12)에 손상을 주게되어 게이트-절연막(12)의 질을 저하시키게 됨으로서 결국 반도체소자의 동작특성저하를 유발할 수 있는 문제점이 발생하게 되는 것이다.
이것은 사진식각공정을 위해 게이트-절연막(12)위에 도포될 감광막(13)이 각종 광활성화합물이나 수지,용매등의 유기물질로 구성되어 있어 감광막을 제거할 때 게이트-절연막에 손상을 줄 수 있기 때문이다.
본 발명은 종래 기술에서 게이트-절연막의 질저하를 보상하고자 매복접촉영역 정의시 게이트-절연막에서 감광막 제거시 게이트-절연막의 손상을 줄여 반도체소자의 동작특성을 향상시키도록 하는 반도체 장치의 매복접촉 형성방법을 제공하고자 하는 것이다.
본 발명은 반도체 소자의 제조공정중 매복접촉 형성방법에 있어서, 반도체기판 위에 게이트-절연막을 형성시키는 단계와, 게이트-절연막 위에 상기 게이트절연막을 보호하기 위한 제1도전층을 형성시키는 단계와, 제1도전층과 상기 게이트 절연막을 사진식각하여 반도체기판에 매복접촉영역을 정의하는 단계와, 제1도전층 위에 매복접촉영역을 덮도록 제2도전층을 형성시키는 단계를 포함하여 이루어진 것이 특징이다.
제2도는 본 발명의 매복접촉 형성 방법을 도시한 도면이다. 이하 첨부된 도면에 의해 상세하 설명하면 다음과 같다.
제2도는 본 발병에 따른 반도체 장치의 매복접촉 형성방법으로서 먼저 제2(a)와 같이, 액티브 영역과 필드격리영역을 정의한 필드격리막(21)이 형성된 반도체기판(20)위에 게이트-절연막(22)을 형성시킨다.
이어서 제2(b)도와 같이 게이트-절연막(22)위에 제1도전층(23)을 형성시키며 이때, 제1도전층(23)으로는 다결정실리콘을 사용하며 그 두께는 500정도의 두께로 증착시킨다.
또, 제1도전층(23)위에 감광막을 도포하여, 게이트절연막(22)위에 제1도전층(23)을 형성하고, 그 위에 감광막을 도포하는 순으로 증착시킨다.
그리고 제2(c)도와 같이 사진식각공정을 통해 제1도전층(23)과 게이트 절연막(22)을 식각함으로서 매복접촉영역(A')을 정의한다.
이어서 제2(d)도와 같이 매복접촉영역(A')을 식각시킨 제1도전층(23)위에 제2도전층(24)을 증착시킨다. 이때, 제2도전층(24)으로는 다결정실리콘을 사용하며 그 두께는 3500으로 증착시킨 후에, 열처리 공정을 거쳐 매복접촉을 형성한다.
즉, 본 발명은 반도체소자 제조공정중 매복접촉 형성시 사진식각공정을 통한 매복접촉영역을 정의할 때, 게이트절연막위에 제1도전층을 증착시키고 그 위에 감광막을 도포하는 순으로 형성시키어 사진식각 공정을 통하여 매복접촉영역을 정의한 후, 제1도전층 위의 감광막을 제거함으로서 게이트절연막의 손상을 줄일 수 있는 반도체 장치의 매복접촉 형성방법으로서, 감광막 제거시 발생할 수 있는 게이트-절연막의 질저하를 감소시키고 그와 동시에 반도체 소자의 동작특성을 향상시킬 수 있다.

Claims (4)

  1. 반도체 소자의 제조공정중 매복접촉 형성방법에 있어서, 반도체기판위에 게이트-절연막을 형성시키는 단계와, 상기 게이트-절연막 위에 상기 게이트절연막을 보호하기 위한 제1도전층을 형성시키는 단계와, 상기 제1도전층과 상기 게이트 절연막을 사진식각하여 상기 반도체기판에 매복접촉영역을 정의하는 단계와, 상기 제1도전층 위에 상기 매복접촉영역을 덮도록 제2도전층을 형성시키는 단계를 포함하여 이루어진 반도체 장치의 매복접촉형성방법.
  2. 제1항에 있어서, 상기 제1도전층의 두께를 500정도로 하는 것을 특징으로 하는 반도체 장치의 매복접촉형성방법.
  3. 제1항에 있어서, 상기 제2도전층의 두께를 3500정도로 하는 것을 특징으로 하는 반도체 장치의 매복접촉형성방법.
  4. 제1항에 있어서, 상기 제1도전층 및 제2도전층은 다결정실리콘느오 이루어지는 것을 특징으로 하는 반도체 장치의 매복접촉형성방법.
KR1019950017252A 1995-06-24 1995-06-24 반도체 장치의 매복접촉 형성방법 KR0177389B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017252A KR0177389B1 (ko) 1995-06-24 1995-06-24 반도체 장치의 매복접촉 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017252A KR0177389B1 (ko) 1995-06-24 1995-06-24 반도체 장치의 매복접촉 형성방법

Publications (2)

Publication Number Publication Date
KR970003479A KR970003479A (ko) 1997-01-28
KR0177389B1 true KR0177389B1 (ko) 1999-10-01

Family

ID=19418143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017252A KR0177389B1 (ko) 1995-06-24 1995-06-24 반도체 장치의 매복접촉 형성방법

Country Status (1)

Country Link
KR (1) KR0177389B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351808B1 (ko) * 1999-12-03 2002-09-11 엘지전자 주식회사 로컬 디지털 텔레비전 신호 발생 장치

Also Published As

Publication number Publication date
KR970003479A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
US5391507A (en) Lift-off fabrication method for self-aligned thin film transistors
KR100278273B1 (ko) 반도체장치의콘택홀형성방법
JP3930733B2 (ja) フラッシュメモリ素子の製造方法
KR0169279B1 (ko) 반도체장치 및 그 제조방법
KR0177389B1 (ko) 반도체 장치의 매복접촉 형성방법
US6316295B1 (en) Thin film transistor and its fabrication
JP3315064B2 (ja) 集積回路の製造方法
US6037244A (en) Method of manufacturing a semiconductor device using advanced contact formation
KR102228288B1 (ko) 탑 게이트 박막 트랜지스터의 제조 방법
KR100295669B1 (ko) 듀얼게이트산화막제조방법
US20060079036A1 (en) Method of manufacturing gate, thin film transistor and pixel
US6100555A (en) Semiconductor device having a photosensitive organic film, and process for producing the same
JPH118396A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタ
KR100244411B1 (ko) 반도체장치 제조방법
KR100379531B1 (ko) 반도체 소자의 제조방법
JP3232773B2 (ja) 半導体装置の製造方法
JP2777333B2 (ja) 半導体記憶装置の製造方法
KR100239904B1 (ko) 아날로그 반도체소자의 전극구조 및 그 제조방법
KR940009636B1 (ko) 캐패시터의 플레이트 구조
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
KR930010670B1 (ko) 반도체장치의 메탈 콘택 형성방법
KR950000853B1 (ko) 반도체소자 제조방법
KR100405452B1 (ko) 반도체 소자 및 그의 제조방법
JPH10261722A (ja) 半導体装置の製造方法
KR100249150B1 (ko) 필드산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee