KR940009636B1 - 캐패시터의 플레이트 구조 - Google Patents
캐패시터의 플레이트 구조 Download PDFInfo
- Publication number
- KR940009636B1 KR940009636B1 KR1019910022292A KR910022292A KR940009636B1 KR 940009636 B1 KR940009636 B1 KR 940009636B1 KR 1019910022292 A KR1019910022292 A KR 1019910022292A KR 910022292 A KR910022292 A KR 910022292A KR 940009636 B1 KR940009636 B1 KR 940009636B1
- Authority
- KR
- South Korea
- Prior art keywords
- plate
- polysilicon
- plate structure
- capacitor
- capacitor plate
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 3
- 239000003870 refractory metal Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229940014144 folate Drugs 0.000 description 1
- OVBPIULPVIDEAO-LBPRGKRZSA-N folic acid Chemical compound C=1N=C2NC(N)=NC(=O)C2=NC=1CNC1=CC=C(C(=O)N[C@@H](CCC(O)=O)C(O)=O)C=C1 OVBPIULPVIDEAO-LBPRGKRZSA-N 0.000 description 1
- 235000019152 folic acid Nutrition 0.000 description 1
- 239000011724 folic acid Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 캐패시터 플레이트 구조를 도시한 도면.
제 2 도는 본 발명의 캐패시터 플레이트 구조를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1: 실리콘 기판 2 : 격리산화막
3 : 게이트 4 : 비트라인
5 : 노드 폴리 실리콘 6 : 플레이트 폴리 실리콘
7 : 질화막 8 : 플레이트 폴리 실리콘.
본 발명은 캐패시터의 플레이트 형성에 관한 것으로, 특히 플레이트에 리프렉토리(refretory) 금속을 입혀서 플레이트 식각시 폴리실리콘 잔유물을 없앨 수 있고, 콘택 식각시 플레이트 폴리실리콘에 입는 손상을 줄이며, 플레이트 저항을 감소시킨 플레이트 구조에 관한 것이다.
종래의 플레이트 형성 기술 및 그 구조가 제 1 도에 도시되어 있다.
도면에서 보는 바와같이 게이트(3) 및 비트라인(4) 위에 노드 폴리실리콘(5)을 형성한 후 상기 노드 폴리실리콘 위에 플레이트 폴리실리콘(6)을 입혀서 캐패시터를 완성한다.
이러한 종래의 구조에서는 다음과 같은 문제점이 발생한다. 첫째, 그라운드를 안정화시키기 위하여 플레이트 폴리실리콘의 두께를 두껍게 해야 하는데 이로 인해서 플레이트 식각시 폴리실리콘의 잔여물이 남을 수 있다.
둘째, 플레이트 위에 콘택을 형성할 때 플레이트 폴리실리콘을 손상시키게 된다. 왜냐하면 메모리 소자가 고집적화 됨에 따라 콘택 크기가 감소하게 되는데 이로 인해 콘택 식각시 오버에치(Over etch)를 많이 하므로 플레이트 폴리실리콘을 손상시키게 된다.
셋째, 플레이트 상에 형성되는 콘택 저항이 크다.
네째, 플레이트의 두께를 하였을때 셀에서 주변부로 넘어갈 때 금속 브리지(Bridge) 및 포토 리토그라피의 어려움이 있다.
본 발명은 이러한 문제점을 해결하기 위해서 폴리실리콘을 증착할때 플레이트의 두께를 약게 하였고, 대신에 플레이트 폴리실리콘 위에 리프렉토리 금속을 증착시켰다.
제 2 도는 본 발명의 캐패시터 플레이트 구조를 도시하고 있다. 도면에서 보는 바와 같이 게이트(3)및 비트라인(4) 위에 노드 폴리실리콘(5)을 증착하는 공정까지는 종래와 같다. 그후에 플레이트 폴리실리콘(6)을 약 500Å정도로 얇게 증착한 후 그위에 리프렉토리 금속(8)을 소정의 두께로 입힌다.
이와같이 변경된 구조의 캐패시터 플레이트를 형성하므로 다음과 같은 효과를 얻을 수 있다.
첫째, 플레이트 폴리실리콘 위에 리프렉토리 금속을 추가시키므로 플레이트 저항이 감소하여 그라운드가 안정화된다.
둘째, 플레이트 폴리실리콘의 두께가 작아지기 때문에 폴레이트 식각시 풀리실리콘의 잔여물이 남을 가능성이 작아진다.
셋째, 플레이트 폴리실리콘은 다른 층에 비해 산화막의 두께가 작기 때문에 종래에는 식각시 플레이트 폴리실리콘에 손상을 주나 리프렉토리 금속이 있으므로 손상을 주지 않는다.
네째, 플레이트와 금속 콘택 사이의 저항이 감소된다.
다섯째, 셀과 주변부와의 단차를 줄여준다.
Claims (2)
- 캐패시터의 플레이트 구조에 있어서, 노드 폴리실리콘 위에 소정의 두께로 플레이트 폴리실리콘을 데포지션 시키고 이어서 리프렉토리 금속을 입혀서 형성되는 것을 특징으로 하는 캐패시터의 플레이트 구조.
- 제 1 항에 있어서, 플레이트 폴리실리콘의 두께는 약 500Å으로 데포지션 시키는 것을 특징으로 하는 캐패시터의 플레이트 구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910022292A KR940009636B1 (ko) | 1991-12-06 | 1991-12-06 | 캐패시터의 플레이트 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910022292A KR940009636B1 (ko) | 1991-12-06 | 1991-12-06 | 캐패시터의 플레이트 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930014964A KR930014964A (ko) | 1993-07-23 |
| KR940009636B1 true KR940009636B1 (ko) | 1994-10-15 |
Family
ID=19324272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910022292A KR940009636B1 (ko) | 1991-12-06 | 1991-12-06 | 캐패시터의 플레이트 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940009636B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030021102A (ko) * | 2001-09-06 | 2003-03-12 | 이찬석 | 음성 및 멜로디 발생 라이터 |
-
1991
- 1991-12-06 KR KR1019910022292A patent/KR940009636B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930014964A (ko) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5397742A (en) | Method for forming tungsten plug for metal wiring | |
| KR950034678A (ko) | 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재 | |
| KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
| KR940009636B1 (ko) | 캐패시터의 플레이트 구조 | |
| JPH03120821A (ja) | 集積回路デバイスの製造方法 | |
| KR100244411B1 (ko) | 반도체장치 제조방법 | |
| KR100349692B1 (ko) | 강유전체 메모리 소자의 보호막 식각 방법 | |
| KR20010018819A (ko) | 고유전율의 게이트 절연막을 갖는 트랜지스터의 형성방법 | |
| KR930010670B1 (ko) | 반도체장치의 메탈 콘택 형성방법 | |
| KR0177389B1 (ko) | 반도체 장치의 매복접촉 형성방법 | |
| KR100263669B1 (ko) | 웨이퍼 정렬을 위한 정렬마크 형성방법 | |
| KR100390989B1 (ko) | 반도체 메모리 장치의 딜레이 회로 | |
| KR100189723B1 (ko) | 에피 실리콘(Epi Si) 증착을 이용한 반도체 셀 제조방법 | |
| KR960014728B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR930012118B1 (ko) | 반도체장치의 제조방법 | |
| US20020142537A1 (en) | Multilevel hard mask for etching | |
| KR100221631B1 (ko) | 반도체 캐패시터 제조방법 | |
| KR100418921B1 (ko) | 반도체 소자의 제조방법 | |
| KR100369339B1 (ko) | 캐패시터 및 그 제조 방법 | |
| KR100297102B1 (ko) | 반도체 소자의 제조 방법 | |
| KR960000365B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR940009606B1 (ko) | 반도체 소자의 비트라인 제조방법 | |
| KR960015497B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR950004539A (ko) | 반도체 기억장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040920 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |