KR100349692B1 - 강유전체 메모리 소자의 보호막 식각 방법 - Google Patents

강유전체 메모리 소자의 보호막 식각 방법 Download PDF

Info

Publication number
KR100349692B1
KR100349692B1 KR1019990063798A KR19990063798A KR100349692B1 KR 100349692 B1 KR100349692 B1 KR 100349692B1 KR 1019990063798 A KR1019990063798 A KR 1019990063798A KR 19990063798 A KR19990063798 A KR 19990063798A KR 100349692 B1 KR100349692 B1 KR 100349692B1
Authority
KR
South Korea
Prior art keywords
film
etching
layer
oxide film
oxide
Prior art date
Application number
KR1019990063798A
Other languages
English (en)
Other versions
KR20010061305A (ko
Inventor
서대영
박신승
권오성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990063798A priority Critical patent/KR100349692B1/ko
Publication of KR20010061305A publication Critical patent/KR20010061305A/ko
Application granted granted Critical
Publication of KR100349692B1 publication Critical patent/KR100349692B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체 메모리 소자의 패드 오픈을 위한 보호막 식각 방법에 관한 것으로, 금속배선이 형성된 반도체기판 상부에 보호막으로서 하부산화막, 메탈커버층, 상부산화막, 나이트라이드막을 차례로 적층형성하는 제 1 단계, 상기 나이트라이드막 상부에 상기 메탈커버층에 대해 식각선택비를 갖는 산화막식각방지막을 형성하는 제 2 단계, 상기 산화막식각방지막 상부에 감광막패턴을 형성하는 제 3 단계, 상기 감광막패턴을 마스크로 하여 상기 산화막식각방지막을 포함한 나이트라이드막, 상부산화막을 식각하는 제 4 단계, 상기 식각된 산화막식각방지막을 마스크로 하여 상기 메탈커버층을 식각하는 제 5 단계, 상기 제 5 단계 후 남은 상기 산화막식각방지막을 마스크로 하여 상기 하부산화막을 식각하는 제 6 단계를 포함하여 이루어진다.

Description

강유전체 메모리 소자의 보호막 식각 방법{METHOD FOR ETCHING PASSIVATION IN FERROELECTRIC MEMORY DEVICE}
본 발명은 강유전체 메모리 소자의 제조 방법에 관한 것으로, 적층 보호막 하부의 메탈커버층에 대한 과도식각 시간을 감소시키도록 한 강유전체 메모리 소자의 보호막 식각 방법에 관한 것이다.
일반적으로 강유전체 메모리(Ferroelectric RAM; FeRAM) 소자에서 보호막 (Passivation)은 DRAM에서와 동일하게 산화막(Oxide)과 나이트라이드(Nitride)의 2층 절연막을 이용한다. 그러나, 수소 효과(Hydrogen effect)등의 이유로 인하여 캐패시턴스(Capacitance)가 심하게 열화되는 현상이 발생하였다.
그래서 상기의 캐패시턴스 열화 현상을 방지하기 위해 절연막 중간에 메탈커버층(Metal cover layer)을 삽입하고 있다. 이 때 메탈커버층으로 티타늄(Ti)이 가장 많이 사용되고 있다.
종래의 메탈커버층이 없는 보호막은 절연막 식각장비에서 한번에 식각했다. 그러나 절연막 사이에 메탈커버층이 있는 경우는, 보호막에 대한 식각공정을 한번에 실시하지 못하는 문제가 발생한다. 즉, 절연막 식각장비에서 티타늄을 식각하지 못하는 문제가 발생한 것이다. 따라서 현재까지는 산화막과 메탈커버층을 증착한 후에 감광막(Photoresist)을 이용하여 메탈커버층을 식각하고, 다시 산화막과 나이트라이드를 증착한 후 동일한 감광막을 다시 이용하여 식각하는 방법을 이용하고 있다.
상기와 같이 감광막을 두 번 이용해야하므로 공정이 복잡할 뿐만아니라 공정 시간이 많이 소요되는 문제점이 있다.
도 1a 내지 도 1e는 종래기술의 강유전체 메모리 소자의 보호막 식각 방법을나타낸 도면으로 금속배선(11)을 입출력패드와 전기적으로 연결하기 위한 보호막콘택식각 방법을 나타낸 도면이다.
도 1a에 도시된 바와 같이, 금속배선(11)이 형성된 강유전체 메모리 소자의 보호막 형성에 있어서, 상기 금속배선(11) 상부에 하부산화막(12)을 형성하고 상기 하부산화막(12) 상부에 메탈커버층(13)을 형성한다. 이어 상기 메탈커버층(13) 상부에 감광막을 도포하고 노광 및 현상공정으로 패터닝하여 제1감광막패턴(14)을 형성한다.
도 1b에 도시된 바와 같이, 상기 제1감광막패턴(14)을 마스크로 하여 상기 메탈커버층(13)을 식각한 다음, 상기 제1감광막패턴(14)을 제거한다.
도 1c에 도시된 바와 같이, 상기 식각된 메탈커버층(13)을 포함한 전면에 상부산화막(15)을 형성하고, 이어 상기 상부산화막(15) 상부에 나이트라이드막(16)을 형성한다. 이어 상기 나이트라이드막(16) 상부에 감광막을 도포하고 노광 및 현상 공정으로 패터닝하여 제2감광막패턴(17)을 형성한다.
도 1d에 도시된 바와 같이, 상기 제2감광막패턴(17)을 마스크로 하여 상기 나이트라이드막(14)과 상부산화막(13)을 식각하여 금속배선(11)을 노출시킨다.
이와 같이, 종래기술은 감광막을 2번 이용하여 보호막을 식각해야하는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 보호막의 최상층에 형성된 나이트라이드막상에 산화막식각방지막을 형성하여 한 번의 감광막 공정으로 보호막을 식각하는데 적합한 강유전체 메모리 소자의 보호막 식각 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1d는 종래기술에 따른 강유전체 메모리 소자의 보호막 식각 방법을 나타낸 도면,
도 2a 내지 도 2d는 본 발명의 실시예에 따른 강유전체 메모리 소자의 보호막 식각 방법을 나타낸 도면.
*도면의 주요부분에 대한 부호의 설명*
21 : 금속배선 22 : 하부산화막
23 : 메탈커버층 24 : 상부산화막
25 : 나이트라이드막 26 : 산화막식각방지막
27 : 감광막패턴
상기의 목적을 달성하기 위한 본 발명은 금속배선이 형성된 반도체기판 상부에 보호막으로서 하부산화막, 메탈커버층, 상부산화막, 나이트라이드막을 차례로 적층형성하는 제 1 단계, 상기 나이트라이드막 상부에 상기 메탈커버층에 대해 식각선택비를 갖는 산화막식각방지막을 형성하는 제 2 단계, 상기 산화막식각방지막 상부에 감광막패턴을 형성하는 제 3 단계, 상기 감광막패턴을 마스크로 하여 상기 산화막식각방지막을 포함한 나이트라이드막, 상부산화막을 식각하는 제 4 단계, 상기 식각된 산화막식각방지막을 마스크로 하여 상기 메탈커버층을 식각하는 제 5 단계, 상기 제 5 단계 후 남은 상기 산화막식각방지막을 마스크로 하여 상기 하부산화막을 식각하는 제 6 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 강유전체 메모리 소자의 보호막 식각방법을 나타낸 도면이다.
도 2a에 도시된 바와 같이, 금속배선(21)이 형성된 강유전체 메모리 소자에있어서, 패드오픈을 위한 보호막으로서 상기 금속배선(21) 상부에 하부산화막(22), 메탈커버층(23), 상부산화막(24), 나이트라이드막(25), 산화막식각방지막(Oxide etch barrier layer)(26)을 적층형성한다. 이 때, 상기 메탈커버층(23)으로 티타늄을 이용한다.
이어 상기 산화막식각방지막(26) 상부에 감광막을 도포하고 노광 및 현상 공정으로 패터닝하여 감광막패턴(27)을 형성한다.
도 2b에 도시된 바와 같이, 상기 감광막패턴(27)을 마스크로 하여 절연막식각 장치에서 상기 산화막식각방지막(26), 나이트라이드막(25), 상부산화막(24)을 식각한 다음, 상기 감광막패턴(27)을 제거하고 세정공정(Cleaning)을 실시한다.
도 2c에 도시된 바와 같이, 상기 산화막식각방지막(26)을 마스크로 하여 메탈식각 장치에서 상기 메탈커버층(23)을 식각한 다음, 세정공정을 실시한다. 이 때 산화막식각방지막(26)에 대한 메탈커버층(23)의 식각선택비(Etch selectivity)가 좋다. 이 때 상기 산화막식각방지막(26)은 일정 두께 식각되어 그 두께가 감소한다(26a).
도 2d에 도시된 바와 같이, 다시 절연막식각 장치에서 상기 메탈커버층(23)을 식각하고 남은 산화막식각방지막(26a)을 마스크로 하여 상기 메탈커버층(23) 하측의 하부산화막(22)을 식각하고 세정공정을 실시한다. 그리고 상기 산화막식각방지막(26a)를 제거한다. 이 때 나이트라이드막(25)에 대한 하부산화막(22)의 식각선택비가 좋다.
이와 같이 보호막 식각 공정을 진행할 경우, 보호막 적층막 하부에 형성된 메탈커버층(23)에 대한 과도식각(Over etch) 시간을 줄일수 있다. 또한 하부산화막(22)에 대한 60~70% 과도식각 시간을 감소시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명은 강유전체 메모리 소자의 보호막 식각 공정시 한 번의 감광막패턴을 이용하여 절연막을 식각하고, 산화막식각방지막을 이용하여 메탈커버층과 하부 산화막을 식각하므로써 감광막 도포 공정을 감소시킬 수 있다.
또한 하부산화막의 과도식각 시간을 감소시키므로 하부막질의 어택(Attack)을 감소시키어 소자의 전기적 특성을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 강유전체 메모리 소자의 패드 오픈을 위한 제조 방법에 있어서,
    금속배선이 형성된 반도체기판 상부에 보호막으로서 하부산화막, 메탈커버층, 상부산화막, 나이트라이드막을 차례로 적층형성하는 제 1 단계;
    상기 나이트라이드막 상부에 상기 메탈커버층에 대해 식각선택비를 갖는 산화막식각방지막을 형성하는 제 2 단계;
    상기 산화막식각방지막 상부에 감광막패턴을 형성하는 제 3 단계;
    상기 감광막패턴을 마스크로 하여 상기 산화막식각방지막을 포함한 나이트라이드막, 상부산화막을 차례로 식각하는 제 4 단계;
    상기 식각된 산화막식각방지막을 마스크로 하여 상기 메탈커버층을 식각하는 제 5 단계; 및
    상기 제 5 단계 후 남은 상기 산화막식각방지막을 마스크로 하여 상기 하부산화막을 식각하는 제 6 단계
    를 포함하여 이루어짐을 특징으로 하는 강유전체 메모리 소자의 보호막 식각 방법.
  2. 제 1 항에 있어서,
    상기 메탈커버층은 티타늄을 이용하는 것을 특징으로 하는 강유전체 메모리소자의 보호막 식각 방법.
  3. 제 1 항에 있어서,
    상기 제 6 단계후 세정공정을 실시하는 것을 특징으로 하는 강유전체 메모리 소자의 보호막 식각 방법.
  4. 제 1 항에 있어서,
    상기 제 6 단계는,
    상기 하부산화막의 60∼70% 과도식각 시간을 감소시키는 것을 특징으로 하는 강유전체 메모리 소자의 보호막 식각 방법.
KR1019990063798A 1999-12-28 1999-12-28 강유전체 메모리 소자의 보호막 식각 방법 KR100349692B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063798A KR100349692B1 (ko) 1999-12-28 1999-12-28 강유전체 메모리 소자의 보호막 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063798A KR100349692B1 (ko) 1999-12-28 1999-12-28 강유전체 메모리 소자의 보호막 식각 방법

Publications (2)

Publication Number Publication Date
KR20010061305A KR20010061305A (ko) 2001-07-07
KR100349692B1 true KR100349692B1 (ko) 2002-08-22

Family

ID=19631118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063798A KR100349692B1 (ko) 1999-12-28 1999-12-28 강유전체 메모리 소자의 보호막 식각 방법

Country Status (1)

Country Link
KR (1) KR100349692B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673236B1 (ko) * 2005-06-24 2007-01-22 주식회사 하이닉스반도체 플래시 메모리 소자의 ｏｎｏ막 식각방법

Also Published As

Publication number Publication date
KR20010061305A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
US6831007B2 (en) Method for forming metal line of Al/Cu structure
KR100349692B1 (ko) 강유전체 메모리 소자의 보호막 식각 방법
US5994223A (en) Method of manufacturing analog semiconductor device
US5872055A (en) Method for fabricating polysilicon conducting wires
KR100964116B1 (ko) 반도체소자의 제조방법
KR100571696B1 (ko) 반도체 소자의 제조 방법
KR100367694B1 (ko) 반도체소자의콘택제조방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR20010004803A (ko) 반도체소자의 금속배선 형성방법
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
KR100431710B1 (ko) 반도체장치의금속배선형성방법
KR100403349B1 (ko) 금속 배선과 비아 플러그의 연결 구조 및 그 형성 방법
KR940009636B1 (ko) 캐패시터의 플레이트 구조
KR100532981B1 (ko) 반도체소자 식각방법
KR100265835B1 (ko) 반도체소자의금속배선형성방법
KR20010003687A (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR100342874B1 (ko) 이종 감광막을 이용한 콘택 형성방법
KR100464934B1 (ko) 반도체 소자의 제조 방법
KR100369339B1 (ko) 캐패시터 및 그 제조 방법
KR100641484B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20010061546A (ko) 강유전체 메모리 소자의 콘택식각 방법
KR20080002515A (ko) 리페어식각과 패드식각을 동시에 진행하는 반도체 소자의제조방법
KR20010001964A (ko) 반도체 소자의 콘택 홀 형성 방법
KR20010064075A (ko) 티타늄을 메탈 커버층으로 사용한 패시베이션 구조를가지는 반도체 소자 제조방법
KR20000045434A (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee