KR100265835B1 - 반도체소자의금속배선형성방법 - Google Patents

반도체소자의금속배선형성방법 Download PDF

Info

Publication number
KR100265835B1
KR100265835B1 KR1019970029069A KR19970029069A KR100265835B1 KR 100265835 B1 KR100265835 B1 KR 100265835B1 KR 1019970029069 A KR1019970029069 A KR 1019970029069A KR 19970029069 A KR19970029069 A KR 19970029069A KR 100265835 B1 KR100265835 B1 KR 100265835B1
Authority
KR
South Korea
Prior art keywords
film
forming
wiring
metal
semiconductor device
Prior art date
Application number
KR1019970029069A
Other languages
English (en)
Other versions
KR19990004909A (ko
Inventor
김영기
이철승
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970029069A priority Critical patent/KR100265835B1/ko
Publication of KR19990004909A publication Critical patent/KR19990004909A/ko
Application granted granted Critical
Publication of KR100265835B1 publication Critical patent/KR100265835B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

본 발명은 셀 지역과 주변회로 지역간에 발생하는 단차를 적은 비용과 그 제어가 용이한 방식을 사용하여 감소시킬 수 있는 반도체 소자의 금속배선 형성 방법을 제공하는데 그 목적이 있으며, 상기 목적을 달성하기 위한 본 발명은, 소정의 하부공정이 완료된 하부층 상부에 배선용 금속막을 형성하는 제1 단계; 상기 제1 단계를 마친 전체 구조 상부에 TiN막을 형성하는 제2 단계; 상기 TiN막을 선택식각하여 주변회로 지역의 상기 TiN막은 잔류하도록 하고, 셀 지역의 상기 TiN막을 제거하는 제3 단계; 상기 제3 단계를 마친 전체 구조 상부에 TEOS계 산화막을 형성하는 제4 단계; 에치백을 실시하여 상기 셀 지역의 상기 배선용 금속막을 노출시키는 제5 단계; 및 금속배선 마스크를 사용하여 상기 배선용 금속막을 패터닝하여 금속배선을 형성하는 제6 단계를 포함하여 이루어진다.

Description

반도체 소자의 금속배선 형성 방법{A method for forming metal wire in semiconductor device}
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자의 셀 지역과 주변회로 지역간의 단차를 줄일 수 있는 반도체 소자의 금속배선 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 고집적화에 따라 반도체 소자의 다층화, 패턴의 밀도 차이 및 셀 지역의 캐패시터 등의 요인에 의해 웨이퍼 상에서 실제 소자가 형성되는 셀 지역과 주변회로 지역간의 단차로 인하여 공정 상의 어려움이 심화되고 있다. 특히, 금속 배선 공정 시 발생하는 셀 지역과 주변회로 지역간의 단차는 7000Å에 달해 후속 공정 시 패턴간의 브릿지(bridge), 붕괴(collapse) 등의 문제점을 유발하는 요인이 되고 있다.
이러한, 금속 배선 공정 시 발생하는 단차를 감소시키기 위한 종래 기술에 따른 금속배선 형성 공정을 살펴기로 한다.
먼저, 소정의 하부층 공정이 완료된 반도체 기판 상부에 BPSG(borophospho silicate glass)와 같은 층간절연막을 형성한 후 화학적 기계적 연마(chemical mechenical polishing, CMP)를 실시하여 셀 지역 및 주변회로 지역의 단차를 제거한다.
다음으로, 전체 구조 상부에 금속 배선 패턴을 형성한다.
그러나, 이와 같이 CMP 공정을 적용하여 셀 지역 및 주변회로 지역간의 단차를 제거하게 되면, CMP 공정 적용 시 제조 비용이 많이 들고, 그 연마 정도의 제어가 어려운 문제점이 발생하고 있다.
또한, 연마에 의해 발생하는 불균일성에 의해 셀 영역의 선폭 변화를 야기시키는 문제점이 발생하고 있다.
본 발명은 셀 지역과 주변회로 지역간에 발생하는 단차를 적은 비용과 그 제어가 용이한 방식을 사용하여 감소시킬 수 있는 반도체 소자의 금속배선 형성 방법을 제공하는데 그 목적이 있다.
도 1은 본 발명의 일실시예에 따른 반도체 소자의 금속배선 형성공정을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
10, 20 : 층간 절연막 11, 21 : 알루미늄막
12, 23 : O3TEOS막 22 : TiN막
상기 목적을 달성하기 위한 본 발명은, 소정의 하부공정이 완료된 하부층 상부에 배선용 금속막을 형성하는 제1 단계; 상기 제1 단계를 마친 전체 구조 상부에 TiN막을 형성하는 제2 단계; 상기 TiN막을 선택식각하여 주변회로 지역의 상기 TiN막은 잔류하도록 하고, 셀 지역의 상기 TiN막을 제거하는 제3 단계; 상기 제3 단계를 마친 전체 구조 상부에 TEOS계 산화막을 형성하는 제4 단계; 에치백을 실시하여 상기 셀 지역의 상기 배선용 금속막을 노출시키는 제5 단계; 및 금속배선 마스크를 사용하여 상기 배선용 금속막을 패터닝하여 금속배선을 형성하는 제6 단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 반도체 소자의 금속배선 형성공정을 도시한 도면이다.
도 1에 도시된 바와 같이 먼저, 소정의 하부공정이 완료된 하부층 상부에 층간 절연막(10, 20)을 형성한다.
다음으로, 전체 구조 상부에 금속 배선 형성을 위한 알루미늄막(11, 21)을 증착한다. 이때, 알루미늄막(11, 21)을 대신하여 텅스텐과 같은 전도막을 사용하여 형성할 수도 있다. 이어서, 전체 구조 상부에 TiN막을 증착한 후 주변회로 지역의 TiN막(22)을 제외한 이외의 영역, 즉 셀 지역에 증착된 TiN막을 선택적으로 제거한다.
계속하여, 전체구조 상부에 오존 테트라에티오쏘 실리킷(이하, O3TEOS라 칭함)막(12, 23)을 증착한다. 이때, O3TEOS막(12, 23)은 셀 지역에노출되어 있는 알루미늄막(11) 상부에서 보다 주변 회로지역에 노출되어 있는 TiN막(22) 상부에서 더 빨리 증착되어 전체적인 평탄화를 이룰 수 있게 된다. 실험 결과 O3TEOS막(12, 23)의 증착은 약 1 : 2의 증착율로 TiN막(22) 상에서 더 빨리 증착된다. 이때, O3TEOS막(12, 23) 대신에 다른 TEOS계 산화막을 사용할 수도 있다.
다음으로, 셀 지역의 알루미늄막(11)이 노출되도록 O3TEOS막(12, 23)에 대한 에치백을 실시한다. 이어서, 전체 구조 상부에 금속 배선 형성을 위한 감광막 패턴(도시되지 않음)을 형성한 후 이를 식각 마스크로 하여 셀 지역의 알루미늄막(11)과 주변회로 지역의 O3TEOS(23), TiN막(22) 및 알루미늄막(21)을 선택식각하여 금속배선 패턴(도시되지 않음)을 형성한다. 이때, 감광막 패턴(도시되지 않음) 형성 전에 반사방지막 역할의 TiN막을 형성할 수도 있다.
상기와 같이 이루어지는 본 발명은, 금속배선 형성을 위한 전도막인 알루미늄막 상부에서보다 TiN막 상부에서 O3TEOS막의 증착율이 더 빠르게 이루어짐을 이용하여 셀 지역과 주변회로 지역간에 발생하는 단차를 극복하므로써, 상기 종래 기술에서의 CMP를 이용하여 단차를 극복하는 방법에 비해 제조비용을 감소시킬 수가 있고, CMP공정 시의 연마 불균일에 의해 발생하는 셀 영역의 선폭 변화 문제점을 해결할 수 있다.
또한, 금속 배선 형성을 위한 감광막 패턴 형성 시, 즉 사진 공정에서의 공정마진을 증대시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명은 제조비용 감소에 따른 소자의 수율 향상 효과가 있으며, 금속 배선 형성 시 사진공정에서의 공정마진을 증대시킬 수 있는 효과가 있다.

Claims (6)

  1. 소정의 하부공정이 완료된 하부층 상부에 배선용 금속막을 형성하는 제1 단계;
    상기 제1 단계를 마친 전체 구조 상부에 TiN막을 형성하는 제2 단계;
    상기 TiN막을 선택식각하여 주변회로 지역의 상기 TiN막은 잔류하도록 하고, 셀 지역의 상기 TiN막을 제거하는 제3 단계;
    상기 제3 단계를 마친 전체 구조 상부에 TEOS계 산화막을 형성하는 제4 단계;
    에치백을 실시하여 상기 셀 지역의 상기 배선용 금속막을 노출시키는 제5 단계; 및
    금속배선 마스크를 사용하여 상기 배선용 금속막을 패터닝하여 금속배선을 형성하는 제6 단계
    를 포함하여 이루어지는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 제5 단계 수행 후,
    전체구조 상부에 반사방지막을 형성하는 제7 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 배선용 금속막은,
    알루미늄막인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 배선용 금속막은,
    텅스텐막임을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제 3 항에 있어서,
    상기 TEOS계 산화막은,
    O3TEOS막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제 2 항에 있어서,
    상기 반사방지막은,
    TiN막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1019970029069A 1997-06-30 1997-06-30 반도체소자의금속배선형성방법 KR100265835B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029069A KR100265835B1 (ko) 1997-06-30 1997-06-30 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029069A KR100265835B1 (ko) 1997-06-30 1997-06-30 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR19990004909A KR19990004909A (ko) 1999-01-25
KR100265835B1 true KR100265835B1 (ko) 2000-11-01

Family

ID=19512257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029069A KR100265835B1 (ko) 1997-06-30 1997-06-30 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100265835B1 (ko)

Also Published As

Publication number Publication date
KR19990004909A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US5966632A (en) Method of forming borderless metal to contact structure
KR100265835B1 (ko) 반도체소자의금속배선형성방법
KR100367695B1 (ko) 반도체소자의비아콘택형성방법
KR100900243B1 (ko) 반도체소자의 비트라인 형성방법
KR100685618B1 (ko) 반도체 소자의 제조 방법
US6281092B1 (en) Method for manufacturing a metal-to-metal capacitor utilizing only one masking step
KR0137990B1 (ko) 반도체 소자의 금속배선 제조방법
KR100309133B1 (ko) 반도체 소자의 금속배선 형성방법
KR100275127B1 (ko) 반도체 소자의 다층 금속 배선 평탄화방법
KR20030050790A (ko) 반도체 패드 영역 및 퓨즈 영역 형성방법
KR0168150B1 (ko) 반도체 소자 제조 방법
KR100349692B1 (ko) 강유전체 메모리 소자의 보호막 식각 방법
KR100365936B1 (ko) 반도체소자의비아콘택형성방법
KR0172541B1 (ko) 다층 금속 배선 형성방법
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
KR100571674B1 (ko) 반도체 소자의 층간 절연막을 형성하는 방법
KR100296132B1 (ko) 대머신 방법을 이용한 반도체 소자의 금속배선 형성 방법
KR100333653B1 (ko) 반도체소자의배선형성방법
KR100237758B1 (ko) 반도체 소자의 금속라인 형성 방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
KR100285699B1 (ko) 반도체장치의제조방법
KR100192369B1 (ko) 반도체소자 평탄화 형성방법
KR100638743B1 (ko) 캐패시터의 제조 방법
KR100781445B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0161194B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee