KR0168150B1 - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR0168150B1
KR0168150B1 KR1019950046303A KR19950046303A KR0168150B1 KR 0168150 B1 KR0168150 B1 KR 0168150B1 KR 1019950046303 A KR1019950046303 A KR 1019950046303A KR 19950046303 A KR19950046303 A KR 19950046303A KR 0168150 B1 KR0168150 B1 KR 0168150B1
Authority
KR
South Korea
Prior art keywords
photoresist
semiconductor device
patterned
manufacturing
blanket
Prior art date
Application number
KR1019950046303A
Other languages
English (en)
Other versions
KR970052780A (ko
Inventor
김천수
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950046303A priority Critical patent/KR0168150B1/ko
Publication of KR970052780A publication Critical patent/KR970052780A/ko
Application granted granted Critical
Publication of KR0168150B1 publication Critical patent/KR0168150B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70641—Focus

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 토포로지 단차가 큰 소자를 단차가 낮은 영역의 포토레지스트는 노광 장치의 포커스(Focus)를 맞춰 패터닝하고 상대적으로 단차가 높은 영역의 포토레지스트는 디포커스(DeFocus)를 발생시켜 패터닝이 형성이 되지 않게 하여 평탄화시키므로서 소자의 평탄화를 높이고, 공정 시간의 단축 및 공정의 단순화를 할 수 있도록 한 반도체 소자 제조 방법이 개시된다.

Description

반도체 소자 제조 방법
제1a 내지 1e도는 본 발명에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 전도성 패턴
3 : 절연층 4 : 포토레지스트
5 : SOG막
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 소자의 토포로지(Topology)단차를 완화하여 소자의 평탄화를 높일 수 있도록 한 반도체 소자 제조 방법에 관한 것이다.
일반적으로 종래의 반도체 소자의 평탄화 공정에는 SDD(Selective Dielectric Deposition), CMP(Chemical Mechanical Polishing), TLP(Two Layer Planarization)등의 공정 방법이 사용되어 왔다. 그러나, SDD공정은 표면 상태에 따라 민감하고, CMP 공정은 오염 및 긁힘의 유발가능성, TLP 공정은 추가의 사진 및 식각 공정의 어려운 단점이 있다.
따라서, 본 발명은 상기한 단점을 해결하기 위하여 소자의 평탄화를 높일 수 있도록 한 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 패터닝 된 실리콘 기판상에 SiO2층 및 포토레지스트를 순차적으로 형성하는 단계와, 상기 포토레지스트는 블랭킷 스트립 마스크(Blanket Stripe Mask)를 이용하여 노광에 의해 패터닝 되는 단계와, 상기 SiO2층은 엣치-백(Etch-Back)공정으로 SiO2층의 일부분이 식각된 후 패터닝 된 포토레지스트를 제거하는 단계와, 상기 전체 구조 상부에 SOG(Spin On Glass)막을 도포하는 단계와, 상기 SOG막이 엣치-백(Etch-Back)공정으로 전체 상부면을 평탄화 시키는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제1a 및 1e 도는 본 발명에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도이다.
제1a도와 관련하여, 실리콘 기판(1)상에 소정의 전도성 패턴(2)이 형성되고 전도성 패턴(2)을 포함한 절연청(3) 및 포토레지스트(4)가 순차적으로 형성된다. 상기 포토 레지스트(4)는 효과적인 평탄화를 위하여 토포로지의 단차보다 두껍게 도포된다.
제1b도와 관련하여, 상기 포토레지스트(4)는 블랭킷 스트립 마스크(Blanket Stripe mask)를 이용하여 노광에 의해 토포로지 단차가 낮은 영역의 포토 레지스트(4)는 노광 장치의 포커서(Focus)를 맞춰 패터닝하고 상대적으로 토포로지 단차가 높은 영역의 포토 레지스트(4)는 디포커스(DeFocus)를 유발시켜 패턴이 형성이 되지 않게 한다. 상기 블랭킷 스트립 마스크의 패턴 라인 폭은 토포로지 단차와 같은 크기로 만든다. 상기 최적 포커스 오프 셋(Offset)은 포토 리지스트(4)의 두께가 증가됨에 따라 포커스 마진(Margin)이 감소되므로 토포로지에 따른 포토 레지스트(4)의 두께 변동을 고려하여 스트립 패턴 라인 (Stripe Pattern Line)폭을 조정하는 것이다.
제1c도와 관련하여, 상기 절연층(3)은 엣치-백(Etch-Back) 공정이 실시되어 절연층(3)의 일부분이 식각된다. 상기 낮은 영역에 패터닝되어 형성된 포토레지스트(4)는 제거된다.
제1d도와 관련하여, 상기 전체 구조 상부에 SOG막(5)이 도포된다.
제1e도와 관련하여, 상기 SOG막(5)은 엣치-백(Etch-Back)공정이 실시되어 전체 구조 상부면이 평탄화가 된다.
상술한 바와 같이 본 발명에 의하면 토포로지차가 큰 소자를 단차가 낮은 영역의 포토레지스트는 노광 장치의 포커스(Focus)를 맞춰 패터닝하고 상대적으로 단차가 높은 영역의 포토레지스트는 디포커스(DeFocus)를 발생시켜 패터닝이 형성이 되지 않게 하여 소자의 평탄화를 높일 수 있는 탁월한 효과가 있다.

Claims (3)

  1. 반도체 소자 제조 방법에 있어서, 실리콘 기판(1)상에 소정의 전도성 패턴(2)이 형성되고 전도성 패턴(2)을 포함한 절연층(3) 및 포토레지스트(4)가 순차적으로 형성하는 단계와, 상기 포토레지스트는 블랭킷 스트립 마스크(Blanket Stripe Mask)를 이용하여 노광에 의해 패터닝 되는 단계와, 상기 SiO2층은 엣치-백(Etch-Back)공정으로 SiO2층의 일부분이 식각된 후 패터닝 된 포토레지스트를 제거하는 단계와, 상기 전체 구조 상부에 SOG(Spin On Glass)막을 도포하는 단계와, 상기 SOG막이 엣치-백(Etch-Back)공정으로 전체 상부면을 평탄화 시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자 제조 방법.
  2. 제1항에 있어서, 상기 토포로지 단차가 낮은 영역의 포토레지스트는 노광 장치의 포커스(Focus)를 맞춰 패터닝하고 상대적으로 단차가 높은 영역의 포토레지스트는 디포커스(DeFocus)를 유발시켜 패턴이 형성 되지 않게 하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 제1항에 있어서 상기 블랭킷 스트립 마스크의 패턴 라인 폭은 토포로지 단차와 같은 크기로 만드는 것을 특징으로 하는 반도체 소자 제조 방법.
KR1019950046303A 1995-12-04 1995-12-04 반도체 소자 제조 방법 KR0168150B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046303A KR0168150B1 (ko) 1995-12-04 1995-12-04 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046303A KR0168150B1 (ko) 1995-12-04 1995-12-04 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR970052780A KR970052780A (ko) 1997-07-29
KR0168150B1 true KR0168150B1 (ko) 1999-02-01

Family

ID=19437524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046303A KR0168150B1 (ko) 1995-12-04 1995-12-04 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR0168150B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10503072B2 (en) 2014-09-05 2019-12-10 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices with flattened hardmask layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10503072B2 (en) 2014-09-05 2019-12-10 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices with flattened hardmask layers

Also Published As

Publication number Publication date
KR970052780A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US6281115B1 (en) Sidewall protection for a via hole formed in a photosensitive, low dielectric constant layer
KR0168150B1 (ko) 반도체 소자 제조 방법
KR100367695B1 (ko) 반도체소자의비아콘택형성방법
US6537866B1 (en) Method of forming narrow insulating spacers for use in reducing minimum component size
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR100685618B1 (ko) 반도체 소자의 제조 방법
KR100333726B1 (ko) 반도체소자제조방법
KR100587036B1 (ko) 반도체소자의 컨택 형성방법
KR19990057781A (ko) 반도체장치의 폴리실리콘 플러그패드 형성방법
KR100205095B1 (ko) 반도체 소자의 비트라인 형성방법
KR100265835B1 (ko) 반도체소자의금속배선형성방법
KR0179000B1 (ko) 반도체 장치의 평탄화방법
KR100466026B1 (ko) 고집적 반도체 소자의 도전체 패턴 제조 방법
KR100267771B1 (ko) 반도체소자의 제조방법
KR100186504B1 (ko) 반도체 소자의 폴리 플러그 제조방법
KR0166134B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR950010853B1 (ko) 반도체장치의 역 콘택 제조 방법
KR0137433B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100456420B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100202657B1 (ko) 트랜지스터의 제조방법
KR0122508B1 (ko) 미세콘택홀 형성방법
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR19980025845A (ko) 반도체소자 제조방법
KR950009284B1 (ko) 미세패턴 형성방법
KR100294690B1 (ko) 반도체장치의콘택홀형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee