KR100202657B1 - 트랜지스터의 제조방법 - Google Patents

트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100202657B1
KR100202657B1 KR1019960026625A KR19960026625A KR100202657B1 KR 100202657 B1 KR100202657 B1 KR 100202657B1 KR 1019960026625 A KR1019960026625 A KR 1019960026625A KR 19960026625 A KR19960026625 A KR 19960026625A KR 100202657 B1 KR100202657 B1 KR 100202657B1
Authority
KR
South Korea
Prior art keywords
oxide film
etching
space
forming
gate
Prior art date
Application number
KR1019960026625A
Other languages
English (en)
Other versions
KR980012607A (ko
Inventor
송병성
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960026625A priority Critical patent/KR100202657B1/ko
Publication of KR980012607A publication Critical patent/KR980012607A/ko
Application granted granted Critical
Publication of KR100202657B1 publication Critical patent/KR100202657B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)

Abstract

본 발명은 식각공정으로 인한 게이트산화막과 기판의 손상을 방지함과 아울러 게이트전극의 크기를 최적의 조건으로 형성할 수 있으면서도 그 제조공정이 단순한 초미세 트랜지스터의 제조방법에 관한 것으로, 기판 위에 스페이스(Space)절연막을 증착한 후 그 위에 레지스트패턴을 형성하는 공정과, 그 레지스트패턴을 마스크로 하여 스페이스 절연막을 식각하는 공정과, 레지스트패턴을 제거한 후 게이트산화막을 형성하는 공정과; 다결정실리콘을 증착한 후 그 다결정실리콘층에 산화막을 형성하고, 이어서 그 산화막을 식각하는 공정과; 다결정 실리콘층을 블랭킷 식각(Blanket Etch)하는 공정과, 스페이스 절연막을 식각하는 공정으로 이루어지는 것을 요지로 한다.

Description

트랜지스터의 제조방법
제1도는 종래 기술에 따른 트랜지스터의 제조공정 수순도.
제2도는 본 발명에 따른 트랜지스터의 제조공정 수순도.
* 도면의 주요부분에 대한 부호의 설명
21 : 기판 22 : 스페이서 산화막
23 : 포토레지스트 24 : 포토마스크
25 : 게이트산화막 26 : 게이트 다결성실리콘
본 발명은 트랜지스터의 제조방법에 관한 것으로, 특히 식각공정으로 인한 게이트산화막과 기관의 손상을 방지함과 아울러 게이트전극의 크기를 최적의 조건으로 형성할 수 있으면서도 그 제조공정이 단순한 초미세 트랜지스터의 제조방법에 관한 것이다.
제1도는 종래 기술에 따른 트랜지스터 제조공정 수순도로서, 특히 게이트산화막과 게이트를 형성하는 공정에 대한 것이다. 이를 상세히 설명하면 다음과 같다.
1a도는 실리콘기판(11)위에 게이트산화막(12)을 형성한 후, 그 위에 게이트를 형성하기 위한 다결정실리콘(13)과 하드마스크를 형성하기 위한 실리콘산화막(14)을 순차적으로 증착하는 공정과, 계속해서 상기 실리콘산화막(14) 위에 포토레지스트(15)를 도포한 후, 포토마스크(16)와 노광으로 레지스트패턴(15)을 형성하는 공정을 나타내고, 1b도는 레지스트패턴(15)을 이용한 실리콘산화막(14)의 전식각으로 하드마스크(14)를 형성하는 공정과, 이어지는 래지스트패턴(15)의 제거 및 세정공정을 나타내며, 1c도는 하드마스크(14)를 이용한 다결정실리콘층(13)의 전식각으로 게이트(13)를 형성하는 공정을 나타낸다.
이와같은 종래 기술에 따른 트랜지스터의 제조공정은 공정이 복잡할 뿐만 아니라 다결정실리콘을 식각할 때 그 다결정실리콘층의 아래에 있는 게이트산화막의 챠지-업(Charge-Up) 및 손상(Damage)과, 그 게이트산화막 아래의 실리콘기판이 식각되는 문제점이 있었다. 또한, 높은 선택비로 다결정실리콘을 건식각해야 하는 조건 때문에 레지스트패턴을 제거하기가 어렵다는 문제점과 게이트의 크기를 변경하기 어려울 뿐만 아니라 포토마스킹공정으로 인하여 미세패턴을 형성하기 어렵다는 문제점이 있었다.
이에 본 발명은 상기과 같은 종래 기술의 문제점을 해결하기 위한 것으로, 게이트를 형성하는 공정이 단순할 뿐만 아니라 그 아래에 형성되는 게이트산화막과 기판의 손상을 방지하고, 게이트의 크기를 용이하게 조절할 수 있도록 하여 미세패턴을 형성하는데 적당하도록 한 트랜지스터 제조방법을 제공함에 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 트랜지스터의 제조방법은 기판 위에 스페이스(Space) 절연막을 증착한 후 그 위에 레지스트패턴을 형성하는 공정과; 그 레지스트패턴을 마스크로 하여 스페이스 절연막을 식각하는 공정과; 레지스트패턴을 제거한 후 게이트산화막을 형성하는 공정과; 다결정실리콘을 증착한 후 그 다결정실리콘층에 산화막을 형성하고, 이어서 그 산화막을 식각하는 공정과; 다결정실리콘층을 블랭킷 식각(Blanket Etch)하는 공정과; 스페이스 절연막을 식각하는 공정으로 이루어지는 것을 특징으로 한다.
이하, 제2a도의 내지 2e도에 도시된 공정수순도를 참조하여, 본 발명에 따른 트랜지스터의 제조방법에 대해서 상세히 설명한다.
우선 제2a도에 도시된 바와 같이 실리콘기판(21)위에 스페이스산화막(22)을 증착한 후, 포토마스킹 공정으로 상기 스페이스 산화막(22)위에 레지스트패턴(23)을 형성한다. 이때 상기 스페이스 절연막(22)의 두께는 이후에 형성될 게이트전극의 두께에 따라 결정되는데, 일례도 게이트전극의 두께보다 두껍게 형성될 수 있다. 그리고 미설명부호 24는 노광공정에 적용되는 포토마스크이다.
이어서 제 2b도에 도시된 바와 같이 래지스트패턴을(23)을 이용한 전식각법으로 스페이스 산화막(22)에 스페이스를 형성한 후, 포트레지스트(23)을 스트리핑(Stripping)한다. 이때 스페이스 절연막(22)에 의해 형성되는 스페이스의 크기는 게이트의 임계치수(CD; Critioal Dimension)에 따라 결정되는데 일례로, 게이트의 임계치수보다 크게 형성될 수 있다.
그리고 제2c도에 도시된 바와 같이 스페이스에 의해 노출된 기판(21)위에 게이트산화막(25)을 형성한 후, 다결정실리콘(26)을 증착하고,이어서 그 다결정실리콘(25)를 900℃이상의 고온산화법으로 산화시켜 그 표면에 산화막을 형성한 후, 그 산화막을 습식각법으로 식각하여 다결정실리콘층(25)을 평탄화시킨다. 이때 상기 게이트산화막(25)의 두께는 60Å이하로 형성될 수 있다.
이후, 제2d도에 도시된 바와 같이 블랭킷 식각법(Blanket Etoh)을 적용하여 상기 다결정실리콘층(26)을 식각한다. 이때 상기 다결정실리콘층(16)을 블랭킷 식각할 때, 그 다결정실리콘(26)에 대한 식각종말검이 검출된 후에도 조금 더 식각함으로써 상기 다결정실리콘층을 10%이하로 과식각(Over Etoh)한다. 이는 상기 스페이스 산화막(22)의 두께와 게이트전극(25,26)의 두께에 따라 결정된다.
이어서 제2e도에 도시된 바와 같이 스페이스 산화막(22)을 식각하여 제거함으로써 게이트전극(25,26)을 완성한다. 이때, 상기 스페이스산화막(22)을 식각하는 공정은 그 스페이스 산화막(22) 아래에 있는 기판의 손상을 방지하기 위하여 라이트 식각법(Light Etoh)으로 한다.
이상에서 설명한 본 발명에 따른 트랜지스터 제조방법은 그 제조공정이 단순하고, 게이트산화막과 기판의 손상이 방지되며, 게이트의 임계치수(CD)를 조절하기 용이한 것으로, 반도체 디바이스의 미세패턴 형성공정이 단순하고도 정확하게 되는 효과가 있다.

Claims (8)

  1. 기판 위에 스페이스(Space)절연막을 증착한 후 그 위에 레지스트패턴을 형성하는 공정과; 그 레지스트패턴을 마스크로 하여 스페이스 절연막을 식각하는 공정과; 레지스트패턴을 제거한 후 게이트산화막을 형성하는 공정과; 다결정실리콘을 증착한 후 그 다결정실리콘층에 산화막을 형성하고, 이어서 그 산화막을 식각하는 공정과; 다결정실리콘층을 블랭킷 식각(Blanket Etch)하는 공정과; 스페이스 절연막을 식각하는 공정으로 이루어지는 것을 특징으로 하는 트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 스페이스 절연막에 의해 형성되는 스페이스는 게이트의 임계치수(CD)와 차이를 두고 형성되는 것을 특징으로 하는 트랜지스터의 제조방법.
  3. 제1항에 있어서, 상기 게이트산화막은 60Å이하의 두께로 형성되는 것을 특징으로 하는 트랜지스터의 제조방법.
  4. 제1항에 있어서, 상기 다결정실리콘층에 형성되는 산화막은 900℃이상의 고온에서 이루어지는 것을 특징으로 하는 트랜지스터의 제조방법.
  5. 제1항 또는 제4항에 있어서, 상기 다결정실리콘층에 형성된 산화막의 식각은 습식각법으로 이루어지는 것을 특징으로 하는 트랜지스터의 제조방법.
  6. 제1항에 있어서, 상기 다결정실리콘층에 대한 블랭킷 식각은 그 다결정실리콘을 과식각하도록 이루어지는 것을 특징으로 하는 트랜지스터의 제조방법.
  7. 제1항에 있어서, 상기 스페이스 절연막은 산화막을 증착하여 형성되는 것을 특징으로 하는 트랜지스터의 제조방법.
  8. 제1항 또는 제7항에 있어서, 상기 스페이스 산화막을 식각하는 공정은 그 스페이스 산화막 아래에 있는 기판의 손상을 방지하기 위하여 라이트 식각법(Light Etch)으로 이루어지는 것을 특징으로 하는 트랜지스터의 제조방법.
KR1019960026625A 1996-07-01 1996-07-01 트랜지스터의 제조방법 KR100202657B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960026625A KR100202657B1 (ko) 1996-07-01 1996-07-01 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026625A KR100202657B1 (ko) 1996-07-01 1996-07-01 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR980012607A KR980012607A (ko) 1998-04-30
KR100202657B1 true KR100202657B1 (ko) 1999-07-01

Family

ID=19465267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026625A KR100202657B1 (ko) 1996-07-01 1996-07-01 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100202657B1 (ko)

Also Published As

Publication number Publication date
KR980012607A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
KR960013147B1 (ko) 반도체 디바이스상에 저항기를 패턴 형성하기 위한 방법
US20040051183A1 (en) Method of forming self-aligned contact structure with locally etched gate conductive layer
KR20010058774A (ko) 반도체 소자의 제조 방법
US6551913B1 (en) Method for fabricating a gate electrode of a semiconductor device
US5792672A (en) Photoresist strip method
US6596609B2 (en) Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer
KR100268894B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100705231B1 (ko) 반도체 소자의 제조 방법
KR100202657B1 (ko) 트랜지스터의 제조방법
US5641382A (en) Method to remove residue of metal etch
US6087271A (en) Methods for removal of an anti-reflective coating following a resist protect etching process
KR20030029993A (ko) 잔류물 제거시 보조하기 위한 등방성 저항기 보호 식각
JPH05259182A (ja) 自己整列した接点窓
JP2003534659A (ja) 半導体装置の反射防止膜をドライエッチングにより除去する方法
KR100256241B1 (ko) 반도체장치의 경사면을 갖는 콘택홀 형성방법
JPH10261722A (ja) 半導体装置の製造方法
KR100388213B1 (ko) 반도체 소자의 저장전극 형성방법
KR20040076982A (ko) 플래시 메모리 소자의 제조 방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR100526470B1 (ko) 플래쉬 메모리의 게이트 형성방법
KR960008563B1 (ko) 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법
KR100262531B1 (ko) 반도체 소자의 폴리실리콘층 후처리 방법
JPH08274078A (ja) エッチング方法
JPH05129253A (ja) 半導体装置の製造方法
KR100314738B1 (ko) 반도체소자의게이트전극형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee