JP2003534659A - 半導体装置の反射防止膜をドライエッチングにより除去する方法 - Google Patents
半導体装置の反射防止膜をドライエッチングにより除去する方法Info
- Publication number
- JP2003534659A JP2003534659A JP2001587470A JP2001587470A JP2003534659A JP 2003534659 A JP2003534659 A JP 2003534659A JP 2001587470 A JP2001587470 A JP 2001587470A JP 2001587470 A JP2001587470 A JP 2001587470A JP 2003534659 A JP2003534659 A JP 2003534659A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- antireflection film
- etching
- resist mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000001312 dry etching Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 24
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 238000006116 polymerization reaction Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 3
- 230000008859 change Effects 0.000 abstract description 4
- 239000006117 anti-reflective coating Substances 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 230000008569 process Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000080059 Manoba major Species 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 101150055569 arc4 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 基板1に誘電体層2、導電体層3、無機質反射防止膜4、レジストマスク6を積層した半導体装置を提供する。
【解決手段】 レジストマスク6を用いて無機質反射防止膜4をパターンニングする。誘電体層2までエッチングして導電体層3をパターンニングする。レジストマスク6を除去する。重合ガスを用いてドライエッチングにより無機質反射防止膜4を除去する。これにより、実質的にほとんどクリティカル・ディメンションに変化が起きない。
Description
【0001】
この発明は半導体装置の製造方法に関する。特にこの発明は、基板上に誘電体
層、導電体層、無機物反射防止膜、レジストマスクを順に積層して成る半導体装
置において、レジストマスクを介して無機物反射防止膜をパターンニングし、誘
電体層までエッチングして導電体層をパターンニングし、レジストマスクを除去
し、そして無機物反射防止膜を除去する半導体装置の製造方法に関する。
層、導電体層、無機物反射防止膜、レジストマスクを順に積層して成る半導体装
置において、レジストマスクを介して無機物反射防止膜をパターンニングし、誘
電体層までエッチングして導電体層をパターンニングし、レジストマスクを除去
し、そして無機物反射防止膜を除去する半導体装置の製造方法に関する。
【0002】
このような方法は米国特許番号5、963、841で知られている。ここでは
底部反射防止膜(BARC)を用いて導電ゲートを半導体装置内に形成する技術
が開示されている。最初に用意されるのは上記のような誘電体層、導電体層、酸
化物層が形成されたBARC膜、そしてレジストマスクが形成される基板である
。レジストマスクを介して選択された酸化物層領域、BARC膜、そして導電ゲ
ート層をエッチングする。レジストマスクを除去して下部の酸化物層を露出させ
る。酸化物層も除去してBARC膜を露出させる。最後に、残ったBARC膜も
除去する。
底部反射防止膜(BARC)を用いて導電ゲートを半導体装置内に形成する技術
が開示されている。最初に用意されるのは上記のような誘電体層、導電体層、酸
化物層が形成されたBARC膜、そしてレジストマスクが形成される基板である
。レジストマスクを介して選択された酸化物層領域、BARC膜、そして導電ゲ
ート層をエッチングする。レジストマスクを除去して下部の酸化物層を露出させ
る。酸化物層も除去してBARC膜を露出させる。最後に、残ったBARC膜も
除去する。
【0003】
この公知の方法ではゲートのクリティカル・ディメンジョン(CD)に損失が
生じるこが判明した。導電体層内の経路寸法はレジストマスクにより規定される
寸法には正確には相当しない。ICに搭載される装置の縮小化に応じて精度の高
いCD制御が要求される。さらにこの公知の方法では導電体材料のエッチングに
より形成された溝の領域において端部が平坦にならないということも判明した。
生じるこが判明した。導電体層内の経路寸法はレジストマスクにより規定される
寸法には正確には相当しない。ICに搭載される装置の縮小化に応じて精度の高
いCD制御が要求される。さらにこの公知の方法では導電体材料のエッチングに
より形成された溝の領域において端部が平坦にならないということも判明した。
【0004】
この発明は、上記のような冒頭に記載した半導体装置の製造方法においてCD
に全く又は実質的に全く変化が起こらない方法を提供することを目的としている
。
に全く又は実質的に全く変化が起こらない方法を提供することを目的としている
。
【0005】
この発明は、重合化ガスを用いたドライエッチングにより無機質反射防止膜を
除去することを特徴としている。
除去することを特徴としている。
【0006】
ドライエッチングは、(例えば、多結晶シリコンで形成された)導電体層や酸
化物に対して選択性が良く、CDに変化が生じない。上記公知方法ではウエット
エッチングを採用している。このエッチングは反射防止膜(ARC)と(例えば
、多結晶シリコンで形成された)導電体層との間で低選択性を示し、エッチング
の異方性にCD損失が依存することをこの発明は前提としている。
化物に対して選択性が良く、CDに変化が生じない。上記公知方法ではウエット
エッチングを採用している。このエッチングは反射防止膜(ARC)と(例えば
、多結晶シリコンで形成された)導電体層との間で低選択性を示し、エッチング
の異方性にCD損失が依存することをこの発明は前提としている。
【0007】
この発明の一実施例では、無機質ARCがシリコン(酸)窒化物(SiOxNy
)に用いられる。導電体材料の層は例えば多結晶シリコンを含むが、SiGe
や、またAl等の金属でも良い。導電体材料層をエッチング後、SiOxNy層
をドライエッチングにより除去する。ドライエッチングには、例えばCH3F等
のCHxFyタイプの重合化ガスを用いると良い。このエッチングは多結晶シリ
コンと酸化物に対して良い選択性を示す。SiOxNyにおける値x、yはCHx Fyにおける値x、yとは同じでなくても良い。
や、またAl等の金属でも良い。導電体材料層をエッチング後、SiOxNy層
をドライエッチングにより除去する。ドライエッチングには、例えばCH3F等
のCHxFyタイプの重合化ガスを用いると良い。このエッチングは多結晶シリ
コンと酸化物に対して良い選択性を示す。SiOxNyにおける値x、yはCHx Fyにおける値x、yとは同じでなくても良い。
【0008】
さらなる実施例では、無機質ARC上に酸化物層が形成され、とりわけ、AR
Cによるレジストマスクの化学的汚染を防止する。この酸化物層は蒸着のみなら
ずSiOxNy層のプラズマ処理によっても得られる。後者の方法では、上部層
の厚みは正確ではなく、また、ARCよりも多く酸化物を含む。ARCを除去す
るドライエッチングは酸化物に選択性を示すので、ドライエッチングによりAR
Cを除去する前にARC上の酸化物層を除去することが望ましい。さらに別の実
施例では、レジストマスクによる酸化物層と下部無機質ARCのパターンニング
の後、最初にレジストマスクを除去する。そして多結晶シリコンのエッチングが
2ステップで行われる。最初にエッチングによる公知の方法で酸化物層を除去す
る。時間が遅れずしてこのエッチング処理が終わらない場合は、同時にSiOx Ny層の一部分をエッチングしても良い。SiOxNy層の残留部分を公知の方
法による多結晶シリコンのエッチング用ハードマスクとして用いる。SiOxNy に対する多結晶シリコンの高選択性によりマスクがダメージを受けるのを防止
できる。最後に、マスク残留部をドライエッチングにより除去する。
Cによるレジストマスクの化学的汚染を防止する。この酸化物層は蒸着のみなら
ずSiOxNy層のプラズマ処理によっても得られる。後者の方法では、上部層
の厚みは正確ではなく、また、ARCよりも多く酸化物を含む。ARCを除去す
るドライエッチングは酸化物に選択性を示すので、ドライエッチングによりAR
Cを除去する前にARC上の酸化物層を除去することが望ましい。さらに別の実
施例では、レジストマスクによる酸化物層と下部無機質ARCのパターンニング
の後、最初にレジストマスクを除去する。そして多結晶シリコンのエッチングが
2ステップで行われる。最初にエッチングによる公知の方法で酸化物層を除去す
る。時間が遅れずしてこのエッチング処理が終わらない場合は、同時にSiOx Ny層の一部分をエッチングしても良い。SiOxNy層の残留部分を公知の方
法による多結晶シリコンのエッチング用ハードマスクとして用いる。SiOxNy に対する多結晶シリコンの高選択性によりマスクがダメージを受けるのを防止
できる。最後に、マスク残留部をドライエッチングにより除去する。
【0009】
後の実施例のさらなる効果としては多結晶シリコンをエッチングする無機物ハ
ードマスクがエッチングの化学的特質に影響を与えないということである。米国
特許番号5、963、841においては、無機物レジストマスクにより多結晶シ
リコンをエッチングするが、エッチング処理最中にエッチングの化学的特質に影
響が与えられ、さらには最終結果物にも影響が与えられる。
ードマスクがエッチングの化学的特質に影響を与えないということである。米国
特許番号5、963、841においては、無機物レジストマスクにより多結晶シ
リコンをエッチングするが、エッチング処理最中にエッチングの化学的特質に影
響が与えられ、さらには最終結果物にも影響が与えられる。
【0010】
さらなる効果としては、多結晶シリコンエッチングの前の酸化物除去により、
多結晶シリコン下部の誘電体層がダメージを受けることを防止できることで
ある。この誘電体層は例えば酸化物(いわゆるゲート酸化物)より成る。もし、
ARCから酸化物が除去される時にゲート酸化物が露出する場合は、この除去が
影響を受けるエッチング処理によりゲート酸化物並びにその絶縁物がダメージを
受けることになる。
ある。この誘電体層は例えば酸化物(いわゆるゲート酸化物)より成る。もし、
ARCから酸化物が除去される時にゲート酸化物が露出する場合は、この除去が
影響を受けるエッチング処理によりゲート酸化物並びにその絶縁物がダメージを
受けることになる。
【0011】
図1において、半導体装置はシリコン基板1とその上に誘電体層2を備えてい
る。誘電体層2は例えば酸化物(ゲート酸化物)から成る。誘電体層2上には導
電体層3(ゲート層)が設けられ、導電体層3はこの実施例では多結晶シリコン
で形成されている。導電体層3上のSiOxNy層が無機質反射防止膜(ARC
)4として用いられる。ARC4は酸化物層5で覆われ、その上にレジストマス
ク6が形成されている。酸化物層5とARC4がレジストマスク6によりパター
ンニングされる。レジストマスク6内に開口を形成することによりゲートのCD
が規定される。
る。誘電体層2は例えば酸化物(ゲート酸化物)から成る。誘電体層2上には導
電体層3(ゲート層)が設けられ、導電体層3はこの実施例では多結晶シリコン
で形成されている。導電体層3上のSiOxNy層が無機質反射防止膜(ARC
)4として用いられる。ARC4は酸化物層5で覆われ、その上にレジストマス
ク6が形成されている。酸化物層5とARC4がレジストマスク6によりパター
ンニングされる。レジストマスク6内に開口を形成することによりゲートのCD
が規定される。
【0012】
図2において、最初にレジストマスク6を公知の方法により除去する。この後
、少なくとも酸化物層5をエッチング処理により除去する。このエッチング処理
時にARC4の一部を除去しても良い。ARC4の残留部は導電体層3エッチン
グ用ハードマスクとして機能する。
、少なくとも酸化物層5をエッチング処理により除去する。このエッチング処理
時にARC4の一部を除去しても良い。ARC4の残留部は導電体層3エッチン
グ用ハードマスクとして機能する。
【0013】
図3において、導電体層3をパターンニングする。好ましくは、Cl2/HB
r/He/O2等の合成ガスを用いて、異方性エッチングにより誘電体層2までエ
ッチングする。多結晶シリコン・エッチングはとりわけSiOxNyに対して高
選択性を示すのでマスクにダメージを与えない。
r/He/O2等の合成ガスを用いて、異方性エッチングにより誘電体層2までエ
ッチングする。多結晶シリコン・エッチングはとりわけSiOxNyに対して高
選択性を示すのでマスクにダメージを与えない。
【0014】
導電体層3をエッチングする前に酸化物層5を除去する。これは、上記処理を
逆に行うと露出した誘電体層2がダメージを受ける可能性があるからである。
逆に行うと露出した誘電体層2がダメージを受ける可能性があるからである。
【0015】
図4において、多結晶シリコン・エッチング用ハードマスクとしても用いられ
る無機質ARC4を重合ガスによるドライエッチングにより除去する。重合ガス
としては、好ましくは、CHxFy層で表される例えばCHxFを用いると良い
。このエッチングは多結晶シリコンと酸化物に対してよい選択性を示す。この結
果、CDに変化が起きずにARC4を除去することができる。酸化物に対してド
ライエッチングが高選択性を示すので、ARC4を除去する前にARC4上の酸
化物層5を除去するのが望ましい。
る無機質ARC4を重合ガスによるドライエッチングにより除去する。重合ガス
としては、好ましくは、CHxFy層で表される例えばCHxFを用いると良い
。このエッチングは多結晶シリコンと酸化物に対してよい選択性を示す。この結
果、CDに変化が起きずにARC4を除去することができる。酸化物に対してド
ライエッチングが高選択性を示すので、ARC4を除去する前にARC4上の酸
化物層5を除去するのが望ましい。
【0016】
多結晶シリコンゲート3が規定された後、公知の方法により、基板1内にソー
ス・ドレイン領域を設け、そしてトランジスタ間配線を形成して、この半導体装
置を集積回路化しても良い。
ス・ドレイン領域を設け、そしてトランジスタ間配線を形成して、この半導体装
置を集積回路化しても良い。
【0017】
この発明は上記実施例に限らす、以上の開示により当業者であれば他の変形例
も考えられる。例えば、多結晶シリコンエッチング処理の間又は開始時に無機質
ARC4から酸化物層5除去しても良い。
も考えられる。例えば、多結晶シリコンエッチング処理の間又は開始時に無機質
ARC4から酸化物層5除去しても良い。
【図1】
この発明の半導体装置の製造方法の一工程であって、レジストマスクにより酸
化物層と無機物反射防止層がパターンニングされた後の半導体装置を示す断面図
である。
化物層と無機物反射防止層がパターンニングされた後の半導体装置を示す断面図
である。
【図2】
この発明の半導体装置の製造方法の一工程であって、レジストマスクと酸化物
層が除去された後の半導体装置を示す断面図である。
層が除去された後の半導体装置を示す断面図である。
【図3】
この発明の半導体装置の製造方法の一工程であって、酸化物層がエッチング除
去された後の半導体装置を示す断面図である。
去された後の半導体装置を示す断面図である。
【図4】
この発明の半導体装置の製造方法の一工程であって、無機物反射防止層が除去
された後の半導体装置を示す断面図である。
された後の半導体装置を示す断面図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ウォルタルス、ティー.エフ.エム.デ、
ラート
オランダ国5656、アーアー、アインドーフ
ェン、プロフ.ホルストラーン、6
(72)発明者 ヨハネス、バン、ウィンガーデン
オランダ国5656、アーアー、アインドーフ
ェン、プロフ.ホルストラーン、6
(72)発明者 ペトルス、エム.メイジャー
オランダ国5656、アーアー、アインドーフ
ェン、プロフ.ホルストラーン、6
Fターム(参考) 5F004 DA00 DB00 EA23 EB02 EB08
Claims (6)
- 【請求項1】 基板を設け、この基板上に誘電体層、この誘電体層上に導電体層、この導電体
層上に無機質反射防止膜、そしてこの無機質反射防止膜上にレジストマスクを設
けた半導体装置の製造方法であって、 前記レジストマスクを用いて前記無機質反射防止膜4をパターンニングする工
程と、 前記誘電体層までエッチングして前記導電体層をパターンニングする工程と、 前記レジストマスクを除去する工程と、そして 前記無機質反射防止膜を除去する工程とを備え、 重合ガスを用いたドライエッチングにより前記無機質反射防止膜を除去するこ
とを特徴とした半導体装置の製造方法。 - 【請求項2】 前記前記無機質反射防止膜と前記レジストマスクとの間に酸化物層を設け、前
記レジストマスクを用いて前記酸化物層をパターンニングし、この間に前記無機
質反射防止膜をパターンニングして、その上の前記酸化物層を除去することを特
徴とする請求項1に記載の半導体装置の製造方法。 - 【請求項3】 前記導電体層をエッチングする前に前記酸化物層を除去することを特徴とする
請求項2に記載の半導体装置の製造方法。 - 【請求項4】 前記無機質反射防止膜としてSiOxNyを用いることを特徴とする請求項1
乃至3に記載の半導体装置の製造方法。 - 【請求項5】 前記重合ガスとしてCHxFyを用いることを特徴とする請求項4に記載の半
導体装置の製造方法。 - 【請求項6】 前記導電体層をエッチングする前に前記レジストマスクを除去することを特徴
とする請求項1乃至5に記載の半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00201878.6 | 2000-05-25 | ||
EP00201878 | 2000-05-25 | ||
PCT/EP2001/004721 WO2001091171A1 (en) | 2000-05-25 | 2001-04-26 | Method of dry etching an antireflection coating in semiconductor devices |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003534659A true JP2003534659A (ja) | 2003-11-18 |
Family
ID=8171563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001587470A Pending JP2003534659A (ja) | 2000-05-25 | 2001-04-26 | 半導体装置の反射防止膜をドライエッチングにより除去する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6579792B2 (ja) |
EP (1) | EP1348233A1 (ja) |
JP (1) | JP2003534659A (ja) |
KR (1) | KR20020027503A (ja) |
WO (1) | WO2001091171A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6573175B1 (en) * | 2001-11-30 | 2003-06-03 | Micron Technology, Inc. | Dry low k film application for interlevel dielectric and method of cleaning etched features |
KR100479960B1 (ko) * | 2002-06-17 | 2005-03-30 | 동부아남반도체 주식회사 | 감광막 패턴의 미세 선폭 구현을 위한 난반사 방지막 제조방법 |
US6812149B1 (en) * | 2003-09-16 | 2004-11-02 | Macronix International Co., Ltd. | Method of forming junction isolation to isolate active elements |
JP2009049078A (ja) * | 2007-08-15 | 2009-03-05 | Elpida Memory Inc | 半導体装置の製造方法 |
US11081365B2 (en) * | 2018-07-16 | 2021-08-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Treatment to interface between metal film and BARC or photoresist |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6365320B1 (en) * | 1995-06-07 | 2002-04-02 | Advanced Micro Devices, Inc. | Process for forming anti-reflective film for semiconductor fabrication using extremely short wavelength deep ultraviolet photolithography |
US5963841A (en) * | 1997-08-01 | 1999-10-05 | Advanced Micro Devices, Inc. | Gate pattern formation using a bottom anti-reflective coating |
US6013582A (en) * | 1997-12-08 | 2000-01-11 | Applied Materials, Inc. | Method for etching silicon oxynitride and inorganic antireflection coatings |
US6027959A (en) * | 1997-12-18 | 2000-02-22 | Advanced Micro Devices, Inc. | Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process |
US6297170B1 (en) * | 1998-06-23 | 2001-10-02 | Vlsi Technology, Inc. | Sacrificial multilayer anti-reflective coating for mos gate formation |
US6010968A (en) * | 1998-12-24 | 2000-01-04 | United Microelectronics Corp. | Method for forming a contact opening with multilevel etching |
US6174818B1 (en) * | 1999-11-19 | 2001-01-16 | Taiwan Semiconductor Manufacturing Company | Method of patterning narrow gate electrode |
-
2001
- 2001-04-26 WO PCT/EP2001/004721 patent/WO2001091171A1/en not_active Application Discontinuation
- 2001-04-26 JP JP2001587470A patent/JP2003534659A/ja active Pending
- 2001-04-26 EP EP01925571A patent/EP1348233A1/en not_active Withdrawn
- 2001-04-26 KR KR1020027001005A patent/KR20020027503A/ko not_active Application Discontinuation
- 2001-05-24 US US09/864,127 patent/US6579792B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2001091171A1 (en) | 2001-11-29 |
EP1348233A1 (en) | 2003-10-01 |
US20010051386A1 (en) | 2001-12-13 |
KR20020027503A (ko) | 2002-04-13 |
US6579792B2 (en) | 2003-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5296672B2 (ja) | ストレッサを備える構造及びその製造方法 | |
JPH09134956A (ja) | 半導体装置の製造方法 | |
US5872063A (en) | Self-aligned contact structures using high selectivity etching | |
JPH1027849A (ja) | マルチレベルフォトレジストパターンを転写するための方法 | |
US7307009B2 (en) | Phosphoric acid free process for polysilicon gate definition | |
US5915198A (en) | Contact process using taper contact etching and polycide step | |
US6027959A (en) | Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process | |
JP2003534659A (ja) | 半導体装置の反射防止膜をドライエッチングにより除去する方法 | |
US6867143B1 (en) | Method for etching a semiconductor substrate using germanium hard mask | |
JP3348542B2 (ja) | シリコン系材料層のパターニング方法 | |
JP2004363371A (ja) | 電子デバイスの製造方法 | |
JPH07135198A (ja) | エッチング方法 | |
US11869772B2 (en) | Method for silicidation of semiconductor device, and corresponding semiconductor device | |
US5990018A (en) | Oxide etching process using nitrogen plasma | |
KR100373363B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
JPH05259182A (ja) | 自己整列した接点窓 | |
KR100416813B1 (ko) | 반도체소자의필드산화막형성방법 | |
US20020102500A1 (en) | Method for raising etching selectivity of oxide to photoresist | |
WO2002023605A1 (en) | Dry isotropic removal of inorganic anti-reflective coating after poly gate etching | |
KR100202657B1 (ko) | 트랜지스터의 제조방법 | |
JPH05129253A (ja) | 半導体装置の製造方法 | |
JPH09260349A (ja) | 半導体装置の製造方法 | |
KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
KR100560294B1 (ko) | 반도체 소자의 자기정렬 콘택 형성 방법 | |
JPH06318605A (ja) | 半導体装置の製造方法 |