KR100560294B1 - 반도체 소자의 자기정렬 콘택 형성 방법 - Google Patents

반도체 소자의 자기정렬 콘택 형성 방법 Download PDF

Info

Publication number
KR100560294B1
KR100560294B1 KR1019980060317A KR19980060317A KR100560294B1 KR 100560294 B1 KR100560294 B1 KR 100560294B1 KR 1019980060317 A KR1019980060317 A KR 1019980060317A KR 19980060317 A KR19980060317 A KR 19980060317A KR 100560294 B1 KR100560294 B1 KR 100560294B1
Authority
KR
South Korea
Prior art keywords
forming
self
film
etching
dry etching
Prior art date
Application number
KR1019980060317A
Other languages
English (en)
Other versions
KR20000043879A (ko
Inventor
임규남
이해정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980060317A priority Critical patent/KR100560294B1/ko
Publication of KR20000043879A publication Critical patent/KR20000043879A/ko
Application granted granted Critical
Publication of KR100560294B1 publication Critical patent/KR100560294B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

본 발명은 반도체 소자의 자기정렬 콘택 형성 방법에 관한 것으로, 소자분리 공정을 실시한 실리콘 기판 상에 하부 도전층 재료 및 마스크 산화막을 형성하고 패터닝하여 하부 도전층을 형성한 후, 전체 구조 상부에 식각 장벽 질화막 및 절연 산화막을 순차적으로 형성하는 단계와, 자기정렬 콘택 형성용 감광막을 형성하고, 이를 식각 장벽으로 콘택 홀이 형성될 부분의 상기 절연 산화막을 건식 식각하는 단계와, 상기 식각 장벽 질화막의 일부를 등방성 건식 식각하는 단계와, 상기 실리콘 기판과 접촉되는 콘택 홀 저부의 식각 장벽 질화막을 비등방성 건식 식각 방법으로 제거하고 상기 감광막을 제거하는 단계로 이루어지는 반도체 소자의 자기정렬 콘택 형성 방법이 개시된다.

Description

반도체 소자의 자기정렬 콘택 형성 방법
본 발명은 반도체 소자의 자기정렬 콘택 형성 방법에 관한 것으로, 특히 콘택 식각 후 콘택 홀 바닥의 접촉 면적을 증가시켜 콘택 저항을 감소시킬 수 있는 반도체 소자의 자기정렬 콘택 형성 방법에 관한 것이다.
도 1(a) 내지 1(c)는 종래 반도체 소자의 자기정렬 콘택 형성 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1(a)에 도시된 바와 같이, 소자분리 공정을 실시한 실리콘 기판(11) 상에 게이트 산화막/폴리실리콘/텅스텐 실리사이드의 적층 구조를 형성하고 마스크 산화막(13)을 형성한 다음 패터닝하여 게이트 라인(12)을 형성한 후, 전체 구조 상부에 식각 장벽 질화막(14) 및 절연 산화막(15)을 순차적으로 형성한다.
도 1(b)에 도시된 바와 같이, 자기정렬 콘택 형성용 감광막(16)을 형성하고, 이를 식각 장벽으로 콘택 홀이 형성될 부분의 절연 산화막(15)을 건식식각한다.
도 1(c)에 도시된 바와 같이, 건식식각 후 노출된 식각 장벽 질화막(14)을 비등방성 건식 식각하여, 실리콘 기판(11)을 노출시킨다.
이와 같은 공정으로 형성된 자기정렬 콘택은 식각 공정 완료 후 콘택 홀 바닥의 접촉 면적(A)이 작기 때문에 콘택 저항이 증가하여 소자의 특성이 악화되는 문제점이 있다.
따라서, 본 발명은 절연 산화막 식각 후 실리콘 기판을 노출시키기 전, 노출된 식각 장벽 질화막의 일부를 절연 산화막과 마스크 산화막이 손실되지 않도록 등방성 건식식각하여 콘택 홀 내부 면적을 증가시므로써, 콘택 홀 바닥 면적 확보에 따라 콘택 저항을 감소시킬 수 있는 반도체 소자의 자기정렬 콘택 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 자기정렬 콘택 형성 방법은 소자분리 공정을 실시한 실리콘 기판 상에 하부 도전층 재료 및 마스크 산화막을 형성하고 패터닝하여 하부 도전층을 형성한 후, 전체 구조 상부에 식각 장벽 질화막 및 절연 산화막을 순차적으로 형성하는 단계와, 자기정렬 콘택 형성용 감광막을 형성하고, 이를 식각 장벽으로 콘택 홀이 형성될 부분의 상기 절연 산화막을 건식 식각하는 단계와, 상기 식각 장벽 질화막의 일부를 등방성 건식 식각하는 단계와, 상기 실리콘 기판과 접촉되는 콘택 홀 저부의 식각 장벽 질화막을 비등방성 건식 식각 방법으로 제거하고 상기 감광막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2(a) 내지 2(e)는 본 발명의 실시예에 따른 반도체 소자의 자기정렬 콘택 형성 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 2(a)에 도시된 바와 같이, 소자분리 공정을 실시한 실리콘 기판(21) 상에 게이트 산화막/폴리실리콘/텅스텐 실리사이드의 적층 구조를 형성하고 마스크 산화막(23)을 형성한 다음 패터닝하여 게이트 라인(22)과 같은 하부 도전층을 형성한 후, 전체 구조 상부에 식각 장벽 질화막(24) 및 절연 산화막(25)을 순차적으로 형성한다.
도 2(b)에 도시된 바와 같이, 자기정렬 콘택 형성용 감광막(26)을 형성하고, 이를 식각 장벽으로 콘택 홀이 형성될 부분의 절연 산화막(25)을 건식식각한다.
도 2(c)에 도시된 바와 같이, 감광막(26)을 제거하지 않은 상태에서, 절연 산화막(25)과 마스크 산화막(23)이 손실되지 않도록 식각 장벽 질화막(24)의 일부를 등방성 건식 식각한다. 등방성 부분 식각 공정시 H3PO4 용액을 이용할 수 있는데, H3PO4 습식 용액을 사용하는 경우, 도프트 산화막인 절연 산화막(25)의 측벽이 손실되고, 감광막(26)이 존재하는 상태이기 때문에 H3PO4 용액의 오염 문제를 일으킬 수 있다. 따라서, 절연 산화막(25)의 손실없이 식각 장벽 질화막(24)만을 등방성 건식 식각할 수 있는 방법이 요구되는데, 통상적인 산화막 또는 질화막 건식 식각에 사용되는 가스나 장비에서는 등방성 식각 특성을 얻기 어렵고, 질화막과 산화막간의 높은 식각 선택비를 얻기 어렵기 때문에, 실리콘 식각 장비와 가스를 이용하여 식각 장벽 질화막(24)을 건식 식각하므로써 식각 장벽 질화막(24)의 등방성 식각 특성을 얻음은 물론 질화막과 산화막 간의 높은 식각 선택비를 얻을 수 있다. 이때, 실리콘 식각 가스에 의해 실리콘 기판(21)이 식각되는 것을 방지하기 위하여, 게이트 라인(22)과 실리콘 기판(21)이 드러나지 않도록 질화막층의 일부만을 식각해야 한다.
실리콘 식각 장비와 가스를 이용한 건식 식각 공정은 예를 들어, TCP형의 건식 식각 장비에서 3 ～ 1000mT 사이의 압력, 50 ～ 3000W 사이의 TOP 고주파 전력, 100W 이하의 BOTTOM 고주파 전력, 10 ～ 500sccm 사이의 SF6 가스, 0 ～ 500sccm 사이의 HBR 가스, 0 ～ 100sccm 사이의 O2 가스를 사용하여 건식 식각할 경우, 질화막과 산화막 간의 식각 선택비가 10:1 ～ 30:1 사이로 높은 선택비를 갖고 등방성 식각 특성을 갖는 식각 형태를 얻을 수 있다. 또는, 플라즈마 식각 형의 건식식각 장비에서 Cl2/SF6/HBR 가스 등을 사용하여 실시하는 것도 가능하다.
도 2(d)에 도시된 바와 같이, 감광막(26)을 제거하지 않은 상태에서 등방성 부분 식각 공정 후 실리콘 기판(21)과 접촉되는 콘택 홀 저부의 식각 장벽 질화막(24)을 통상적인 비등방성 건식 식각 방법으로 모두 제거하되, 게이트 라인(22)이 노출되지 않도록 식각한다. 이후, 도 2(e)에 도시된 바와 같이, 감광막(26)을 제거하여 자기정렬 콘택 식각 공정을 완료한다. 도시된 것과 같이, 자기정렬 식각 공정 완료 후 콘택 홀 바닥의 면적(B)이 종래에 비해 증가하였음을 알 수 있다.
상술한 바와 같이, 본 발명에 의하면 고집적된 소자에서 자기정렬 콘택 형성시 콘택 식각 후 실리콘 기판을 노출시키기 전, 노출된 식각 장벽 질화막의 일부를 절연 산화막과 마스크 산화막이 손실되지 않도록 등방성 건식식각하여 콘택 홀 내부 면적을 증가시므로써, 소자의 콘택 저항 특성을 개선할 수 있고, 수율 및 신뢰성을 향상시킬 수 있다.
도 1(a) 내지 1(c)는 종래 반도체 소자의 자기정렬 콘택 형성 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
도 2(a) 내지 2(e)는 본 발명의 실시예에 따른 반도체 소자의 자기정렬 콘택 형성 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
21 : 실리콘 기판 22 : 게이트 라인
23 : 마스크 산화막 24 : 식각 장벽 질화막
25 : 절연 산화막 26 : 감광막

Claims (3)

  1. 소자분리 공정을 실시한 실리콘 기판 상에 하부 도전층 재료 및 마스크 산화막을 형성하고 패터닝하여 하부 도전층을 형성한 후, 전체 구조 상부에 식각 장벽 질화막 및 절연 산화막을 순차적으로 형성하는 단계와,
    자기정렬 콘택 형성용 감광막을 형성하고, 이를 식각 장벽으로 콘택 홀이 형성될 부분의 상기 절연 산화막을 건식 식각하는 단계와,
    상기 절연 산화막 및 마스크 산화막이 손실되지 않도록 실리콘 식각 장비와 실리콘 식각 가스를 이용한 등방성 건식 식각 공정을 실시하여 상기 식각 장벽 질화막의 일부를 식각하는 단계와,
    상기 실리콘 기판과 접촉되는 콘택 홀 저부의 식각 장벽 질화막을 비등방성 건식 식각 방법으로 제거하고 상기 감광막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 자기정렬 콘택 형성 방법.
  2. 제 1 항에 있어서,
    상기 등방성 건식 식각 공정은 TCP형의 건식 식각 장비에서 3 ～ 1000mT 사이의 압력, 50 ～ 3000W 사이의 TOP 고주파 전력, 100W 이하의 BOTTOM 고주파 전력, 10 ～ 500sccm 사이의 SF6 가스, 0 ～ 500sccm 사이의 HBR 가스, 0 ～ 100sccm 사이의 O2 가스를 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 자기정렬 콘택 형성 방법.
  3. 제 1 항에 있어서,
    상기 등방성 건식 식각 공정은 플라즈마 식각 형의 건식식각 장비에서 Cl2/SF6/HBR 가스 등을 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 자기정렬 콘택 형성 방법.
KR1019980060317A 1998-12-29 1998-12-29 반도체 소자의 자기정렬 콘택 형성 방법 KR100560294B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060317A KR100560294B1 (ko) 1998-12-29 1998-12-29 반도체 소자의 자기정렬 콘택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060317A KR100560294B1 (ko) 1998-12-29 1998-12-29 반도체 소자의 자기정렬 콘택 형성 방법

Publications (2)

Publication Number Publication Date
KR20000043879A KR20000043879A (ko) 2000-07-15
KR100560294B1 true KR100560294B1 (ko) 2006-06-13

Family

ID=19567135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060317A KR100560294B1 (ko) 1998-12-29 1998-12-29 반도체 소자의 자기정렬 콘택 형성 방법

Country Status (1)

Country Link
KR (1) KR100560294B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960039145A (ko) * 1995-04-10 1996-11-21 김주용 비트라인 자기정렬콘택 형성방법
KR970003494A (ko) * 1995-06-26 1997-01-28 김주용 반도체 소자 제조시 콘택홀 형성 방법
KR970013049A (ko) * 1995-08-28 1997-03-29 김광호 반도체장치의 콘택홀 형성방법
KR19980014993A (ko) * 1996-08-19 1998-05-25 김주용 반도체소자의 콘택홀 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960039145A (ko) * 1995-04-10 1996-11-21 김주용 비트라인 자기정렬콘택 형성방법
KR970003494A (ko) * 1995-06-26 1997-01-28 김주용 반도체 소자 제조시 콘택홀 형성 방법
KR970013049A (ko) * 1995-08-28 1997-03-29 김광호 반도체장치의 콘택홀 형성방법
KR19980014993A (ko) * 1996-08-19 1998-05-25 김주용 반도체소자의 콘택홀 형성방법

Also Published As

Publication number Publication date
KR20000043879A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US6884736B2 (en) Method of forming contact plug on silicide structure
US5872063A (en) Self-aligned contact structures using high selectivity etching
KR100540477B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100224720B1 (ko) 반도체장치의 콘택홀 형성방법
KR100560294B1 (ko) 반도체 소자의 자기정렬 콘택 형성 방법
US6861327B2 (en) Method for manufacturing gate spacer for self-aligned contact
KR100278277B1 (ko) 실리사이드의콘택저항개선을위한반도체소자제조방법
KR100587036B1 (ko) 반도체소자의 컨택 형성방법
KR100474541B1 (ko) 반도체소자의비트라인형성방법
KR100324935B1 (ko) 반도체 소자의 배선 형성방법
KR100396685B1 (ko) 반도체소자의배선및그제조방법
KR100430688B1 (ko) 반도체소자의콘택홀형성방법
JPH05259182A (ja) 自己整列した接点窓
KR100853477B1 (ko) 반도체 소자 제조방법
US6191019B1 (en) Method for forming a polysilicon layer in a polycide process flow
KR100408863B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR0172774B1 (ko) 반도체 소자의 접촉창 형성방법
KR0140726B1 (ko) 반도체 소자의 제조방법
KR100324934B1 (ko) 반도체 메모리 소자의 제조방법
KR100261867B1 (ko) 모스 트랜지스터의 게이트 전극 및 그 형성 방법
JPH0590420A (ja) 接続孔の形成方法
KR100219055B1 (ko) 반도체 장치의 미세 콘택홀 형성 방법
KR100265010B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR100604759B1 (ko) 반도체 소자의 제조 방법
KR20050106879A (ko) 반도체 소자의 게이트스페이서 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee