KR19980014993A - 반도체소자의 콘택홀 형성방법 - Google Patents
반도체소자의 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR19980014993A KR19980014993A KR1019960034200A KR19960034200A KR19980014993A KR 19980014993 A KR19980014993 A KR 19980014993A KR 1019960034200 A KR1019960034200 A KR 1019960034200A KR 19960034200 A KR19960034200 A KR 19960034200A KR 19980014993 A KR19980014993 A KR 19980014993A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- interlayer insulating
- film
- word line
- pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 제조방법에 관한 것으로, 반도체기판 상부에 워드라인용 도전층/실리사이드막/층간절연막의 적층구조를 각각 일정두께 증착하고, 상기 층간절연막, 실리사이드막 및 워드라인용 도전층을 콘택마스크를 이용하여 순차적으로 식각함으로써 층간절연막패턴, 실리사이드막패턴 및 워드라인용 도전층패턴을 형성하되, 상기 실리사이드막은 상기 층간절연막 하부로 언더컷을 형성한 다음, 상기 층간절연막패턴, 실리사이드막패턴 및 워드라인용 도전층 패턴을 측벽에 절연막 스페이서를 형성하고, 상기 반도체기판의 전체 표면상부를 평탄화시키는 하부절연층을 형성한 다음, 상기 콘택마스크를 이용하여 자기정렬적으로 콘택식각함으로써 상기 반도체기판을 노출시키는 콘택을 형성하되, 콘택마스크의 미스얼라인 유발시에도 안정된 콘택홀을 형성하여 반도체소자의 수율 및 생산성을 향상시키고 반도체소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
제1a도 내지 제1f도는 본 발명의 실시예에 따른 반도체소자의 콘택홀 형성방법을 도시한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
11:워드라인용 도전층13:텅스텐 실리사이드막
15:층간절연막17:언더컷
19:질화막21:하부절연층
23:감광막패턴25:콘택홀
40:반도체기판
본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 특히 중첩마진을 확보할 수 있는 자기정렬적인 콘택공정으로 0.3μm 이하의 크기를 갖는 콘택홀을 형성하여 256메가 디램(mega DRAM)급 이상의 메모리소자를 형성할 수 있는 기술에 관한 것이다.
반도체 메모리소자 중에서 디램은 반도체기판 상부에 게이트전극을 형성하고 상기 게이트전극과 게이트전극 사이에 형성된 소오스/드레인접합을 노출시키는 콘택홀을 형성한 다음, 상기 콘택홀을 통하여 상기 소오스/드레인접합에 접속되는 비트라인과 캐패시터를 형성하였다.
최초에는 상기 게이트전극간의 폭이 넓어 상기 게이트전극과 비트라인 또는 상기 게이트전극과 캐패시터의 단락이 거의 없었다.
그러나, 반도체소자가 집적화됨에 따라 도전층 간의 단락현상이 발생하여 상기 게이트전극의 측벽에 산화막 스페이서를 형성하였다. 그리고, 반도체소자가 고집적화됨에 따라 상기 산화막 스페이서만으로는 상기 게이트전극의 절연을 충분하게 할 수 없게 됨으로써 상기 게이트전극의 사이에 형성되며 측벽에 질화막 스페이서가 형성되는 콘택홀을 자기정렬적으로 형성하게 되었다.
여기서, 상기 자기정렬적인 콘택홀 형성공정은 산화막 대 질화막의 식각선택비 차이가 15 이상이고 상기 질화막 대 산화막의 식각선택비 차이가 10 이상으로 구현될 때, 상기 식각선택비 차이를 이용하여 공정을 진행하였다.
그러나, 상기 식각선택비 차이를 구현하기 어려워 실제공정에 적용하기 어렵고, 이로 인하여 상기 자기정렬적인 콘택홀 형성공정을 실시하기 어렵게 되었다.
상기한 현상으로 인하여, 고집적화된 반도체소자를 형성하기가 어렵게 되고, 상기 반도체소자의 고집적화에 따른 반도체소자의 특성 및 신뢰성이 저하되는 문제점이 있다.
그리고, 반도체소자가 고집적화될수록 불순물 접합층의 깊이가 얕게 형성되는 것을 필요로 하지만 공정이 복잡하고 고난도의 기술을 필요로 하여 반도체소자의 생산성을 저하시키는 문제점이 있다.
따라서, 본 발명은 상기한 문제점들을 해결하기 위하여, 콘택홀과 워드라인의 계면에 두껍게 절연막을 형성하되, 중첩되는 부분의 절연막을 특히 두껍게 형성하여 콘택식각공정시 워드라인이 손상되지 않도록 자기정렬적인 콘택홀을 형성함으로써 반도체소자의 생산성을 향상시키고 반도체소자의 특헝 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 콘택홀 형성방법의 특징은, 반도체기판 상부에 워드라인용 도전층/실리사이드막/층간절연막의 적층구조를 각각 일정한 두께로 증착하는 공정과, 상기 층간절연막, 실리사이드막 및 워드라인용 도전층을 콘택마스크를 이용하여 순차적으로 식각함으로써 층간절연막패턴, 실리사이드막패턴 및 워드라인용 도전층패턴을 형성하되, 상기 실리사이드막은 상기 층간절연막 하부로 언더컷을 형성하는 공정과, 상기 층간절연막패턴, 실리사이드막패턴 및 워드라인용 도전층패턴 측벽에 절연막 스페이서를 형성하는 공정과, 상기 반도체기판의 전체표면상부를 평탄화시키는 하부절연층을 형성하는 공정과, 상기 콘택마스크를 이용하여 자기정렬적으로 콘택식각함으로써 상기 반도체기판을 노출시키는 콘택홀을 형성하는 공정을 포함하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제1a도 내지 제1f도는 본 발명에 따른 반도체소자의 콘택홀 형성방법을 도시한 단면도이다.
먼저, 반도체기판(40) 상부에 워드라인용 도전층(11)을 소정두께 형성한다. 그리고, 상기 워드라인용 도전층(11) 상부에 텅스텐 실리사이드막(13)을 소정두께 형성한다. 이때, 상기 워드라인용 도전층(11)은 다결정실리콘이나 폴리사이드와 유사한 특성을 갖는 물질로 형성한다. 그리고, 상기 텅스텐 실리사이드막(13)은 500~2000Å 정도의 두께로 형성한다.
그리고, 상기 텅스텐 실리사이드막(13) 상부에 층간절연막(15)을 100~1000Å 정도의 두께로 형성한다. 이때, 상기 층간절연막(15)은 질화막으로 형성한다.
그 다음에, 워드라인마스크(도시안됨)를 이용한 식각공정으로 상기 층간절연막(15)을 식각하여 층간절연막(15)패턴을 형성한다.
(제1a도)
그리고, 상기 텅스텐 실리사이드막(13)을 건식방법으로 등방성 식각하여 상기 층간절연막(15)패턴 하부로 언더컷(under cut)(17)을 형성하는 동시에 텅스텐 실리사이드막(13)패턴을 형성한다.
이때, 상기 등방성식각공정은 염소계 또는 불소계 플라즈마에 산소가스나 질소가스를 첨가하여 실시한다. 또한, 상기 등방성식각 공정은 습식방법으로 실시할 수 있다.
그 다음에, 연속적으로 상기 텅스텐 실리사이드막(13)의 남은 부분과 워드라인용 도전층(11)을 이방성식각하여 워드라인용 도전층(11)패턴을 형성한다.(제1b도)
그리고, 전체표면상부에 질화막(19)을 100~1000Å 정도의 두께로 형성한다.(제1c도)
그 다음에, 상기 질화막(19)을 이방성식각하여 상기 층간절연막(15)패턴, 텅스텐 실리사이드막(13)패턴 및 워드라인용 도전층(11)패턴 측벽에 질화막(19) 스페이서를 형성한다.(제1d도)
그리고, 전체표면상부를 평탄화시키는 하부절연층(21)을 형성한다. 이때, 상기 하부절연층(35)은, 비. 피. 에스. 지.(Boro Phospho Silicate Galss, 이하에서 BPSG라 함)와 같이 유동성이 우수한 절연물질로 형성한다.
그리고, 상기 하부절연층(35) 상부에 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 감광막패턴(23)을 형성한다.
이때, 상기 콘택마스크는 상기 제1a도에 사용된 콘택마스크에 비하여 미스얼라인(misalign)된 것이다.(제1e도)
그 다음에, 상기 감광막패턴(23)을 마스크로하여 상기 하부절연층(21)을 식각하되, 상기 질화막(19) 스페이서 및 층간절연막(15)패턴과 상기 하부절연층과의 식각선택비 차이를 이용하여 식각함으로써 상기 반도체기판(40)을 노출시키는 콘택홀(25)을 형성한다.
이때, 상기 콘택식각공정은 상기 층간절연막(15)패턴도 중첩된만큼 식각되고, 중첩되지 않은 워드라인 측벽에 형성된 상기 질화막(19) 스페이서가 중첩된 부분의 스페이서보다 많이 남는다.(제1f도)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 콘택홀 형성방법은, 워드라인용 도전층/실리사이드막/층간절연막의 적층구조로 형성된 워드라인에서 상기 실리사이드막을 등방성식각하여 언더컷을 형성한 다음, 자기정렬적인 콘텍공정을 실시함으로써 콘택공정시 중첩마진을 향상시켜 반도체소자의 수율 및 생산성을 향상시키고 반도체소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 향상시키는 잇점이 있다.
Claims (10)
- 반도체기판 상부에 워드라인용 도전층/실리사이드막/층간절연막의 적층구조를 각각 일정한 두께로 증착하는 공정과,상기 층간절연막, 실리사이드막 및 워드라인용 도전층을 콘택마스크를 이용하여 순차적으로 식각함으로써 층간절연막패턴, 실리사이드막패턴 및 워드라인용 도전층패턴을 형성하되, 상기 실리사이드막은 상기 층간절연막 하부로 언더컷을 형성하는 공정과,상기 층간절연막패턴, 실리사이드막패턴 및 워드라인용 도전층패턴 측벽에 절연막 스페이서를 형성하는 공정과,상기 반도체기판의 전체표면상부를 평탄화시키는 하부절연층을 형성하는 공정과,상기 콘택마스크를 이용하여 자기정렬적으로 콘택식각함으로써 상기 반도체기판을 노출시키는 콘택홀을 형성하는 공정을 포함하는 반도체소자의 콘택홀 형성방법.
- 제1항에 있어서,상기 워드라인용 도전층은 다결정실리콘막이나 폴리사이드와 유사한 특성을 갖는 물질로 형성하는것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제1항에 있어서,상기 실리사이드막은 텅스텐 실리사이드막으로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제1항 또는 제3항에 있어서,상기 실리사이드막은 500~2000Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제1항에 있어서,상기 층간절연막은 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제1항 또는 제5항에 있어서,상기 층간절연막은 100~1000Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서,상기 실리사이드막 식각공정은 등방성식각공정과 이방성식각공정을 연속적으로 실시하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제1항 또는 제7항에 있어서,상기 언더컷은 습식방법의 등방성식각공정이나 건식방법의 등방성 식각공정으로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제8항에 있어서,상기 건식방법의 등방성식각공정은 염소계 또는 불소계 플라즈마에 산소가스나 질소가스를 첨가하여 실시하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제1항에 있어서,상기 자기정렬적인 콘택공정은 상기 미스얼라인된 콘택마스크를 이용하여 실시한 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034200A KR100231598B1 (ko) | 1996-08-19 | 1996-08-19 | 반도체소자의 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034200A KR100231598B1 (ko) | 1996-08-19 | 1996-08-19 | 반도체소자의 콘택홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980014993A true KR19980014993A (ko) | 1998-05-25 |
| KR100231598B1 KR100231598B1 (ko) | 1999-11-15 |
Family
ID=19469895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960034200A KR100231598B1 (ko) | 1996-08-19 | 1996-08-19 | 반도체소자의 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100231598B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030096832A (ko) * | 2002-06-18 | 2003-12-31 | 동부전자 주식회사 | 반도체 소자의 절연막 식각 방법 |
| KR100560294B1 (ko) * | 1998-12-29 | 2006-06-13 | 주식회사 하이닉스반도체 | 반도체 소자의 자기정렬 콘택 형성 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434962B1 (ko) * | 1997-12-27 | 2004-07-16 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성방법 |
-
1996
- 1996-08-19 KR KR1019960034200A patent/KR100231598B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100560294B1 (ko) * | 1998-12-29 | 2006-06-13 | 주식회사 하이닉스반도체 | 반도체 소자의 자기정렬 콘택 형성 방법 |
| KR20030096832A (ko) * | 2002-06-18 | 2003-12-31 | 동부전자 주식회사 | 반도체 소자의 절연막 식각 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100231598B1 (ko) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100414220B1 (ko) | 공유 콘택을 가지는 반도체 장치 및 그 제조 방법 | |
| KR0155886B1 (ko) | 고집적 dram 셀의 제조방법 | |
| US6764893B2 (en) | Method for reducing a parasitic capacitance of a semiconductive memory cell using metal mask for sidewall formation | |
| JP3955416B2 (ja) | 自己整列コンタクト製造方法 | |
| JP2000068481A (ja) | Ｄｒａｍ装置の製造方法 | |
| JPH06318562A (ja) | 半導体装置およびその製造方法 | |
| US6074952A (en) | Method for forming multi-level contacts | |
| KR100533956B1 (ko) | 반도체 장치 제조 방법 | |
| KR100231598B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100382730B1 (ko) | 반도체 소자의 금속 컨택 구조체 및 그 형성방법 | |
| JP2001077189A (ja) | 半導体装置の製造方法 | |
| KR100505399B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100277905B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| KR100333539B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| KR100213203B1 (ko) | 콘택홀을 가지는 반도체 장치 및 그의 형성방법 | |
| KR0141949B1 (ko) | 반도체소자의 제조방법 | |
| KR100218735B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100396685B1 (ko) | 반도체소자의배선및그제조방법 | |
| KR100200740B1 (ko) | 볼드리스 콘택 구조를 갖는 반도체 장치의 제조 방법 | |
| KR100198637B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100195837B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR100547247B1 (ko) | 반도체 메모리 소자 제조방법 | |
| KR100277883B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20020049373A (ko) | 반도체 소자의 제조방법 | |
| KR20070002701A (ko) | 반도체 소자의 트랜지스터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070720 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |