KR0155886B1 - 고집적 dram 셀의 제조방법 - Google Patents

Abstract

높은 종횡비(High Aspect Ratio)를 갖는 메모리 장치에서의 매립콘택트(Buried Contact; BC) 공정을 개선한 DRAM 셀의 제조방법을 게시한다. 본 발명은 워드라인과 비트라인이 평면적으로 볼 때 #모양으로 교차되는 셀 어레이상에서 실리콘산화막에 대한 실리콘질화막의 식각 비율이 20:1 이상이 되는 식각물질을 사용함으로 스토리지 전극과 비트라인 또는 워드라인간의 스트링거나 브리지 현상을 방지할 수 있다. 또한, 스토리지 노드가 비트라인과 워드라인에 의한 자기정렬 방식으로 셀 트랜지스터의 소오스에 직접 접속되기 때문에 정렬 마진(alignment margin)을 개선할 수 있다.

Description

고집적 DRAM 셀의 제조방법

제1도는 일반적인 DRAM 셀의 레이아웃도이다.

제2도는 종래 기술에 의한 것으로 상기 제1도에 도시한 DRAM 셀의 워드라인 방향에 따른 단면도이다.

제3도는 종래기술에 의한 것으로 상기 제1도에 도시한 DRAM 셀의 비트라인 바향에 따른 단면도이다.

제4도는 본 발명에 의한 것으로 상기 제1도에 도시한 DRAM 셀의 A-A'에 따른 단면도이다.

제5도는 본 발명에 의한 것으로 상기 제1도에 도시한 DRAM 셀의 B-B'에 따른 단면도이다.

제6도 내지 제13도는 본 발명에 의한 DRAM 셀의 공정순서도이다.

본 발명은 스택(stacked) 캐패시터 셀을 구비한 고집적 반도체 메모리 장치의 제조방법에 관한 것으로, 특히 높은 종횡비(High Aspect Ratio)를 갖는 메모리 장치에서의 매립 콘택트(Buried Contact; 이하, BC라 약함) 공정을 개선한 고집적 DRAM 셀의 제조방법에 관한 것이다.

고집적 메모리 소자의 디자인 룰(Design Rule)은 1Mbit-급 DRAM(Dynamic Random Access Memory) 시대의 약 1㎛ 수준에서, Gbit-급 DRAM에서는 약 0.15㎛ 수준으로 작아지고 있다. 이에 따라, 실리콘에 대한 전기적인 접촉부인 콘택 홀의 치수도 점차로 축소되고 있으며, 수직방향으로는 3차원 캐패시터 구조 등을 사용함에 따라 종횡비(Aspect Ratio)도 점점 높아지는 경향을 보이고 있다. 이러한 콘택 홀 직경의 축소 및 높은 종횡비는 수고의 사진식각 공정에 큰 부담이 되고 있다.

이러한 디자인 룰은 공정한계를 나타내는 인자가 되고 있는데 디프-서브마이크론(deep submicron) 디자인 룰에서의 정렬 공차(align tolerance)는 소자의 치명적인 실패(fail)을 결정하는 주된 요인이 되고 있다. 이하, 종래기술에 대해 설명하기로 한다.

제2도 내지 제3도는 종래 기술에 의한 DRAM 셀을 각각 워드라인과 비트라인 방향으로 절단한 면을 개략적으로 도시한 단면도들이다.

제2도는 종래기술에 의해 제작된 DRAM 셀의 워드라인 방향의 절단면도를 나타낸 것으로, 참고부호 10은 반도체 기판, 12는 필드영역, 13은 소스영역, 14는 제1층간 절연막, 16은 폴리실리콘과 실리사이드가 적층된 폴리사이드로 이루어진 비트라인, 17은 캡핑(capping) 절연막, 18은 제 2층간 절연막, 21은 스페이서, 23은 스토리지 노드를 각각 나타낸다.

제3도는 종래기술에 의해 제작된 DRAM 셀의 비트라인 방향의 절단면도를 나타낸다. 제2도와 다른 것 중에서, 26은 폴리실리콘과 실리사이드가 적층된 폴리사이드로 이루어진 워드라인, 27은 캡핑절연막, 29은 스페이서를 나타낸다.

제2도와 제3도에 도시한 바와 같이, 종래에는 BC 공정의 정렬마진(alignment margin) 확보를 위해 비트라인(16)과 워드라인(26)에 의한 자기정합(self-align) 기술을 이용하고, 상기 비트라인(16) 또는 워드라인(26)과 스토리지 노드(23)가 연결되는 것을 방지하기 위해 BC 측별에 스페이서(21)를 사용하였다.

그러나, 상술한 종래기술에 따른 방법으로 BC를 형성하는 경우, 접촉창 패턴이 비트라인 또는 워드라인 위로 미스얼라인(misalign)될 수가 있다. 그렇게 되면, BC형성을 위한 식각공정 중에 비트라인 또는 워드라인의 일부가 노출되어 스토리지 노드와 전기적 연결이 되어 불량이 된다. 설사 상기 BC 측벽에 스페이서를 형성할지라도 접촉창 패턴의 미스얼라인에 의한 게이트 전극의 노출은 방지할 수 없다.

따라서 본 발명의 목적은 높은 종횡비를 가지는 BC 형성시 사진식각 공정의 정렬마진 문제를 해결할 수 있는 고집적 DRAM 셀의 제조방법을 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명은 반도체 기판상에 게이트산화막, 제1도전물질, 제2도전물질 및 제1절연물질을 순차적으로 적층한 후 패터닝하여 그 상부에 캡핑층이 형성된 워드라인을 형성하는 단게와, 이온주입 공정에 의해 상기 워드라인의 소오스 및 드레인 영역을 형성하는 단계와, 상기 워드라인 양 측벽에 워드라인 스페이서를 형성하는 단계와, 상기 반도체 기판상에 제1층간절연막을 형성하는 단계와, 상기 제1층간절연막을 식각하여 특정영역에 콘택 홀을 형성하는 단계와, 상기 제1층간절연막상에 캡핑층이 형성된 비트라인을 형성하는단계와, 상기 비트라인 양 측벽에 스페이서를 형성하는 단계와, 상기 반도체 기판상에 제2층간절연막을 형성하는 단계와, 상기 비트라인과 워드라인을 마스크로하여 상기 제2층간절연막 및 제1층간 절연막을 식각하여 스토리지 노드와 셀 트랜지스터의 소오스를 연결시키기위한 콘택 홀을 형성하는 단계 및 소오스에 직접 접속되는 스토리지 노드를 형성하는 단계를 제공한다.

바람직하게는, 상기 제1 층간절연막은 BPSG(Borophosporus Silica Glass) 또는 오존(O₃)-TEOS로 형성한다.

또한, 상기 제1층간절연막은 에치백 또는 기계화학적 연마(CMP)중의 어느 한 공정으로 형성하는 것이 바람직하다.

본 발명의 바람직한 실시예에 의하면, 층간절연막에 사용되는 실리콘산화막과 스페이서와 캡핑층에 사용되는 실리콘질화막의 식각비를 다르게 함으로 비트라인과 워드라인을 마스크로 한 자기정렬에 의해 소오스 영역상에 콘택홀을 형성할 수가 있다. 그 결과, Gbit DRAM과 같이 매우 엄격한 디지인 룰을 갖는 제품에서도 매우 유용하게 적용될 수 있다.

본 발명의 목적 및 특징은 후술되는 실시예에 의해 보다 명확해 질 것이다.

제1도는 일반적인 DRAM 셀의 레이아웃도이다. 제4도는 제1도를 워드라인 방향(A-A')으로절단한 단면도를, 제5도는 제1도를 비트라인 방향(B-B')으로 절단한 단면도를 각각 나타낸다.

제4도 내지 제5도를 참조하여, 본 발명의 DRAM 셀의 구성을 살펴본다. 반도체 기판(100)은 액티브영역(103)과 필드영역(105)으로 구분된다. 셀의 트랜지스터는 상기반도체 기판(100)중에 형성된 한쌍의 소오스(118) 및 드레인 영역(119)과 상기 한 쌍의 소오스(118) 및 드레이 영역(119) 사이의 상기 반도체 기판상에 형성된 워드라인(115, 116)을 구비한다.

비트라인(150)과의 콘택을 위한 패드(130)는 워드라인 스페이서(120)에 의해 절연되어 상기 워드라인(115, 116) 사이의 상기 드레인 영역(119)에 접속된다.

상기 비트라인 콘택용 패드(130)의 상부에 위치한 비트라인(150)은 제 2층 층간절연막(135)의 일부를 관통하여 상기 패드(130)에 접속되며, 캐패시터의 하부전극을 이루는 스토리지 노드(170)는 상기 비트라인(150)과 워드라인(115, 116)에 의해 자기정렬(self align)되어 상기 소오스 영역에 직접 접속된다.

이하, 상술한 구성을 갖는 DRAM 셀의 제조방법을 제6도 내지 제13도를 참조하여 상세히 설명한다.

제6도는 트랜지스터를 형성하는 단계를 나타낸다.

먼저, 제1도 전형의 반도체 기판(100)상에 소자격리 공정, 예를 들어 STI(Shallow Trench Isolation) 또는 LOCOS(Local Oxidation of Silicon)에 의해 필드영역(105)을 형성하여 트랜지스터가 형성될 액티브 영역을 한정한다. 이어, 상기 반도체 기판(100) 상에 게이트산화막(110), 제1도전층(115), 제2도전층(116) 및 제1절연층(117)을 순차적으로 적층한 후 패터닝하여 워드라인 패턴을 형성한다. 상기 워드라인은 제1도전층(115)을 구성하는 불순물이 함유된 다결정실리콘과 제2도전층(116)을 구성하는 금속 실리사이드가 적층된 폴리사이드(polycide) 구조를 갖는다. 상기 워드라인의 캡핑층(capping layer)인 제1절연층(117)은 실리콘 질화막으로 형성한다.

이어, 상기 워드라인을 마스크로 사용한 이온주입 공정에 의해 소오스 및 드레인 영역(118, 119)을 형성한다. 다시 약 500Å두께의 제2절연물질을 증착한 후 이방성 식각에 의해 워드라인 스페이서(120)를 형성한다. 상기 워드라인 스페이서(120)를 구성하는 제2절연물질은 실리콘 질화막으로 구성한다.

제7도는 트랜지스터가 형성된 반도체 기판(100)의 표면을 1차 평탄화하는 단계를 나타낸다.

상기 반도체 기판(100) 전면에 제3절연막(123)을 형성하고, 그 위에 상기 워드라인의 캡핑절연막이(117) 충분히 피복될 수 있을 정도의 두께 예를 들어, 5000Å이하의 두께를 갖는 제4절연물질을 증착한 후, 1차 평탄화 공정을 실시하여 제1층간절연막(125)을 형성한다. 상기 1차 평탄화공정은 제4절연물질로서 유동성이 우수한 BPSG(Borophosphorus Silica Glass)나 O₃-TEOS를 사용한 리플로우(reflow) 공정, 또는 리플로우와 결합된 에치-백 공정을 이용하여 평탄화한다.

제8도는 상기 드레인 영역(199)에 접속되는 비트라인과의 콘택을 위한 패드를 형성하기 위한 제3도전물질(127)을 증착하는 단계를 나타낸다. 상기 반도체 기판(100)에 상기 드레인 영역(119)에 접속되는 비트라인과의 콘택을 위한 포토레지스트 패턴을 형성하고 사진식각 공정에 의해 접촉창을 형성한다. 이어서 제3도전물질(127)을 증착한다. 상기 제3도전물질은 불순물이 포함된 다결정실리콘으로 이루어진다.

제9도는 제5절연물질을 증착한 후 2차 평탄화공정을 실시하여 제2층간절연막(135)을 형성하는단계를 나타낸다.

상기 제3도전물질을 패터닝하여 비트라인 콘택 패드(130)를 형성하고 상기 패드(130)가 충분히 피복될 수 있을 정도의 두께로 제5절연물질을 증착한 후 2차 평탄화공정을 실시하여 제2층간절연막(135)을 형성한다. 상기 2차 평탄화 공정으로는 O₃-TEOS를 상기 제4절연물질로 사용한 에치-백 공정을 이용할 수 있으며, 또한 기계화학적 연마(Chemical Mechnical Polishing : 이하 CMP라 약함) 공정을 사용할 수있다.

제10도는 상기 패드(130)와 비트라인을 접속하기 위한 접촉창을 형성하는 단계를 나타낸다. 상기 제2층간절연막(135) 상에 포토레지스트막을 형성한 후, 사진식각공정에 의해 상기 패드(130)와 비트라인을 연결하기 위한 접촉창을 형성한다.

제11도는 제10도의 결과물 전면에 제4도전물질(150)과 제6절연물질(152)을 적층하는 단계를 나타낸다.

제12도는 상기패드(130)에 접속되는 비트라인(150)을 형성하는 단계를 나타낸다. 상기 제5절연물질(152)상에 포토레지스트막을 형성한 후, 비트라인을 위한 패턴을 형성하고 사진식각공정에 의해 비트라인(150)과 캡핑 절연막(152)을 형성한다. 이어서 제7절연물질을 적층한 후 이방성식각으로 비트라인의 양 측벽에 스페이서(155)를 형성한다. 이때, 상기 비트라인(150)의 구성물질로서 전도성이 우수한 텅스텐(W), 또는 실리사이드를 주로 사용하며,장벽층으로 수백 Å의 TiN을 적층할 수도 있다.

제13도는 제3층간절연막(160)을 형성하는 단계를 나타낸다. 상기 비트라인(150)이 형성된 반도체 기판 전면에 제8절연물질을 증착한 후 3차 평탄화 공정을 실시하여 제3층강절연막(160)을 형성한다. 상기 제8절연물질로는 산화막을 사용한다. 다음에 상기 비트라인(150)과 워드라인(115, 116)에 의한 자기정렬을 이용하여 상기 제3, 제2, 제1층간 절연막을 식각한다. 이 때, 사용하는 식각개스는 C₃F₈이나 C₄F₈을 이용하며 3∼4mT의 압력으로 식각한다. 또한 식각비율은 실리콘산화막에 대한 실리콘질화막이 20:1 이상이 되어야 한다. 비트라인의 상부 및 양측면에 각각 형성된 상기 제5절연물질과 제6절연물질은 산화물과의 선택비가 높은 실리콘질화막으로 구성한다. 이후에 유전막 증착공정, 플레이트 전극 형성공정 및 배선 등의 공정은 통상의 반도체 장치의 제조방법과 동일하다. 따라서, 통상적인 스택캐패시터를 형성하는 방법을 사용하여 본 발명의 DRAM 셀의 제작을 완료한다(제4도와 제5도 참조).

이상 설명한 바와 같이 본 발명에 의하면, 다음과 같은 효과를 발휘한다.

첫째, 워드라인과 비트라인이 평면적으로 볼 때 #모양으로 교차되는 셀 어레이상에서 실리콘산화막에 대한 실리콘질화막의 식각 비율이 20:1 이상이 되는 식각물질을 사용함으로 스토리지 전극과 비트라인 또는 워드라인가의 스트링거나 브리지 현상을 방지할 수 있다.

둘째, 스토리지 노드가 비트라인과 워드라인에 의한 자기정렬 방식으로 셀 트랜지스터의 소오스에 직접 접속되지 때문에 정렬마진(alignment margin)을 개선할 수 있다.

Claims (10)

1. 반도체 기판상에 게이트 산화막, 제1도전물질, 제2도전물질 및 제1절연물질을 순차적으로 적층한 후 패터닝하여 그 상부에 캡핑층이 형성된 워드라인을 형성하는 단계; 이온주입 공정에 의해 상기 워드라인의 소오스 및 드레인 영역을 형성하는 단계; 상기 워드라인 양 측벽에 워드라인 스페이서를 형성하는 단계; 상기 반도체 기판상에 제1층간절연막을 형성하는 단계; 상기 제1층간 절연막을 식각하여 특정영역에 콘택 홀을 형성하는 단계; 상기 제1층간절연막상에 캡핑층이 형성된 비트라인을 형성하는 단계; 상기 비트라인 양 측벽에 스페이서를 형성하는 단계; 상기 반도체 기판상에 제2층간절연막을 형성하는 단계; 상기 비트라인과 워드라인을 마스크로하여 상기 제2층간절연막 및 제1층간 절연막을 식각하여 스토리지 노드와 셀 트랜지스터의 소오스를 연결시키기 위한 콘택 홀을 형성하는 단계; 및 상기 소오스에 직접 접속되는 스토리지 노드를 형성하는 단계를 구비하는 것을 특징으로 하는 DRAM 셀의 제조방법.
2. 제1항에 있어서, 상기 제1절연물질은 실리콘질화막으로 이루어진 것을 특징으로 하는 DRAM 셀의 제조방법.
3. 제1항에 있어서, 상기 워드라인 스페이서는 실리콘질화막을 형성하는 것을 특징으로 하는 DRAM 셀의 제조방법.
4. 제1항에 있어서, 상기 비트라인은 전도성이 우수한 텅스텐(W)으로 이루어진 단일층 및 TiN의 장벽금속과 텅스텐이 적층된 이중층 중의 어느 하나로 형성하는 것을 특징으로 하는 DRAM 셀의 제조방법.
5. 제1항에 있어서, 상기 비트라인 스페이서는 산화막과의 선택비가 높은 실리콘질화막으로 형성하는 것을 특징으로하는 DRAM셀의 제조방법.
6. 제1항에 있어서, 상기 제2 층간절연막 및 제1층간 절연막을 식각할 때 사용하는 식각물질은 C₃F₈또는 C₄F₈인 것을 특징으로 하는 DRAM 셀의 제조방법.
7. 제9항에 있어서, 상기 식각물질은 상기 제2 층간절연막 및 제1층간 절연막들에 대한 상기 비트라인과 워드라인의 캡핑층과 스페이서의 식각비가 20:1 이상이 되도록 구성된 물질인 것을 특징으로 하는 DRAM 셀의 제조방법.
8. 제1항에 있어서, 상기 제2층간절연막 및 제1층간절연막을 식각할 때 사용하는 압력은 3∼4mT 인 것을 특징으로 하는 DRAM 셀의 제조방법.
9. 제1항에 있어서, 상기 제1층간절연막은 BPSG(Borophosphorus Silica Glass) 및 오존(O₃)-TEOS 중의 어느 하나를 사용하여 형성하는 것을 특징으로 하는 DRAM 셀의 제조방법.
10. 제1항에 있어서, 상기 제1층간절연막과 제2층간절연막을 에치백 및 기계화학적 연마(CMP) 중 어느 한 공정으로 형성하는 것을 특징으로 하는 DRAM 셀의 제조방법.