JP5296672B2 - ストレッサを備える構造及びその製造方法 - Google Patents
ストレッサを備える構造及びその製造方法 Download PDFInfo
- Publication number
- JP5296672B2 JP5296672B2 JP2009506654A JP2009506654A JP5296672B2 JP 5296672 B2 JP5296672 B2 JP 5296672B2 JP 2009506654 A JP2009506654 A JP 2009506654A JP 2009506654 A JP2009506654 A JP 2009506654A JP 5296672 B2 JP5296672 B2 JP 5296672B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- region
- stressor
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000005530 etching Methods 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000007864 aqueous solution Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000006835 compression Effects 0.000 description 10
- 238000007906 compression Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
本開示は概して半導体素子に関し、より詳細には、２つのエッチング停止層（ＥＳＬ）を用いたストレッサ構造を有する半導体素子の製造方法に関する。
薄い歪みシリコン層をＣＭＯＳ素子のチャネル層に使用すると、これらの素子の性能特性が向上することが判明している。歪みをチャネル層に生じさせることにより、当該層内の個々のシリコン原子を強制的に、これらのシリコン原子の格子構造の中で、歪みの無い材料における場合よりも互いから遠く離す、または互いに更に近接させる。格子間隔を広くする、または狭くすることにより、素子の電子バンド構造に変化が生じるので、電流担体（すなわち、電子及び正孔）の移動度がチャネル層内で大きくなって、トランジスタを流れる電流が大きくなり、そして回路速度が速くなる。
ＣＭＯＳ素子では、歪みチャネル層は、局所的な機械的応力を素子に加えることにより得られる。電子移動度、従ってＮＭＯＳ性能は、引っ張り応力を電流が流れる方向に沿って（すなわち、当該方向に平行に）加える、または電流の流れる方向に直交に加えることにより高めることができる。正孔移動度、従ってＰＭＯＳ性能は、圧縮応力を電流が流れる方向に平行に加え、かつ引っ張り応力を電流が流れる方向に直交に加えることにより高めることができる。
コンタクトＥＳＬ（エッチング停止層）膜を利用して、局所的な機械的応力、特に引っ張り応力または圧縮応力をＮＭＯＳ素子またはＰＭＯＳ素子のチャネル層に加えることができる。従って、引っ張り応力はＮＭＯＳチャネルに、引っ張り歪みエッチング停止膜を設けることにより加えることができ、そして圧縮応力はＰＭＯＳチャネルに、圧縮歪みエッチング停止膜を設けることにより加えることができる。しかしながら、ＣＭＯＳ性能を最大にするためには、圧縮応力膜または引っ張り応力膜のいずれかをＣＭＯＳトランジスタの両方の領域に適用する構成を回避することが望ましい、というのは、圧縮応力膜によってＮＭＯＳ性能が劣化する可能性があるとともに、引っ張り応力膜によってＰＭＯＳ性能が劣化する可能性があるからである。従って、引っ張り応力膜及び圧縮応力膜をそれぞれ別々に、ＣＭＯＳトランジスタのＮＭＯＳ領域及びＰＭＯＳ領域にのみ設ける種々の方法がこの技術分野において開発されている。
このような方法によってＣＭＯＳトランジスタの性能を向上させることができるにも拘わらず、実際には、結果として得られるトランジスタの特性が大きく変わってしまうことが多い。更に、これらのトランジスタを形成するために広く使用される方法によって多くの場合、許容できないほど多くの欠陥が生じる。従って、この技術分野では、結果として得られるトランジスタの特性の均一性が更に高く、かつ欠陥の発生が少なくなるようなＣＭＯＳトランジスタを形成する方法が必要になる。これらの要求、及び他の要求は、本明細書に記載される方法及び素子によって満たすことができる。
一の態様では、半導体素子を形成する方法が提供される。本方法によれば、基板を、第１及び第２ゲート構造が基板の上に配設されるように設ける。第１ストレッサ層を基板の上に形成し、そして犠牲層を第１ストレッサ層の上に形成する。第２ストレッサ層を犠牲層の上に形成する。
別の態様では、半導体素子を形成する方法が提供される。本方法によれば、基板を、第１及び第２ゲート構造が基板の上に配設されるように設け、第１ゲート構造は素子のＮＭＯＳ領域内に配置され、そして第２ゲート構造は素子のＰＭＯＳ領域内に配置される。第１応力形成層を基板の上に形成する。次に、素子を、第１ゲート構造が露出し、そして第２ゲート構造が被覆されるようにマスクし、更に第１応力形成層を第１エッチングにより部分的にエッチングして、第１応力形成層の一部分が第１ゲート構造を被覆するようにする。
本開示のこれらの態様、及び他の態様を以下に更に詳細に説明する。
理論に拘束されないとすると、ＣＭＯＳ素子に観察される欠陥の発生、及び素子性能の変化は、一部の理由として、引っ張りストレッサ膜及び圧縮ストレッサ膜を画定するために使用されるエッチングプロセスによって、基板上の金属シリサイド領域（ソース領域及びドレイン領域の上に延びる領域だけでなく、ゲート電極の上に延びる領域を含む）も部分的にエッチングされて、これらの領域が部分的に除去されるために生じると考えられている。同様に、これらのエッチングプロセスによって、一方の、または両方のストレッサ膜が薄くなり、これによって今度は、これらの膜から素子のチャネル領域に加わる圧縮応力または引っ張り応力の大きさが変化するとも考えられている。
理論に拘束されないとすると、ＣＭＯＳ素子に観察される欠陥の発生、及び素子性能の変化は、一部の理由として、引っ張りストレッサ膜及び圧縮ストレッサ膜を画定するために使用されるエッチングプロセスによって、基板上の金属シリサイド領域（ソース領域及びドレイン領域の上に延びる領域だけでなく、ゲート電極の上に延びる領域を含む）も部分的にエッチングされて、これらの領域が部分的に除去されるために生じると考えられている。同様に、これらのエッチングプロセスによって、一方の、または両方のストレッサ膜が薄くなり、これによって今度は、これらの膜から素子のチャネル領域に加わる圧縮応力または引っ張り応力の大きさが変化するとも考えられている。
従って、前述の問題は、基板及び引っ張りストレッサ膜及び圧縮ストレッサ膜を、これらの膜を画定するために使用されるエッチングプロセスの間に保護するＣＭＯＳトランジスタ形成プロセスを提供することにより解決することができることが分かる。詳細には、基板（及び、特に基板上に画定される金属シリサイド領域）が部分的に除去されることがないように基板を保護することができるが、基板の保護は、マルチステップ（多段階）エッチングを、これらの膜を基板の内、これらの膜の形成が望ましくない部分から除去するために普通に使用される単一のドライエッチングの代わりに用いることにより行なわれる。このようなマルチステップエッチングプロセスでは、第１エッチングを利用して膜の主要部分を除去すると共に、第２エッチング（または、複数回のエッチング）を使用して膜の残りの部分を除去することができる。第１エッチングは、例えば高いエッチングレートを用いた時限エッチング（ｔｉｍｅｄ ｅｔｃｈ）とし、第２エッチングは、基板（及び、基板上に画定される金属シリサイド領域）をエッチングし難いという点で、基板に対する選択性が第１エッチングよりも高いエッチングとすることができる。
引っ張りストレッサ膜及び／又は圧縮ストレッサ膜は、犠牲層（好適には酸化膜層）がこれらのストレッサ膜の間に設けられるが、薄膜化しないようにこれらのストレッサ膜を保護する必要があることも判明している。次に、犠牲層に対して、犠牲層をエッチングし難いという点で適切な選択性を示すエッチングを使用して、これらのストレッサ膜の内の一方を、残りの方の膜をエッチングすることなく、または薄膜化することなく除去することができる。犠牲層は後の時点で、残りのストレッサ膜をエッチングし難いという点で、残りのストレッサ膜に対して選択性を示す適切なエッチングで除去することができる。この手法によって、同じＣＭＯＳ構造の内部に位置し、かつ化学的に同様または同じである引っ張りストレッサ膜及び圧縮ストレッサ膜を、薄膜化またはエッチングを生じることなく選択的にエッチングすることができる。
本明細書に開示する方法は、ＭＯＳＦＥＴ素子を、２つのエッチング停止層（ＥＳＬ）を用い、かつストレッサを統合した構造として形成するプロセスを示す図１〜９に示す従来技術によるプロセスに関連付けながら理解される必要がある。これらの図は、図を簡易かつ明瞭にするために所定の形態に簡易化されている。従って、例えばこれらの図には示されないが、半導体素子におけるＮＭＯＳ領域及びＰＭＯＳ領域は通常、互いから一つ以上のトレンチ分離構造によって絶縁されることを理解されたい。
図１に示すように、基板１０３を備える構造１０１が設けられ、この基板１０３の上には、ＣＭＯＳ素子のＰＭＯＳ領域及びＮＭＯＳ領域にそれぞれ対応する第１ゲート構造１０５及び第２ゲート構造１０７が画定される。ゲート構造１０５，１０７の各ゲート構造は、ゲート電極１０９と、そして隣接するスペーサ構造１１１と、を含む。シリサイド層１１３はゲート電極１０９の上に、そして基板１０３の内、ゲート電極に隣接する部分の上に設けられる。
次に、図２を参照すると、引っ張りストレッサ層１１５を基板の上に堆積させる。引っ張りストレッサ層１１５はコンフォーマル層として堆積させることが好ましい。
次に、図３に示すように、第１フォトレジスト層１１７を構造の上に塗布し、そしてパターニングして、構造の内、第１ゲート構造１０５を含む領域が露出し、かつ構造の内、第２ゲート構造１０７を含む領域がマスクされるようにする。次に、引っ張りストレッサ層１１５の露出部分を素子からドライエッチングで図４に示すように除去する。次に、第１フォトレジスト層１１７を図５に示すように剥離し、その後、コンフォーマルな圧縮ストレッサ層１１９を構造の上に、図６に示すように堆積させる。
次に、図３に示すように、第１フォトレジスト層１１７を構造の上に塗布し、そしてパターニングして、構造の内、第１ゲート構造１０５を含む領域が露出し、かつ構造の内、第２ゲート構造１０７を含む領域がマスクされるようにする。次に、引っ張りストレッサ層１１５の露出部分を素子からドライエッチングで図４に示すように除去する。次に、第１フォトレジスト層１１７を図５に示すように剥離し、その後、コンフォーマルな圧縮ストレッサ層１１９を構造の上に、図６に示すように堆積させる。
次に、図７に示すように、第２フォトレジスト層１２１を塗布し、そしてパターニングして、構造の内、第２ゲート構造１０７を含む領域が露出し、かつ構造の内、第１ゲート構造１０５を含む領域がマスクされるようにする。次に、図８に示すように、圧縮ストレッサ層１１９を露出領域から適切なエッチャントで除去する。次に、第２フォトレジスト層１２１を剥離して、図９に示す構造を形成する。
これまでに説明したプロセスは幾つかの顕著な不具合を呈する。詳細には、このプロセスでは、ドライエッチングを利用して引っ張りストレッサ層１１５の内、素子のＰＭＯＳ領域の第１ゲート構造１０５（図４参照）の上に延びる部分を除去する。このエッチングによって多くの場合、下地の金属シリサイド１１３が部分的に除去され、従って素子の電気特性が劣化する。
更に、このプロセスでは、エッチングを利用して、圧縮ストレッサ層１１９の内、素子のＮＭＯＳ領域の第２ゲート構造１０７（図７〜８参照）の上に延びる部分を除去する。多くの場合、圧縮ストレッサ層及び引っ張りストレッサ層は化学的に同様の構成とする、または同じ構成とすることができる（例えば、両方のストレッサ層は、異なる方法で処理されることにより正味の引っ張り応力または圧縮応力が発生しているＳｉＮ層を含むことができる）。従って、２つのストレッサ層の内の一方を選択的にエッチングするためのドライエッチング選択性が低い場合が多い。その結果、このエッチングプロセスでは、引っ張りストレッサ層１１５がトランジスタのＮＭＯＳ領域において薄くなり易い。更にやっかいなことに、この薄膜化の程度を予測することが非常に難しく、かつ制御することが難しい。その結果、このプロセスによって、引っ張り応力が、結果として得られるトランジスタのＮＭＯＳ領域において変化し、従って不所望の変化がこれらの素子の電気特性に生じる。また、このコンタクトエッチング停止層の膜厚が変化することにより、欠陥が発生するので、回路歩留まりの問題が生じる。
前述の不具合は、図１０〜１８に示すプロセスによって解決することができる。図１０によれば、プロセスは図１に示す構造と同様である構造２０１から始まる。この構造は半導体基板２０３を備え、この基板２０３の上には、ＣＭＯＳトランジスタのＰＭＯＳ領域及びＮＭＯＳ領域にそれぞれ対応する第１ゲート構造２０５及び第２ゲート構造２０７が画定される。ゲート構造２０５，２０７の各ゲート構造は、ゲート電極２０９と、そして隣接するスペーサ構造２１１と、を含む。金属シリサイド層２１３はゲート電極２０９の上に、そして基板２０３の内、当該ゲート電極に隣接する部分の上に設けられる。
次に、図１１に示すように、引っ張りストレッサ層２１５を基板の上に堆積させる。引っ張りストレッサ層２１５はコンフォーマル層として堆積させることが好ましい。次に、酸化膜層２１６を引っ張りストレッサ層２１５の上に、図１２に示すように堆積させる。
次に、図１３に示すように、第１フォトレジスト層２１７を構造の上に塗布し、そしてパターニングして、構造の内、第１ゲート構造２０５を含む領域が露出し、かつ構造の内、第２ゲート構造２０７を含む領域がマスクされるようにする。次に、酸化膜層２１６、及び引っ張りストレッサ層２１５の一部分を素子の露出部分から図１４に示すように除去する。好適には、プラズマエッチングを使用して、酸化膜層２１６、及び引っ張りストレッサ層２１５の主要部分の両方を除去する。この処理は、時限エッチングまたは終点検出エッチングで行なうことができる。
次に、図１５に示すように、第１フォトレジスト層２１７を剥離し、そして更に別のエッチング（ドライまたはウェット）エッチングを使用して、引っ張りストレッサ層２１５の残りの部分を、酸化膜層２１６をハードマスクとして使用して除去する。このプロセスの或る変形例では、エッチングは第１フォトレジスト層２１７を剥離する前に実施することができる。特に、引っ張りストレッサ層２１５の主要部分を除去するために使用されるドライエッチングよりも、ずっと高い選択性を酸化膜ハードマスク層２１６及び金属シリサイド２１３の両方に対して示すエッチング（ドライまたはウェット）を使用することができる。別の実施形態では、単なる２ステップ（段階）ではなくマルチステップ（多段階）エッチングを使用して全ての材料の除去を更に高精度に制御する。
次に、図１６に示すように、コンフォーマルな圧縮ストレッサ層２１９を構造の上に堆積させる。次に、第２フォトレジスト層２２１を構造の上に、図１７に示すように塗布し、そしてパターニングして、構造の内、第２ゲート構造２０７を含む領域が露出し、かつ構造の内、第１ゲート構造２０５を含む領域がマスクされるようにする。次に、図１８に示すように、圧縮ストレッサ層２１９の露出部分を適切なエッチャントで、酸化膜層２１６をエッチング停止層として使用して除去し、そして第２フォトレジスト層２２１を次に剥離する。
多くの変形及び変更を図１０〜１８に示す手順に、これまでに既に説明した手順とは異なるように加えることができる。例えば、引っ張り応力層を最初に堆積させるのではなく、圧縮応力層を最初に堆積させることができる。この処理は、例えば図１０〜１８に示す手順を変更して、層２１５が圧縮ストレッサ層になり、かつ層２１９が引っ張りストレッサ層になるようにし、更に第１ゲート構造２０５及び第２ゲート構造２０７がそれぞれ、ＣＭＯＳトランジスタのＮＭＯＳ領域及びＰＭＯＳ領域に対応するようにすることにより行なうことができる。
図１０〜１８に示すプロセスは、図１〜９に示す従来技術によるプロセスよりも多くの優れた利点を提供する。これらの利点は図１９を参照することにより理解することができ、図１９を図１８の構造と比較すると、図１９は、図１〜９に示す従来技術によるプロセスから生じ得る複数の不具合の内の幾つかの不具合を示している。詳細には、既に述べたように、図１〜９の従来技術によるプロセスに使用されるドライエッチングによって、金属シリサイド層２１３が部分的に除去され（この部分的な除去は図１９の領域２３１として示される）、そしてその結果、素子の電気特性が劣化する。これとは異なり、図１０〜１８に示すプロセスでは、引っ張りストレッサ層２１５は２ステップでエッチングされる。第１ステップでは、引っ張りストレッサ材料２１５の主要部分を、好ましくは時限エッチングまたは終点を検出するドライエッチングで除去する。次に、引っ張りストレッサ層２１５の残りの部分は、金属シリサイド２１３を、金属シリサイドがエッチングされ難いという点で金属シリサイドに対して高い選択性を示す適切なエッチングであるドライエッチングまたはウェットエッチングで除去される。従って、金属シリサイド２１３が部分的に除去される現象は回避される。
更に、図１０〜１８に示すプロセスでは、引っ張りストレッサ層２１５と圧縮ストレッサ層２１９との間に配置される酸化膜層２１６を利用する。圧縮ストレッサ層２１９を素子のＮＭＯＳ領域から次の工程で除去している間、この酸化膜層２１６は、図１９に示すエッチングの間の圧縮ストレッサ層２１９の薄膜化を防止するハードマスクとして、またはエッチング停止層として利用される（薄膜化の様子は、図を分かり易くするために図１９ではかなり誇張して描かれている）。従って、図１０〜１８に示すプロセスによって、化学的に類似する、または同じ材料を使用して、引っ張り応力及び圧縮応力の両方をＣＭＯＳトランジスタの適切な領域に発生させることができ、圧縮ストレッサ層２１９を素子のＰＭＯＳ領域から除去している間に引っ張りストレッサ層２１５を薄膜化することがない。
本明細書に記載される方法及び装置におけるストレッサ層に使用される材料は、高融点絶縁材料、または選択的に物理的エッチングされる性質を持つ材料を含むことができる。このような膜は、例えば窒化シリコン（例えば、Ｓｉ３Ｎ４またはＳｉｘＮｙ）及び又は酸窒化シリコン（例えば、ＳｉｘＯＮｙ）を含むことができる。これらの材料は、化学気相成長（ＣＶＤ）、プラズマ支援化学気相成長（ＰＥＣＶＤ）、または物理気相成長（ＰＶＤ）のような従来の方法によって成長させることができる、または全面に堆積させることができる。このような膜は高精度に制御された膜厚に形成することができる。
これらの膜によって加わる応力の種類及び大きさを含む、本明細書に記載されるストレッサ膜の物理特性は、膜を形成するために使用されるプロセスパラメータを適切に操作することにより選択することができる。このようなパラメータとして、例えば堆積圧力、プラズマ電力、プロセスにおける化学種、及びウェハと電極との間隔を挙げることができる。例えば、約１０００ＭＰａ超の引っ張り応力を示す引っ張り応力膜は、次のＣＶＤパラメータ：約３５０〜５００℃の温度、約１〜１０Ｔｏｒｒの圧力、１．０〜１．３ｃｍのウェハ／電極間の間隔、シラン及びアンモニアのようなプロセスガス、及び窒素、ヘリウム、及びアルゴンのような不活性ガスの組み合わせ、及び約０．０５〜０．３２ワット／平方センチメートル（Ｗ／ｃｍ２）の範囲の合計ＲＦ電力密度を使用して形成することができる。同様に、約２０００ＭＰａ超の絶対値を有する圧縮応力を示す圧縮応力膜は、次のＣＶＤパラメータ：約３５０〜５００℃の温度、約１〜１０Ｔｏｒｒの圧力、０．０５〜１．１ｃｍのウェハ／電極間の間隔、シラン及びアンモニアのようなプロセスガス、及び窒素、ヘリウム、及びアルゴンのような不活性ガスの組み合わせ、及び約０．０５〜０．８Ｗ／ｃｍ２の範囲の合計ＲＦ電力密度を使用して形成することができる。
種々のウェットエッチング及びドライエッチングを本明細書に記載されるプロセスに使用して、引っ張りストレッサの残りの部分を素子のＮＭＯＳ領域から除去することができる。ＥＳＬ膜のドライエッチングは、ハロゲン含有ガスを単独で、またはキャリアガスを含むことができる他のガスと混合して使用する標準のエッチング方法を使用することにより行なうことができる。ガスの選択は、必要な選択性の種類によって変わる形で行なわれる。マルチステップエッチングプロセスにおいてエッチング速度が相対的に速い１回目の通常のエッチングを行なう場合（例えば、図１４に示すエッチングを参照されたい）、通常のエッチャントガスとして、これらに制限されないが、ＣＦ４，ＣＨＦ３，ＣＨ３Ｆ，ＳＦ６，及びＮＦ３を挙げることができる。このようなマルチステップエッチングプロセスにおいてエッチング速度が相対的に遅い２回目の通常のエッチングを行なう場合、選択されるガスとして、これらに制限されないが、ＣＨ２Ｆ２，Ｃ４Ｆ８，Ｃ４Ｆ６，ＣＯ，Ｎ２，及びＡｒを挙げることができる。適切なウェットエッチャントとして、これらに制限されないが、約１：５０〜１：１０００のＨＦ：Ｈ２Ｏ濃度のＨＦ（フッ酸）希釈水溶液を挙げることができる。
本発明に関する上の記述は例示であり、制限的な意味として捉えられるべきではない。従って、種々の追加、置き換え、及び変更を上述の実施形態に対して、本発明の技術範囲から逸脱しない限り行なうことができることを理解されたい。従って、本発明の技術範囲は添付の請求項の記載に基づいて解釈されるべきである。
Claims (15)
- 第１及び第２の領域を有する基板を設ける工程であって、前記第１の領域は第１ゲート構造及び第１シリサイド領域を備えており、前記第２の領域は第２ゲート構造及び第２シリサイド領域を備える、前記工程と、
前記基板の上に、前記第１の領域の上に延伸している第１の区分と、前記第２の領域の上に延伸している第２の区分とを有する第１ストレッサ層を形成する工程と、
前記第１ストレッサ層における第１及び第２の区分の上に犠牲層を形成する工程と、
前記犠牲層の上に、前記第１の区分の上の犠牲層が露出され且つ前記第２の区分の上の犠牲層が被覆されるように、第１マスクを形成する工程と、
第１エッチングにより、前記第１の区分の上の犠牲層と前記第１の区分における第１の部分とを除去する工程と、
前記第１マスクを除去する工程と、
第１マスクを除去した後に、第２エッチングにより、前記第１シリサイド領域を露出するように、前記第１の区分における第２の部分を除去する工程であって、前記第２エッチングに際して前記犠牲層はハードマスクとして機能し、前記第２エッチングは、前記第１エッチングよりも前記第１シリサイド領域及び前記犠牲層の両方に対する選択性が高い、前記工程とからなる、半導体素子の製造方法。 - 前記第２エッチングの後に、前記第１の領域及び前記犠牲層の上に第２ストレッサ層を形成する工程と、
前記犠牲層をエッチング停止層として利用して、同犠牲層の上の第２ストレッサ層をエッチングによって除去する工程とを更に備える、請求項１に記載の半導体素子の製造方法。 - 前記半導体素子はＣＭＯＳトランジスタである、請求項２に記載の半導体素子の製造方法。
- 前記トランジスタのＰＭＯＳ領域には第１ゲート構造を設け、及び前記トランジスタのＮＭＯＳ領域には第２ゲート構造を設ける、請求項３に記載の半導体素子の製造方法。
- 前記第１ストレッサ層は前記第２ゲート構造の上に延伸し、及び前記第２ストレッサ層は前記第１ゲート構造の上に延伸している、請求項４に記載の方法。
- 前記第１エッチングの終了後、前記第１ストレッサ層の第１の区分における第２の部分は、第１の領域の全体を覆っている、請求項１に記載の半導体素子の製造方法。
- 前記第２エッチングでは、ＣＨ２Ｆ２，Ｃ４Ｆ８，Ｃ４Ｆ６，ＣＯ，Ｎ２，及びＡｒから成るグループから選択されるガスを利用する、請求項１に記載の半導体素子の製造方法。
- 前記第２エッチングはＨＦ（フッ酸）水溶液エッチングである、請求項１に記載の半導体素子の製造方法。
- 前記第１及び第２ゲート構造の上に延伸している第２ストレッサ層を形成する工程をさらに備える、請求項１に記載の半導体素子の製造方法。
- 前記第２ストレッサ層のうち、前記第２ゲート構造の上に延在する部分を露出させ、かつ第１ゲート構造の上に延在する部分を被覆するための第２マスクを形成する工程と、
第２ストレッサ層の露出部分を除去する工程とをさらに備える、
請求項９に記載の半導体素子の製造方法。 - 前記第１ストレッサ層によって引っ張り応力が前記基板に加わり、及び、前記第２ストレッサ層によって圧縮応力が前記基板に加わる、請求項２又は９に記載の半導体素子の製造方法。
- 前記第１及び第２ストレッサ層は窒化シリコンからなる、請求項２又は９に記載の半導体素子の製造方法。
- 前記第２ストレッサ層によって引っ張り応力が前記基板に加わり、及び前記第１ストレッサ層によって圧縮応力が前記基板に加わる、請求項２又は９に記載の半導体素子の製造方法。
- 第１ゲート構造及び第１シリサイド層を含む第１領域と、第２ゲート構造及び第２シリサイド層を含む第２領域とを有する基板を設ける工程であって、素子のＮＭＯＳ領域に第１ゲート構造が配置され、かつ前記素子のＰＭＯＳ領域に第２ゲート構造が配置されている、前記工程と、
前記基板の上に第１応力形成材料の第１の層を形成する工程と、
前記第１応力形成材料の第１の層の上に犠牲層を形成する工程と、
第１領域を覆う第１応力形成材料の第１の層の上の犠牲層を露出させ、かつ第２領域を覆う第１応力形成材料の第１の層の上の犠牲層を被覆するように、前記犠牲層の上にマスクを形成する工程と、
前記第１応力形成材料の第１の層の一部分が第１領域を完全に被覆するように、第１エッチングにより、前記第１領域を覆う第１応力形成材料の第１の層の上の犠牲層をエッチングするとともに同第１領域を覆う第１応力形成材料の第１の層を部分的にエッチングする工程と、
前記マスクを除去する工程と、
前記マスクを除去した後に、第２エッチングにより、前記第１シリサイド層を露出するように、前記第１領域を被覆している前記第１応力形成材料の第１の層の前記一部分を除去する工程であって、前記第２エッチングに際して前記犠牲層はハードマスクとして機能し、前記第２エッチングは、前記第１エッチングよりも前記第１シリサイド層及び前記犠牲層の両方に対する選択性が高い、前記工程とを備える、半導体素子の製造方法。 - 前記第１応力形成材料の第１の層の上に第２応力形成材料の第２の層を形成する工程を更に備え、前記第１応力形成材料は、前記第２応力形成材料と化学的に異なる、請求項１４に記載の半導体素子の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/408,347 | 2006-04-21 | ||
| US11/408,347 US7528029B2 (en) | 2006-04-21 | 2006-04-21 | Stressor integration and method thereof |
| PCT/US2007/063439 WO2007124209A2 (en) | 2006-04-21 | 2007-03-07 | Stressor integration and method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009534849A JP2009534849A (ja) | 2009-09-24 |
| JP5296672B2 true JP5296672B2 (ja) | 2013-09-25 |
Family
ID=38619976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009506654A Active JP5296672B2 (ja) | 2006-04-21 | 2007-03-07 | ストレッサを備える構造及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7528029B2 (ja) |
| EP (1) | EP2013903A4 (ja) |
| JP (1) | JP5296672B2 (ja) |
| KR (1) | KR20090008249A (ja) |
| CN (1) | CN101427364A (ja) |
| TW (1) | TW200741978A (ja) |
| WO (1) | WO2007124209A2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005046978B4 (de) * | 2005-09-30 | 2007-10-04 | Advanced Micro Devices, Inc., Sunnyvale | Technik zum Erzeugen einer unterschiedlichen mechanischen Verformung durch Bilden eines Kontaktätzstoppschichtstapels mit unterschiedlich modifizierter innerer Verspannung |
| KR100703986B1 (ko) * | 2006-05-22 | 2007-04-09 | 삼성전자주식회사 | 동작 특성과 플리커 노이즈 특성이 향상된 아날로그트랜지스터를 구비하는 반도체 소자 및 그 제조 방법 |
| US7935587B2 (en) * | 2006-06-09 | 2011-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Advanced forming method and structure of local mechanical strained transistor |
| DE102006046374B4 (de) * | 2006-09-29 | 2010-11-11 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Reduzieren der Lackvergiftung während des Strukturierens von Siliziumnitridschichten in einem Halbleiterbauelement |
| US8247850B2 (en) * | 2007-01-04 | 2012-08-21 | Freescale Semiconductor, Inc. | Dual interlayer dielectric stressor integration with a sacrificial underlayer film stack |
| US7645651B2 (en) * | 2007-12-06 | 2010-01-12 | Freescale Semiconductor, Inc. | LDMOS with channel stress |
| DE102007063272B4 (de) * | 2007-12-31 | 2012-08-30 | Globalfoundries Inc. | Dielektrisches Zwischenschichtmaterial in einem Halbleiterbauelement mit verspannten Schichten mit einem Zwischenpuffermaterial |
| JP5347283B2 (ja) * | 2008-03-05 | 2013-11-20 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| DE102008021555B4 (de) * | 2008-04-30 | 2010-07-22 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren mit einer Abscheidung verspannungsinduzierender Schichten über mehreren ersten und mehreren zweiten Transistoren |
| US8003454B2 (en) * | 2008-05-22 | 2011-08-23 | Freescale Semiconductor, Inc. | CMOS process with optimized PMOS and NMOS transistor devices |
| US20090289280A1 (en) * | 2008-05-22 | 2009-11-26 | Da Zhang | Method for Making Transistors and the Device Thereof |
| US8871587B2 (en) * | 2008-07-21 | 2014-10-28 | Texas Instruments Incorporated | Complementary stress memorization technique layer method |
| JP5264834B2 (ja) | 2010-06-29 | 2013-08-14 | 東京エレクトロン株式会社 | エッチング方法及び装置、半導体装置の製造方法 |
| CN102376646B (zh) * | 2010-08-24 | 2014-03-19 | 中芯国际集成电路制造(上海)有限公司 | 改善双应力氮化物表面形态的方法 |
| CN108231766B (zh) * | 2016-12-14 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| EP3572549A1 (fr) | 2018-05-24 | 2019-11-27 | Richemont International S.A. | Article de joaillerie |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5418279A (en) * | 1977-07-11 | 1979-02-10 | Nec Corp | Pattern formation method |
| CN1449585A (zh) * | 2000-11-22 | 2003-10-15 | 株式会社日立制作所 | 半导体器件及其制造方法 |
| JP2003086708A (ja) | 2000-12-08 | 2003-03-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6410938B1 (en) | 2001-04-03 | 2002-06-25 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating |
| JP4173672B2 (ja) * | 2002-03-19 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| US6696334B1 (en) * | 2002-09-30 | 2004-02-24 | Advanced Micro Devices, Inc. | Method for formation of a differential offset spacer |
| JP2004153127A (ja) * | 2002-10-31 | 2004-05-27 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7015089B2 (en) * | 2002-11-07 | 2006-03-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to improve etching of resist protective oxide (RPO) to prevent photo-resist peeling |
| US7015082B2 (en) | 2003-11-06 | 2006-03-21 | International Business Machines Corporation | High mobility CMOS circuits |
| JP4700295B2 (ja) * | 2004-06-08 | 2011-06-15 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| JP4794838B2 (ja) * | 2004-09-07 | 2011-10-19 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| US7244644B2 (en) * | 2005-07-21 | 2007-07-17 | International Business Machines Corporation | Undercut and residual spacer prevention for dual stressed layers |
-
2006
- 2006-04-21 US US11/408,347 patent/US7528029B2/en active Active
-
2007
- 2007-03-07 KR KR1020087025621A patent/KR20090008249A/ko not_active Application Discontinuation
- 2007-03-07 WO PCT/US2007/063439 patent/WO2007124209A2/en active Application Filing
- 2007-03-07 JP JP2009506654A patent/JP5296672B2/ja active Active
- 2007-03-07 EP EP07758028A patent/EP2013903A4/en not_active Withdrawn
- 2007-03-07 CN CNA2007800142585A patent/CN101427364A/zh active Pending
- 2007-03-21 TW TW096109790A patent/TW200741978A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW200741978A (en) | 2007-11-01 |
| JP2009534849A (ja) | 2009-09-24 |
| WO2007124209A3 (en) | 2008-09-04 |
| EP2013903A2 (en) | 2009-01-14 |
| US20070249113A1 (en) | 2007-10-25 |
| WO2007124209A2 (en) | 2007-11-01 |
| US7528029B2 (en) | 2009-05-05 |
| KR20090008249A (ko) | 2009-01-21 |
| CN101427364A (zh) | 2009-05-06 |
| EP2013903A4 (en) | 2009-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5296672B2 (ja) | ストレッサを備える構造及びその製造方法 | |
| JP4767946B2 (ja) | 異なるゲート誘電体を用いたｎｍｏｓ及びｐｍｏｓトランジスタを具備する相補型金属酸化物半導体集積回路 | |
| JP4982382B2 (ja) | リセス型ソース／ドレイン領域をｓｏｉウェハに含む半導体形成プロセス | |
| US8247850B2 (en) | Dual interlayer dielectric stressor integration with a sacrificial underlayer film stack | |
| KR101386172B1 (ko) | 반도체 구조 및 그의 제조 방법 | |
| US20060286736A1 (en) | Method for forming an electronic device | |
| KR102507453B1 (ko) | 마이크로전자 가공물에 있어서 실리콘 게르마늄 나노와이어의 형성 중에 질화물층을 보호하는 방법 | |
| JP5413331B2 (ja) | 半導体装置の製造方法 | |
| US7816211B2 (en) | Method of making a semiconductor device having high voltage transistors, non-volatile memory transistors, and logic transistors | |
| US20050124160A1 (en) | Novel multi-gate formation procedure for gate oxide quality improvement | |
| JP2008130963A (ja) | 半導体装置及びその製造方法 | |
| KR100946041B1 (ko) | 듀얼 게이트 산화막 제조방법 | |
| JP2003534659A (ja) | 半導体装置の反射防止膜をドライエッチングにより除去する方法 | |
| JP2010519724A (ja) | 金属電極を有する半導体素子の形成、及び半導体素子の構造 | |
| KR20050000970A (ko) | 반도체 소자의 제조방법 | |
| KR100328694B1 (ko) | 반도체 소자의 제조방법 | |
| KR100691943B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101019704B1 (ko) | 반도체 소자의 제조 방법 | |
| US8912099B2 (en) | Method of manufacturing semiconductor device | |
| KR100552806B1 (ko) | 박막 커패시터 제조 방법 | |
| KR100472858B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2007324329A (ja) | 半導体装置の製造方法 | |
| KR100953489B1 (ko) | 반도체소자의 샐리사이드 형성방법 | |
| JPH0774148A (ja) | ドライエッチング方法 | |
| KR20030056114A (ko) | 선택적 에피택셜 성장법을 이용한 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100305 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130613 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5296672 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |