KR100367694B1 - 반도체소자의콘택제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 콘택 제조방법에 관한 것으로, 콘택플러그를 형성하기 위해 전체표면 상부에 금속층을 증착한 후 에치백을 실시한 후 셀영역과 주변회로영역에 걸친 단차부분에 발생한 금속층 잔류물을 제거하기 위해 다시 전체 상부에 소정 두께의 감광막을 증착한 후, 소정 두께 감광막을 식각하여 단차가 진 영역의 금속층 잔류물이 일부 노출되고 콘택플러그 상에는 감광막이 일부 잔류하여 노출되지 않도록 하고, 이 상태에서 금속층 잔류물만 제거하는 화학처리를 실시한 후, 건식식각으로 잔류하는 감광막을 제거함으로써 콘택플러그의 손실을 방지하여 콘택의 특성을 향상시킬 수 있으며 후속공정을 안정시킬 수 있다.

Description

반도체 소자의 콘택 제조방법

본 발명은 반도체소자의 콘택 제조방법에 관한 것으로, 특히 콘택홀 내에 금속박을 증착하여 콘택홀을 매립시키는 공정에 있어서, 금속원자를 블랭킷(Blancket)으로 증착한 후, 콘택 부분에만 금속원자를 남기도록 함으로써 후속공정을 안정화시켜 반도체 소자제조 수율을 향상시킬 수 있는 반도체 소자의 콘택 제조방법에 관한 것이다.

종래의 기술에 따른 콘택 제조공정에 대해 첨부도면을 참조하여 살펴보기로 한다.

제 1A 도 내지 제 1C 도는 종래의 기술에 따른 콘택 제조공정을 도시한 도면이다.

먼저, 실리콘 기판(1) 상부에 소자들을 형성한다. 이때, 상기 실리콘기판(1)의 셀 영역과 주변회로영역에 단차가 형성된다.

다음, 전체 상부에 층간절연막(2)을 형성한다.

그 다음, 금속배선 콘택 마스크를 식각마스크로 이용하여 상기 층간절연막(2)을 식각함으로써 콘택홀을 형성한다.

다음, 금속원자 예컨데, W(텅스텐)이 성장할 수 있도록 글루 레이어(Glue layer)(3)를 증착한다.

이때, 상기 글루 레이어(3)는 금속층 증착 시 층간절연막(2) 위에서는 금속층의 성장속도가 느리므로 전도성을 가지는 물질인 TiN 또는 폴리실리콘 등과 같은 물질을 증착하여 금속층의 성장속도를 빠르게 한다.

그 다음, 상기 글루 레이어(3) 상부에 금속층(4)을 예정된 두께로 증착한다. 이때, 상기 금속층(4)은 W층으로 형성된 것이다. (제 1A 도 참조)

다음, 예정된 두께를 목표로 하여 상기 금속층(4)을 에치백(Etch back)하여 상기 콘택홀을 매립하는 콘택플러그(5)를 형성한다. 이때, 셀영역과 주변회로영역에 걸친 단차가 진 영역에 금속층 잔류물(6)이 남게 된다. 이는 금속층(4)의 증착두께가 셀영역과 주변회로영역의 단차부분에서 두껍게 형성되어 에치백 시 완전히 제거되지 않고 일부가 잔류하게 된다. (제 1B 도 참조)

상기 금속층 잔류물(6)을 제거하기 위해 다시 오버 에치(Over etch)를 실시한다. 그러나, 상기 금속층 잔류물(6)은 제거가 되나, 콘택홀 내의 콘택플러그(5)가 과다하게 식각되어 콘택홀이 완전히 매립되지 않는다. (제 1C 도 참조)

상기와 같이 종래의 기술에 있어서는, 단차영역의 금속층 잔류물을 제거하기 위한 오버 에치공정으로 콘택플러그의 손실이 발생하여 콘택의 특성을 저하시키는 문제점이 있다.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 단차영역의 금속층 잔류물을 제거하기 위해 금속층의 예정된 두께를 에치백한 다음, 전체 상부에 감광막을 도포한 후 상기 감광막을 에치백하여 콘택플러그 상에 감광막패턴을 형성하고, 상기 감광막패턴을 식각마스크로 상기 금속층 잔류물을 제거하여 콘택홀 내의 콘택플러그의 손실없이 콘택 특성을 향상시키는 반도체 소자의 콘택 제조방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위해 본 발명은 반도체 소자의 콘택 제조방법에 있어서,

소정의 하부구조물이 구비되어 셀영역과 주변회로영역 간에 단차가 형성된 실리콘기판 상부에 금속배선 콘택홀이 구비되는 층간절연막을 형성하는 단계와,

전체표면 상부에 글루레이어를 증착하는 단계와,

상기 글루레이어 상부에 금속층을 증착하는 단계와,

상기 금속층을 에치백하여 상기 콘택홀을 매립하는 콘택플러그를 형성하는 단계와,

전체표면 상부에 감광막을 도포하는 단계와,

상기 감광막을 에치백하여 상기 콘택플러그를 보호하는 감광막패턴을 형성하는 단계와,

상기 감광막패턴을 식각마스크로 사용하여 상기 콘택홀 이외에 잔류하는 금속층 잔류물을 제거하는 단계와,

상기 감광막을 제거하는 단계를 구비함을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 콘택 제조방법의 일실시예에 대해 상세히 설명하기로 한다.

제 2A 도 내지 제 2C 도는 본 발명에 따른 반도체 소자비 콘택 제조 공정을 도시한 도면이다.

먼저, 실리콘 기판(21) 상부에 소자들을 형성한다. 이때, 상기 실리콘기판(21)의 셀 영역과 주변회로영역에 단차가 형성된다.

다음, 전체 상부에 층간절연막(22)을 형성한다.

그 다음, 금속배선 콘택 마스크를 식각마스크로 이용하여 상기 층간절연막(22)을 식각함으로써 콘택홀을 형성한다.

다음, 금속원자 예컨데, W(텅스텐)이 성장할 수 있도록 글루 레이어(Glue layer)(23)를 증착한다.

이때, 상기 글루 레이어(23)는 금속층 증착 시 층간절연막(22) 위에서는 금속층의 성장속도가 느리므로 전도성을 가지는 물질인 TiN 또는 폴리실리콘 등과 같은 물질을 증착하여 금속층의 성장속도를 빠르게 한다.

그 다음, 상기 글루 레이어(23) 상부에 금속층(도시안됨)을 예정된 두께로 증착한다. 이때, 상기 금속층은 W층으로 형성된 것이다.

다음, 예정된 두께를 목표로 하여 상기 금속층을 에치백(Etch back)하여 상기 콘택홀을 매립하는 콘택플러그(24)를 형성한다. 이때, 셀영역과 주변회로영역에 걸친 단차가 진 영역에 금속층 잔류물(25)이 남게 된다. 이는 금속층의 증착 두께가 셀영역과 주변회로영역의 단차부분에서 두껍게 형성되어 에치백 시 완전히 제거되지 않고 일부가 잔류하게 된다.

다음, 전체 상부에 일정두께의 감광막(26)을 도포한다. (제 2A도 참조)

그 다음, 상기 감광막(26)을 일정 두께 식각하여 상기 콘택플러그(24) 상에 감광막패턴(27)을 형성한다. 이때, 상기 감광막(26)은 상기 단차부분에 잔류할 수도 있다. (제 2B 도 참조)

다음, 상기 금속층 잔류물(25)을 제거한다. 이때, 상기 글루 레이어(23)에는 손상이 없고, 금속층인 W층만 습식 식각시키는 화학처리 예컨데, NH₄OH 용액을 사용한 화학처리를 실시하여 단차부분의 금속층 잔류물(25)을 완전히 제거한다.

상기 화학처리 즉, 습식식각공정 시 상기 글루 레이어(23)가 식각장벽으로 사용되고, 콘택홀 내의 콘택플러그(24)는 감광막패턴(27)으로 보호되어 손실이 생기지 않는다.

그 다음, 상기 감광막패턴(27)을 건식식각으로 제거한다. (제 2C 도 참조)

따라서, 금속층을 에치백한 후 단차부분에 잔류하는 금속층은 모두 제거가 가능하게 되고, 콘택플러그의 손실을 방지하여 콘택의 특성을 향상시키게 된다.

이상, 상술한 바와 같이 본 발명에 따른 반도체 소자의 콘택 제조방법은 콘택플러그를 형성하기 위해 전체표면 상부에 금속층을 증착한 후 에치백을 실시한 후 셀영역과 주변회로영역에 걸친 단차부분에 발생한 금속층 잔류물을 제거하기 위해 다시 전체 상부에 소정 두께의 감광막을 증착한 후, 소정 두께 감광막을 식각하여 단차가 진 영역의 금속층 잔류물이 일부 노출되고 콘택플러그 상에는 감광막이 일부 잔류하여 노출되지 않도록 하고, 이 상태에서 금속층 잔류물만 제거하는 화학처리를 실시한 후, 건식식각으로 잔류하는 감광막을 제거함으로써 콘택플러그의 손실을 방지하여 콘택의 특성을 향상시킬 수 있으며 후속공정을 안정시킬 수 있다.

제 1A 도 내지 제 1C 도는 종래의 기술에 따른 콘택제조 공정을 도시한 도면.

제 2A 도 내지 제 2C 도는 본 발명의 기술에 따른 콘택제조 공정을 도시한 도면.

< 도면의 주요부분에 대한 부호의 명칭 >

1,21 : 실리콘 기판 2,22 : 층간절연막

3,23 : 글루 레이어(Glue layer) 4 : 금속층

5,24 : 콘택플러그 6,25 : 금속 잔류물

26 : 감광막 27 : 감광막패턴

Claims (5)

1. 소정의 하부구조물이 구비되어 셀영역과 주변회로영역 간에 단차가 형성된 실리콘기판 상부에 금속배선 콘택홀이 구비되는 층간절연막을 형성하는 단계와,

   전체표면 상부에 글루레이어를 증착하는 단계와,

   상기 글루레이어 상부에 금속층을 증착하는 단계와,

   상기 금속층을 에치백하여 상기 콘택홀을 매립하는 콘택플러그를 형성하는 단계와,

   전체표면 상부에 감광막을 도포하는 단계와,

   상기 감광막을 에치백하여 상기 콘택플러그를 보호하는 감광막패턴을 형성하는 단계와,

   상기 감광막패턴을 식각마스크로 사용하여 상기 콘택홀 이외에 잔류하는 금속층 잔류물을 제거하는 단계와,

   상기 감광막을 제거하는 단계를 구비하는 반도체 소자의 콘택 제조방법.
2. 제 1 항에 있어서,

   상기 글루 레이어는 TiN 또는 폴리실리콘으로 형성되는 것을 특징으로 하는 반도체 소자의 콘택 제조방법.
3. 제 1 항에 있어서,

   상기 금속층 잔류물을 상기 글루레이어를 식각장벽으로 사용한 습식식각공정으로 제거되는 것을 특징으로 하는 반도체 소자의 콘택 제조방법.
4. 제 1 항 또는 제 3 항에 있어서,

   상기 금속층 잔류물은 NH₄OH을 식각용액으로 사용하는 습식식각공정으로 제거되는 것을 특징으로 하는 반도체 소자의 콘택 제조방법.
5. 제 1 항에 있어서,

   상기 금속층은 W층인 것을 특징으로 하는 반도체소자의 콘택 제조방법.