KR100423065B1 - 반도체소자의키-홀발생방지방법 - Google Patents

반도체소자의키-홀발생방지방법 Download PDF

Info

Publication number
KR100423065B1
KR100423065B1 KR1019960075156A KR19960075156A KR100423065B1 KR 100423065 B1 KR100423065 B1 KR 100423065B1 KR 1019960075156 A KR1019960075156 A KR 1019960075156A KR 19960075156 A KR19960075156 A KR 19960075156A KR 100423065 B1 KR100423065 B1 KR 100423065B1
Authority
KR
South Korea
Prior art keywords
tungsten
hole
tungsten layer
semiconductor device
etch
Prior art date
Application number
KR1019960075156A
Other languages
English (en)
Other versions
KR19980055919A (ko
Inventor
임태정
안성환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960075156A priority Critical patent/KR100423065B1/ko
Publication of KR19980055919A publication Critical patent/KR19980055919A/ko
Application granted granted Critical
Publication of KR100423065B1 publication Critical patent/KR100423065B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 레이저(Laser) 조사를 이용한 텅스텐(W)-플러그(plug) 에치-백(etchback) 공정에 의한 반도체 소자의 키-홀 발생 방지 방법에 관한 것으로, 텅스텐-플러그 공정에서 발생하는 키-홀(key hole)을 제거하여 홀 리세스(hole recess) 감소를 유도함으로써, 에치(etch) 공정 마진을 증가 시킬 수 있는 반도체 소자의 키-홀 발생 방지 방법에 관한 것이다.

Description

반도체 소자의 키-홀 발생 방지 방법
본 발명은 레이저 조사를 이용한 텅스텐(W)-플러그(plug) 에치-백(etchback) 공정에 의한 반도체 소자의 키-홀 발생 방지 방법에 관한 것으로, 특히 텅스텐-플러그 공정에서 발생하는 키-홀(key hole)을 제거하고, 홀 리세스(hole recess) 감소를 유도함으로써, 에치(etch) 공정 마진을 증가 시킬 수 있는 반도체 소자의 키-홀 발생 방지 방법에 관한 것이다.
일반적으로 현재 적용되는 텅스텐-플러그 공정은 도 1(a) 및 도 1(b)에 도시된 바와 같이 식각 공정시 홀 리세스(3) 및 텅스텐(4) 증착시 이미 존재하는 취약 영역(1)으로 인하여 콘택 홀 영역(2) 내에 키-홀(5)이 발생하게 된다. 특히 식각 공정 시간이 증가 할수록 키-홀(5) 크기가 증가하게 되어 소자의 신뢰성이 저하되는 단점이 있다.
따라서, 본 발명은 레이저 조사를 이용한 텅스텐-플러그 에치-백 공정을 수행함으로써, 홀 리세스 및 키-홀 발생을 방지할 수 있도록 한 반도체 소자의 키-홀 발생 방지 방법을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 키-홀 발생 방지 방법은 레이저 조사를 이용한 텅스텐-플러그 에치-백 공정을 수행하여 홀-리세스 및 키-홀 발생을 방지 하도록 하는 것을 특징으로 한다.
도 1(a) 및 1(b)는 종래의 반도체 소자 제조 공정시 발생되는 키-홀을 나타낸 단면도.
도 2(a) 내지 도 2(e)는 본 발명에 따른 레이저 조사를 이용한 반도체 소자의 키-홀 발생 방지 방법을 설명하기 위해 도시한 단면도.
＜도면의 주요 부분에 대한 부호의 설명＞
1: 취약 영역 2, 13: 콘택 홀 영역
3: 홀 리세스 4, 11, 14: 텅스텐 층
5: 키-홀 12: 마스크
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2(a) 내지 도 2(e)는 본 발명에 따른 레이저 조사를 이용한 반도체 소자의 키-홀 발생 방지 방법을 설명하기 위해 도시한 단면도이다.
먼저 텅스텐 층(11)을 도포하고, 마스크(12)를 콘택 홀 영역(13)에 형성하여 이온 주입 공정을 실시하게 된다. 이 후, 마스크(12)를 제거한 후 텅스텐 층(11)을 식각하게 된다. 이때, 콘택 홀 영역(13)의 텅스텐(14)은 그레인 사이즈가 증가함에 따라 레이저 조사를 받지 않은 기타 지역에 비해 식각비가 감소하게 되고, 이에 따라 충분한 식각을 수행하더라도 콘택 홀 내의 홀-리세스 및 키-홀을 제거할 수 있게 된다.
상술한 바와 같이 본 발명에 의하면 레이저 이온 주입 공정을 사용한 텅스텐-플러그 에치-백 공정에 의해 반도체 소자의 키-홀 발생을 방지할 수 있도록 함으로써, 홀-리세스 감소로 인한 식각 공정 마진을 증가시킬수 있으며, 키-홀 제거로 인하여 소자의 신뢰성을 향상시킬 수 있는 탁월한 효과가 있다.

Claims (1)

  1. (a) 콘택홀이 형성된 반도체 기판이 제공되는 단계;
    (b) 전체 구조 상부에 텅스텐층이 증착되는 단계;
    (c) 상기 콘택홀 영역의 상기 텅스텐층이 노출되도록 포토레지스트 마스크가 형성되는 단계;
    (d) 상기 (c) 단계에서 노출되는 부위가 노출되지 않는 부위보다 그레인 사이즈가 증가되어 식각비가 감소되도록 상기 포토레지스트 마스크에 의해 노출된 상기 텅스텐층에 레이저가 조사되는 단계; 및
    (e) 상기 포토레지스트 마스크가 제거된 후, 에치-백 공정을 실시하여 상기 콘택홀이 매립되도록 텅스텐 플러그가 형성되는 단계를 포함하는 반도체 소자의 키-홀 발생 방지 방법.
KR1019960075156A 1996-12-28 1996-12-28 반도체소자의키-홀발생방지방법 KR100423065B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960075156A KR100423065B1 (ko) 1996-12-28 1996-12-28 반도체소자의키-홀발생방지방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960075156A KR100423065B1 (ko) 1996-12-28 1996-12-28 반도체소자의키-홀발생방지방법

Publications (2)

Publication Number Publication Date
KR19980055919A KR19980055919A (ko) 1998-09-25
KR100423065B1 true KR100423065B1 (ko) 2004-06-10

Family

ID=37329136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960075156A KR100423065B1 (ko) 1996-12-28 1996-12-28 반도체소자의키-홀발생방지방법

Country Status (1)

Country Link
KR (1) KR100423065B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166143A (ja) * 1985-01-18 1986-07-26 Matsushita Electronics Corp 半導体装置の製造方法
KR930011116A (ko) * 1991-11-18 1993-06-23 김광호 반도체장치의 제조방법
US5250465A (en) * 1991-01-28 1993-10-05 Fujitsu Limited Method of manufacturing semiconductor devices
KR940001279A (ko) * 1992-06-23 1994-01-11 문정환 반도체의 금속배선 형성방법
JPH06333874A (ja) * 1993-05-24 1994-12-02 Toshiba Corp 半導体装置の製造方法
KR960015730A (ko) * 1994-10-20 1996-05-22 문정환 반도체장치의 콘택형성방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166143A (ja) * 1985-01-18 1986-07-26 Matsushita Electronics Corp 半導体装置の製造方法
US5250465A (en) * 1991-01-28 1993-10-05 Fujitsu Limited Method of manufacturing semiconductor devices
KR930011116A (ko) * 1991-11-18 1993-06-23 김광호 반도체장치의 제조방법
KR940001279A (ko) * 1992-06-23 1994-01-11 문정환 반도체의 금속배선 형성방법
JPH06333874A (ja) * 1993-05-24 1994-12-02 Toshiba Corp 半導体装置の製造方法
KR960015730A (ko) * 1994-10-20 1996-05-22 문정환 반도체장치의 콘택형성방법

Also Published As

Publication number Publication date
KR19980055919A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
JP2959758B2 (ja) コンタクトホール内の導電性プラグ形成方法
US5563098A (en) Buried contact oxide etch with poly mask procedure
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
KR100423065B1 (ko) 반도체소자의키-홀발생방지방법
US20010001702A1 (en) Method of fabricating an opening with deep ultra-violet photoresist
KR100268935B1 (ko) 반도체소자의 플러그 형성방법
US6068964A (en) Method for patterning an insulator film and installing a grounding pin through electron beam irradiation
KR0161878B1 (ko) 반도체장치의 콘택홀 형성방법
KR100587036B1 (ko) 반도체소자의 컨택 형성방법
KR950011984B1 (ko) 텅스텐 플러그 제조방법
KR100367694B1 (ko) 반도체소자의콘택제조방법
KR19980055921A (ko) 반도체 소자의 키-홀 발생 방지 방법
US5960301A (en) Method of forming isolation layer of semiconductor device
KR20020010779A (ko) 반도체소자의 게이트산화막 형성 방법
KR100252883B1 (ko) 반도체소자의 콘택홀 매립방법
KR100539447B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100353403B1 (ko) 반도체소자의 콘택 형성방법
KR100682167B1 (ko) 금속 배선 형성 방법
KR100364819B1 (ko) 반도체 소자의 제조방법
KR100316181B1 (ko) 텅스텐플러그형성방법
KR100281515B1 (ko) 반도체 소자의 텅스텐막 패턴 형성방법
KR100338095B1 (ko) 반도체소자의콘택홀형성방법
KR100237759B1 (ko) 플라즈마 식각시의 아크 발생을 방지하는 반도체 소자 제조 방법
KR20010061546A (ko) 강유전체 메모리 소자의 콘택식각 방법
KR20010036161A (ko) 하드마스크를 이용한 자기정렬 콘택의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee