KR100682167B1 - 금속 배선 형성 방법 - Google Patents
금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR100682167B1 KR100682167B1 KR1020000036918A KR20000036918A KR100682167B1 KR 100682167 B1 KR100682167 B1 KR 100682167B1 KR 1020000036918 A KR1020000036918 A KR 1020000036918A KR 20000036918 A KR20000036918 A KR 20000036918A KR 100682167 B1 KR100682167 B1 KR 100682167B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- film
- etching
- oxynitride
- gas
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000002184 metal Substances 0.000 title claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 34
- 230000015572 biosynthetic process Effects 0.000 claims abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 산화질화막/산화막의 2중 구조의 하드 마스크(Hard mask)를 사용한 등방성 감광막 식각 공정으로 비아(Via)홀이 형성될 부위의 홈에 오버필링(Overfilling)된 잔존층을 제거하기 위한 금속 배선 형성 방법에 관한 것이다.
본 발명의 금속 배선 형성 방법은 금속 배선 트렌치(Trench)를 정의하는 감광막을 산화질화막/산화막의 2중 구조의 하드 마스크를 사용한 등방성 식각 공정으로 비아홀이 형성될 부위의 홈에 오버필링되어 잔존한 감광막 잔존층을 제거하므로, 후 공정에서 상기 감광막 잔존층에 의해 발생되는 비아홀 주위에 실린더 형상의 잔존층을 방지하여 금속 배선의 수율 및 신뢰성을 향상시키는 특징이 있다.
Description
도 1a 내지 도 1e는 종래의 금속 배선 형성 방법을 나타낸 공정 단면도
도 2a 내지 도 2f는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도
<도면의 주요부분에 대한 부호의 설명>
31: 제 1 배선층 32: 제 1 산화질화막
33: 제 1 유전층 34: 제 1 산화막
35: 제 2 유전층 36: 제 2 산화막
37: 제 2 산화질화막 38: 제 1 감광막 패턴
39: 제 2 감광막 패턴 40: 금속 배선 트렌치
41: 비아홀
본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 산화질화막/산화막의 2중 구조의 하드 마스크(Hard mask)를 사용한 등방성 식각 공정을 하여 금속 배선의 수율 및 신뢰성을 향상시키는 금속 배선 형성 방법에 관한 것이다.
종래의 금속 배선 형성 방법은 도 1a에서와 같이, 제 1 배선층(11)상에 산화질화막(12), 제 1 유전층(13), 제 1 산화막(14), 제 2 유전층(15), 제 2 산화막(16) 및 제 1 감광막 패턴(17)을 순차적으로 형성한다.
그리고, 상기 제 1 감광막 패턴(17)은 비아(Via) 콘택이 형성될 영역이 노출되도록 선택적 노광 및 현상공정을 수행하여 형성한다.
도 1b에서와 같이, 상기 제 1 감광막 패턴(17)을 마스크로 상기 제 2 산화막(16), 제 2 유전층(15), 제 1 산화막(14) 및 제 1 유전층(13)을 선택 식각하여 비아홀이 형성될 부위에 홈을 형성한 후, 상기 제 1 감광막 패턴(17)을 제거한다.
도 1c에서와 같이, 기판 표면에 제 2 감광막(미도시)을 도포한 다음, 상기 제 2 감광막(미도시)을 금속 배선 트렌치(Trench)가 형성될 부위에만 제거되도록 선택적으로 노광 및 현상공정을 수행하여 제 2 감광막 패턴(18)을 형성한다.
여기서, 상기 제 2 감광막(미도시)의 선택 노광 및 현상 공정 시, 상기 비아홀이 형성될 부위의 홈 내부에 광원 빛의 도달 정도가 불 균일하거나 충분하지 못하여 상기 제 2 감광막(미도시)이 'A'와 같이 상기 홈에 오버필링(Overfilling)된 잔존층(A)이 형성된다.
도 1d에서와 같이, 상기 선택적으로 노광 및 현상된 제 2 감광막 패턴(18)을 마스크로 상기 제 2 산화막(16)을 선택 식각한다.
이때, 상기 제 2 산화막(16)의 선택 식각 공정에서 상기 오버필링된 잔존층(상기 도 1c의 A)에 의해 식각 부위 중 상기 제 2 산화막(16)이 식각되지 않고 잔존(B)하게 된다.
도 1e에서와 같이, 상기 제 2 감광막 패턴(18) 및 홈을 매립하는 감광막 물질(10)을 제거하고, 상기 제 2 산화막(16)을 마스크로 제 2 유전층(15) 및 제 1 산화막(14)을 선택 식각하여 금속 배선 트렌치(19)를 형성한다.
그리고, 제 1 산화질화막(12)을 식각하여 비아홀(20)을 형성한다.
그리고, 제 1 산화질화막(12)을 식각하여 비아홀(20)을 형성한다.
여기서, 상기 금속 배선 트렌치(19)와 비아홀(20) 형성 공정 시, 상기 제 2 산화막(16)의 잔존층(B)에 의해 상기 비아홀(20) 주위에 실린더 형상의 잔존층(C)이 발생하게 된다.
삭제
그러나 종래의 금속 배선 형성 방법은 금속 배선 트렌치를 정의하는 감광막 패턴을 형성하기 위한 노광 및 현상 공정 시 비아홀이 형성될 부위의 홈 내부에 광원 빛의 도달 정도가 불 균일하거나 충분하지 못하여 상기 감광막이 상기 홈에 오버필링되어 잔존하기 때문에 후 공정에서 비아홀 주위에 실린더 형상의 잔존층이 발생하게 되므로 금속 배선의 수율 및 신뢰성을 저하시키는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 산화질화막/산화막의 2중 구조의 하드 마스크를 사용한 등방성 감광막 식각 공정으로 비아홀이 형성될 부위의 홈에 오버필링된 잔존층을 제거하는 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
본 발명의 금속 배선 형성 방법은 (a) 하부 구조물상에 제 1 산화질화막, 제 1 유전층, 제 1 산화막, 제 2 유전층, 제 2 산화막 및 제 2 산화질화막을 순차적으로 형성하는 단계; (b) 상기 제 2 산화질화막, 제 2 산화막, 제 2 유전층, 제 1 산화막 및 제 1 유전층을 선택 식각하여 비아홀이 형성될 부위에 홈을 형성하는 단계; (c) 상기 홈에 오버필링된 잔존층을 발생시키면서 전면에 금속 배선 트렌치를 정의하는 감광막 패턴을 형성하는 단계; (d) 상기 홈에 오버필링된 잔존층을 등방성 식각하여 제거하는 단계; (e) 상기 감광막 패턴을 마스크로 상기 제 2 산화질화막과 제 2 산화막을 선택 식각한 후, 상기 홈을 매립하는 감광막 물질을 제거하는 단계; (f) 상기 제 2 산화질화막과 제 2 산화막을 마스크로 상기 제 2 유전층 및 제 1 산화막을 식각하여 금속 배선 트렌치를 형성하고 상기 제 1 산화질화막을 식각하여 비아홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기와 같은 본 발명에 따른 금속 배선 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도이다.
본 발명의 실시 예에 따른 금속 배선 형성 방법은 도 2a에서와 같이, 제 1 배선층(31)상에 제 1 산화질화막(32), 제 1 유전층(33), 제 1 산화막(34), 제 2 유전층(35), 제 2 산화막(36), 제 2 산화질화막(37) 및 제 1 감광막 패턴(38)을 순차적으로 형성한다.
여기서, 상기 제 2 산화막(36)은 1000 ∼ 5000Å의 두께로 형성하고, 상기 제 2 산화질화막(37)은 500 ∼ 2000Å의 두께로 형성한다.
그리고, 상기 제 1 감광막 패턴(38)은 비아 콘택이 형성될 영역이 노출되도록 선택적 노광 및 현상 공정을 수행하여 형성한다.
도 2b에서와 같이, 상기 선택적으로 노광 및 현상된 제 1 감광막 패턴(38)을 마스크로 상기 제 2 산화질화막(37), 제 2 산화막(36), 제 2 유전층(35), 제 1 산화막(34) 및 제 1 유전층(33)을 선택 식각하여 비아홀이 형성될 부위에 홈을 형성한 후, 상기 제 1 감광막 패턴(38)을 제거한다.
도 2c에서와 같이, 전면에 제 2 감광막(미도시)을 도포한 다음, 상기 제 2 감광막(미도시)을 금속 배선 트렌치가 형성될 부위에만 제거되도록 선택적으로 노광 및 현상하여 제 2 감광막 패턴(39)를 형성한다.
여기서, 상기 제 2 감광막(미도시)의 선택 노광 및 현상 공정 시, 상기 비아홀이 형성될 부위의 홈 내부에 광원 빛의 도달 정도가 불 균일하거나 충분하지 못하여 상기 제 2 감광막(미도시)이 상기 홈에 오버필링(101)된 잔존층(30)이 발생하게 된다.
도 2d에서와 같이, CxHy/O2를 주 식각 기체로 그리고 N2를 보조 기체로 등방성 식각하여 상기 홈에 오버필링된 잔존층(101)을 제거(102)한다.
도 2e에서와 같이, 상기 선택적으로 노광 및 현상된 제 2 감광막 패턴(39)을 마스크로 상기 제 2 산화질화막(37)을 선택 식각하고, 상기 제 2 산화질화막(37)을 마스크로 제 2 산화막(36)을 선택 식각한다.
여기서, 상기 등방성 식각된 제 2 감광막 패턴(39)으로 상기 제 2 산화막(36)을 식각하기가 어렵기 때문에 하드 마스크(Hard mask)로서 제 2 산화질화막(37)을 형성한다.
또한, 상기 비아홀이 형성될 부위의 홈 형성 공정 시, 상기 제 2 산화막(36)만 형성한 경우보다 탑 레이어(Top layer)의 슬로프(Slope)를 적게하기 위해 제 2 산화질화막(37)을 형성한다.
상기 제 2 산화질화막(37) 식각 공정은 CxHyFz 계통의 기체 또는 CxFy 계통의 기체를 주 식각 기체로 사용하고, CO, Ar, O2 중 하나를 보조 기체로 사용하여 수행한다.
그리고, 상기 제 2 산화막(36)은 상기 제 2 산화질화막(37)에 대한 식각 선택비 차이를 이용하여 CxFy 계통의 기체를 주 식각 기체로 사용하고, CO, Ar, O2 중 하나를 보조 기체로 사용하여 식각한다.
도 2f에서와 같이, 상기 제 2 감광막 패턴(39) 및 상기 홈을 매립하는 감광막 물질(30)을 제거하고, 상기 제 2 산화질화막(37)과 제 2 산화막(36)을 마스크로 제 2 유전층(35) 및 제 1 산화막(34)을 식각하여 금속 배선 트렌치(40)를 형성한다.
그리고, 제 1 산화질화막(32)을 식각하여 비아홀(41)을 형성한다.
여기서, 제 2 유전층(35) 식각 공정은 CxHy/O2를 주 식각 기체로 사용하고, N2/SO2를 보조 기체로 사용하여 수행한다.
그리고, 제 1 산화질화막(32)을 식각하여 비아홀(41)을 형성한다.
여기서, 제 2 유전층(35) 식각 공정은 CxHy/O2를 주 식각 기체로 사용하고, N2/SO2를 보조 기체로 사용하여 수행한다.
또한, 상기 비아홀(41) 형성 공정 시, 상기 제 2 산화질화막(37)도 제거된다.
본 발명의 금속 배선 형성 방법은 금속 배선 트렌치를 정의하는 감광막을 산화질화막/산화막의 2중 구조의 하드 마스크를 사용한 등방성 식각 공정으로 비아홀 이 형성될 부위의 홈에 오버필링되어 잔존한 감광막 잔존층을 제거하므로, 후 공정에서 상기 감광막 잔존층에 의해 발생되는 비아홀 주위에 실린더 형상의 잔존층을 방지하여 금속 배선의 수율 및 신뢰성을 향상시키는 효과가 있다.
Claims (7)
- (a) 하부 구조물상에 제 1 산화질화막, 제 1 유전층, 제 1 산화막, 제 2 유전층, 제 2 산화막 및 제 2 산화질화막을 순차적으로 형성하는 단계;(b) 상기 제 2 산화질화막, 제 2 산화막, 제 2 유전층, 제 1 산화막 및 제 1 유전층을 선택 식각하여 비아홀이 형성될 부위에 홈을 형성하는 단계;(c) 상기 홈에 오버필링된 잔존층을 발생시키면서 전면에 금속 배선 트렌치를 정의하는 감광막 패턴을 형성하는 단계;(d) 상기 홈에 오버필링된 잔존층을 등방성 식각하여 제거하는 단계;(e) 상기 감광막 패턴을 마스크로 상기 제 2 산화질화막과 제 2 산화막을 선택 식각한 후, 상기 홈을 매립하는 감광막 물질을 제거하는 단계; 및(f) 상기 제 2 산화질화막과 제 2 산화막을 마스크로 상기 제 2 유전층 및 제 1 산화막을 식각하여 금속 배선 트렌치를 형성하고 상기 제 1 산화질화막을 식각하여 비아홀을 형성하는 단계;를 포함하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 (d) 단계의 감광막은 CxHy/O2를 주 식각 기체로 하고, N2를 보조 기체로 하여 등방성 식각함을 특징으로 하는 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 (a) 단계의 제 2 산화막은 1000 ∼ 5000Å의 두께로 형성함을 특징으로 하는 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 (a) 단계의 제 2 산화질화막은 500 ∼ 2000Å의 두께로 형성함을 특징으로 하는 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 (e) 단계의 제 2 산화막 식각 공정은 상기 제 2 산화질화막에 대한 식각 선택비 차이를 이용하되, CxFy 계통의 기체를 주 식각 기체로 사용하고, CO, Ar, O2 중 어느 하나를 보조 기체로 사용하여 수행하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 (e) 단계의 제 2 산화질화막 식각 공정은 CxHyFz 계통의 기체 또는 CxFy 계통의 기체를 주 식각 기체로 사용하고, CO, Ar, O2 중 어느 하나를 보조 기체로 사용하여 수행하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 (f) 단계의 제 2 유전층 식각 공정은 CxHy/O2를 주 식각 기체로 사용하고, N2/SO2를 보조 기체로 사용하여 금속 배선 트렌치를 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036918A KR100682167B1 (ko) | 2000-06-30 | 2000-06-30 | 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036918A KR100682167B1 (ko) | 2000-06-30 | 2000-06-30 | 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002678A KR20020002678A (ko) | 2002-01-10 |
| KR100682167B1 true KR100682167B1 (ko) | 2007-02-12 |
Family
ID=19675215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036918A KR100682167B1 (ko) | 2000-06-30 | 2000-06-30 | 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100682167B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100458591B1 (ko) * | 2002-04-19 | 2004-12-03 | 아남반도체 주식회사 | 반도체 소자의 폴리머 제거방법 |
-
2000
- 2000-06-30 KR KR1020000036918A patent/KR100682167B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020002678A (ko) | 2002-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100458360B1 (ko) | 고체디바이스에서높은에스팩트의콘택홀에칭방법 | |
| KR100682167B1 (ko) | 금속 배선 형성 방법 | |
| KR100598308B1 (ko) | 반도체 소자의 다마신 패턴 형성방법 | |
| KR0161878B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| US20030082899A1 (en) | Method of forming interconnects | |
| KR100598246B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| JPH0590420A (ja) | 接続孔の形成方法 | |
| KR100390941B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR100425935B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100223772B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR100396697B1 (ko) | 반도체 소자의 제조방법 | |
| KR100403327B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0172774B1 (ko) | 반도체 소자의 접촉창 형성방법 | |
| KR19990003924A (ko) | 콘택홀 형성을 위한 반도체 장치 제조 방법 | |
| KR100607816B1 (ko) | 반도체 소자의 이중 구조의 다마신 패턴 형성 방법 | |
| KR20020002682A (ko) | 반도체 소자의 제조방법 | |
| KR100443515B1 (ko) | 비아홀 형성 방법 | |
| KR100939161B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR20020054679A (ko) | 콘택홀 형성 방법 | |
| KR20030002530A (ko) | 금속 배선 형성 방법 | |
| KR20000003436A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR19980025514A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20010059529A (ko) | 반도체 캐패시터의 제조 방법 | |
| KR19980040639A (ko) | 반도체장치의 비트라인 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |