KR20020054679A - 콘택홀 형성 방법 - Google Patents
콘택홀 형성 방법 Download PDFInfo
- Publication number
- KR20020054679A KR20020054679A KR1020000083844A KR20000083844A KR20020054679A KR 20020054679 A KR20020054679 A KR 20020054679A KR 1020000083844 A KR1020000083844 A KR 1020000083844A KR 20000083844 A KR20000083844 A KR 20000083844A KR 20020054679 A KR20020054679 A KR 20020054679A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- contact hole
- layer
- forming
- photoresist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000010410 layer Substances 0.000 claims abstract description 61
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 229920000642 polymer Polymers 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 22
- 150000004767 nitrides Chemical class 0.000 abstract description 14
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000005498 polishing Methods 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract description 5
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 239000005368 silicate glass Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 콘택홀 형성 방법에 관한 것으로, 특히 콘택홀 형성을 위한 감광막 패턴(Pattern) 표면에 식각 보호막으로 폴리머(Polymer)층을 형성한 후 반사방지막과 층간 절연막을 선택 식각하여 콘택홀을 형성하므로, 콘택홀 형성 공정시 콘택 탑 CD 와이더닝(Contact Top CD Widening)의 발생을 방지하여 후속 공정에서 형성될 비트 라인이 상기 콘택홀을 커버(Cover)하므로 쇼트(Short) 방지 및 소자의 수율 및 신뢰성을 향상시키는 특징이 있다.
Description
본 발명은 콘택홀 형성 방법에 관한 것으로, 특히 콘택홀 형성을 위한 감광막 패턴(Pattern) 표면에 식각 보호막으로 폴리머(Polymer)층을 형성한 후 콘택홀을 형성하여 쇼트(Short) 방지 및 소자의 수율 및 신뢰성을 향상시키는 콘택홀 형성 방법에 관한 것이다.
종래의 콘택홀 형성 방법은 도 1a에서와 같이, 반도체 기판(11) 상에 다수개의 워드 라인(Word line)(12)들을 형성한다.
그리고, 상기 워드 라인(12)들을 포함한 전면에 질화막(13)을 형성한 후, 상기 질화막(13)상에 층간 절연막인 제 1 비피에스지(Boron Phosphor Silicate Glass: BPSG)층(14)을 형성한다.
도 1b에서와 같이, 상기 제 1 BPSG층(14)상에 제 1 감광막을 도포하고, 상기 제 1 감광막을 비트 라인(Bit line) 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 제 1 BPSG층(14)을 선택 식각한 후, 상기 제 1 감광막을 제거한다.
이어, 상기 제 1 BPSG층(14)을 마스크로 상기 질화막(13)을 에치백(Etch-back)하여 제 1 콘택홀(15)을 형성하고 상기 노출된 워드 라인(12) 일측의 반도체 기판(11) 상에 질화막 스페이서(13a)를 형성한다.
도 1c에서와 같이, 상기 제 1 콘택홀(15)을 포함한 전면에 다결정 실리콘층을 형성한 후, 상기 제 1 BPSG층(14)을 식각 종말점으로 화학 기계 연마 방법에 의해 상기 다결정 실리콘층을 평탄 식각하여 플러그층(16)을 형성한다.
도 1d에서와 같이, 상기 워드 라인(12)들을 식각 종말점으로 화학 기계 연마 방법에 의해 상기 질화막(13), 제 1 BPSG층(14) 및 플러그층(15)을 평탄 식각한다.
그리고, 전면에 제 2 BPSG층(17), 반사방지막(18) 및 제 2 감광막(19)을 순차적으로 형성하고, 상기 제 2 감광막(19)을 비트 라인 콘택이 형성될 부위에민 남도록 선택적으로 노광 및 현상한다.
도 1e에서와 같이, 상기 선택적으로 노광 및 현상된 제 2 감광막(19)을 마스크로 상기 반사방지막(18)을 선택 식각한다.
이때 상기 반사방지막(18)의 식각 공정시, 상기 제 2 감광막(19)은 반사방지막(18)과의 식각 선택비가 없기 때문에 상기 제 2 감광막(19)도 식각되어 탑 CD 와이더닝(Top CD Widening)이 발생된다.
그리고, 상기 제 2 감광막(19)과 반사방지막(18)을 마스크로 상기 제 2 BPSG층(17)을 선택 식각하여 제 2 콘택홀(20)을 형성한 다음, 상기 제 2 감광막(19)과 반사방지막(18)을 제거한다.
여기서, 상기 제 2 콘택홀(20) 형성 공정시 상기 제 2 감광막(19)과 반사방지막(18)의 프로파일(Profile)에 영향을 받아 상기 제 2 BPSG층(17)에 콘택 탑 CD 와이더닝(Contact Top CD Widening)이 발생된다.
도 2a에서와 같이, 상기 제 2 콘택홀(20)에 콘택 탑 CD 와이더닝이 발생되어 도 2b에서와 같이, 후속 공정에서 형성될 비트 라인(B)이 상기 제 2 콘택홀(20)을 커버(Cover)하지 못한다.
그러나 종래의 콘택홀 형성 방법은 한 층의 층간 절연막과 반사방지막을 형성한 후 콘택홀 형성을 위한 감광막 패턴을 형성하므로, 콘택홀 형성 공정시 상기 층간 절연막에 콘택 탑 CD 와이더닝이 발생되어 상기 콘택홀의 면적이 증가하기 때문에, 후속 공정에서 형성될 비트라인이 상기 콘택홀을 커버(Cover)하지 못하여 쇼트 발생 및 소자의 수율 및 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 콘택홀 형성을 위한 감광막 패턴 표면에 식각 보호막으로 폴리머층을 형성한 후 반사방지막과 층간 절연막을 선택 식각하여 콘택홀을 형성하므로, 콘택홀 형성 공정시 콘택 탑 CD 와이더닝의 발생을 방지하여 후속 공정에서 형성될 비트라인이 상기 콘택홀을 커버하는 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래의 콘택홀 형성 방법을 나타낸 공정 단면도
도 2a와 도 2b는 종래의 콘택홀과 비트 라인을 나타낸 사진도
도 3a 내지 도 3f는 본 발명의 실시 예에 따른 콘택홀 형성 방법을 나타낸 공정 단면도
도 4a와 도 4b는 본 발명의 실시 예에 따른 콘택홀과 비트 라인을 나타낸 사진도
< 도면의 주요 부분에 대한 부호의 설명 >
11, 31 : 반도체 기판 12, 32 : 워드 라인
13, 33 : 질화막 13a, 33a : 질화막 스페이서
14, 34 : 제 1 BPSG층 15, 35 : 제 1 콘택홀
16, 36 : 플러그층 17, 37 : 제 2 BPSG층
18, 38 : 반사방지막 19, 39 : 제 2 감광막
48 : 폴리머층 20, 41 : 제 2 콘택홀
본 발명의 콘택홀 형성 방법은 플러그층을 갖는 하부 구조물상에 제 1 층간 절연막, 반사방지막 및 감광막을 순차적으로 형성하는 단계, 상기 플러그층 상측의 감광막을 현상하는 단계, 상기 감광막 표면에 폴리머층을 형성하는 단계, 상기 감광막을 마스크로 반사방지막과 제 1 층간 절연막을 선택 식각하여 콘택홀을 형성하는 단계 및 상기 폴리머층, 감광막 및 반사방지막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 콘택홀 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3a 내지 도 3f는 본 발명의 실시 예에 따른 콘택홀 형성 방법을 나타낸공정 단면도이고, 도 4a와 도 4b는 본 발명의 실시 예에 따른 콘택홀과 비트 라인을 나타낸 사진도이다.
본 발명의 실시 예에 따른 콘택홀 형성 방법은 도 3a에서와 같이, 반도체 기판(31) 상에 다수개의 워드 라인(32)들을 형성한다.
그리고, 상기 워드 라인(32)들을 포함한 전면에 질화막(33)을 형성한 후, 상기 질화막(33)상에 층간 절연막인 제 1 BPSG층(34)을 형성한다.
도 3b에서와 같이, 상기 제 1 BPSG층(34)상에 제 1 감광막을 도포하고, 상기 제 1 감광막을 비트 라인 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 제 1 BPSG층(34)을 선택 식각한 후, 상기 제 1 감광막을 제거한다.
이어, 상기 제 1 BPSG층(34)을 마스크로 상기 질화막(33)을 에치백(Etch-back)하여 제 1 콘택홀(35)을 형성하고 상기 노출된 워드 라인(32) 일측의 반도체 기판(31) 상에 질화막 스페이서(33a)를 형성한다.
도 3c에서와 같이, 상기 제 1 콘택홀(35)을 포함한 전면에 다결정 실리콘층을 형성한 후, 상기 제 1 BPSG층(34)을 식각 종말점으로 화학 기계 연마 방법에 의해 상기 다결정 실리콘층을 평탄 식각하여 플러그층(36)을 형성한다.
도 3d에서와 같이, 상기 워드 라인(32)들을 식각 종말점으로 화학 기계 연마 방법에 의해 상기 질화막(33), 제 1 BPSG층(34) 및 플러그층(35)을 평탄 식각한다.
그리고, 전면에 제 2 BPSG층(37), 반사방지막(38) 및 제 2 감광막(39)을 순차적으로 형성하고, 상기 제 2 감광막(39)을 비트 라인 콘택이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
도 3e에서와 같이, 전면을 20 ∼ 70mT의 압력과 1000 ∼ 2000W의 전원 조건하에 C4F8, CH2F2, CO 또는 Ar 가스를 사용하여 10 ∼ 30초 동안 폴리머 형성 공정을 진행하므로 상기 제 2 감광막(39)의 표면에 폴리머(Polymer)층(40)을 형성한다.
여기서, 상기 반사방지막(38) 표면에도 상기 폴리머층(40)이 형성되지만 그 두께가 미비하다.
도 3f에서와 같이, 상기 선택적으로 노광 및 현상된 제 2 감광막(39)을 마스크로 상기 반사방지막(38)을 30 ∼ 70mT의 압력과 1000 ∼ 2000W의 전원 조건하에 O2, CO 또는 Ar 가스를 사용하여 선택 식각한다.
이때 상기 반사방지막(39)의 식각 공정시, 상기 폴리머층(40)의 보호 역할로 상기 제 2 감광막(39)에 탑 CD 와이더닝이 발생되지 않는다.
그리고, 상기 제 2 감광막(39)과 반사방지막(38)을 마스크로 상기 제 2 BPSG층(37)을 선택 식각하여 제 2 콘택홀(41)을 형성한 다음, 상기 폴리머층(40), 제 2 감광막(39) 및 반사방지막(38)을 제거한다.
상기 폴리머층(40)의 보호 역할로 상기 제 2 감광막(39)에 탑 CD 와이더닝이 발생되지 않아 도 4a에서와 같이, 상기 제 2 콘택홀(41)의 면적 증가를 방지하여 도 4b에서와 같이, 후속 공정에서 형성될 비트 라인(B)이 상기 제 2 콘택홀(41)을 커버한다.
본 발명의 콘택홀 형성 방법은 콘택홀 형성을 위한 감광막 패턴(Pattern) 표면에 식각 보호막으로 폴리머층을 형성한 후 반사방지막과 층간 절연막을 선택 식각하여 콘택홀을 형성하므로, 콘택홀 형성 공정시 콘택 탑 CD 와이더닝의 발생을 방지하여 후속 공정에서 형성될 비트 라인이 상기 콘택홀을 커버하므로 쇼트 방지 및 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.
Claims (3)
- 플러그층을 갖는 하부 구조물상에 제 1 층간 절연막, 반사방지막 및 감광막을 순차적으로 형성하는 단계;상기 플러그층 상측의 감광막을 현상하는 단계;상기 감광막 표면에 폴리머층을 형성하는 단계;상기 감광막을 마스크로 반사방지막과 제 1 층간 절연막을 선택 식각하여 콘택홀을 형성하는 단계;상기 폴리머층, 감광막 및 반사방지막을 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 폴리머층을 20 ∼ 70mT의 압력과 1000 ∼ 2000W의 전원 조건하에 C4F8, CH2F2, CO 또는 Ar 가스로 10 ∼ 30초 동안 폴리머 형성 공정을 진행하여 형성함을 특징으로 하는 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 반사방지막을 30 ∼ 70mT의 압력과 1000 ∼ 2000W의 전원 조건하에 O2, CO 또는 Ar 가스를 사용하여 선택 식각함을 특징으로 하는 콘택홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0083844A KR100527573B1 (ko) | 2000-12-28 | 2000-12-28 | 콘택홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0083844A KR100527573B1 (ko) | 2000-12-28 | 2000-12-28 | 콘택홀 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020054679A true KR20020054679A (ko) | 2002-07-08 |
| KR100527573B1 KR100527573B1 (ko) | 2005-11-09 |
Family
ID=27687413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0083844A KR100527573B1 (ko) | 2000-12-28 | 2000-12-28 | 콘택홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100527573B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100621562B1 (ko) * | 2004-07-30 | 2006-09-14 | 삼성전자주식회사 | Ｃｏ 가스에 의해 형성된 선택적 폴리머 마스크를사용하는 건식 식각 방법 |
| KR100928098B1 (ko) * | 2002-12-24 | 2009-11-24 | 동부일렉트로닉스 주식회사 | 산화막을 이용한 메탈라인 형성방법 |
-
2000
- 2000-12-28 KR KR10-2000-0083844A patent/KR100527573B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100928098B1 (ko) * | 2002-12-24 | 2009-11-24 | 동부일렉트로닉스 주식회사 | 산화막을 이용한 메탈라인 형성방법 |
| KR100621562B1 (ko) * | 2004-07-30 | 2006-09-14 | 삼성전자주식회사 | Ｃｏ 가스에 의해 형성된 선택적 폴리머 마스크를사용하는 건식 식각 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100527573B1 (ko) | 2005-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6440640B1 (en) | Thin resist with transition metal hard mask for via etch application | |
| US5895740A (en) | Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers | |
| KR100474546B1 (ko) | 반도체소자의 제조방법 | |
| US20010014512A1 (en) | Ultra-thin resist shallow trench process using high selectivity nitride etch | |
| KR20030034501A (ko) | 반도체소자의 도전배선 형성방법 | |
| US8071487B2 (en) | Patterning method using stacked structure | |
| KR100527573B1 (ko) | 콘택홀 형성 방법 | |
| KR100420413B1 (ko) | 반도체소자의 제조방법 | |
| KR100527572B1 (ko) | 콘택홀 형성 방법 | |
| KR20020056013A (ko) | 듀얼 다미센 형성방법 | |
| KR100596899B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100317327B1 (ko) | 반도체 소자의 제조방법 | |
| KR100772699B1 (ko) | 반도체 소자 제조 방법 | |
| KR100604759B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100277861B1 (ko) | 반도체 소자의 플러그 형성방법 | |
| KR20020054683A (ko) | 반도체 소자의 제조 방법 | |
| KR19990050866A (ko) | 반도체소자의 플러그 형성방법 | |
| KR20000044889A (ko) | 반도체 소자의 비트라인 플러그 형성 방법 | |
| KR100427718B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000043212A (ko) | 금속 게이트전극 형성방법 | |
| KR100745051B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR20020054637A (ko) | 반도체 소자의 제조 방법 | |
| KR20030002623A (ko) | 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| KR20020046778A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20020046681A (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |