KR100223772B1 - 반도체장치의 콘택홀 형성방법 - Google Patents

반도체장치의 콘택홀 형성방법 Download PDF

Info

Publication number
KR100223772B1
KR100223772B1 KR1019960006890A KR19960006890A KR100223772B1 KR 100223772 B1 KR100223772 B1 KR 100223772B1 KR 1019960006890 A KR1019960006890 A KR 1019960006890A KR 19960006890 A KR19960006890 A KR 19960006890A KR 100223772 B1 KR100223772 B1 KR 100223772B1
Authority
KR
South Korea
Prior art keywords
forming
contact hole
insulating film
interlayer insulating
semiconductor device
Prior art date
Application number
KR1019960006890A
Other languages
English (en)
Other versions
KR970067638A (ko
Inventor
최승봉
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960006890A priority Critical patent/KR100223772B1/ko
Publication of KR970067638A publication Critical patent/KR970067638A/ko
Application granted granted Critical
Publication of KR100223772B1 publication Critical patent/KR100223772B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 습식식각을 이용하지 않고 건식식각만으로 콘택홀을 형성하는 방법에 관한 것으로, 반도체기판상에 형성된 제1절연막상에 식각저지층을 형성하는 단계와, 상기 식각저지층을 선택적으로 식각하는 단계, 상기 식각저지층을 마스크로 하여 상기 제1절연막을 소정두께만큼 건식식각하는 단계, 기판 전면에 제2절연막을 형성하는 단계, 및 남아 있는 상기 제1절연막이 제거되어 기판부분이 노출되도록 전면식각을 행하여 콘택홀을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법을 제공한다.

Description

반도체장치의 콘택홀 형성방법
제1도는 종래기술에 따른 콘택홀 형성 직후의 공정 단면도.
제2도는 본 발명의 일 실시예에 따른 반도체장치의 콘택홀 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : BPSG막
13 : 폴리실리콘층 16 : 산화막
16A : 산화막 스페이서
본 발명은 반도체 기술에 관한 것으로, 반도체장치의 콘택홀 형성방법에 관한 것이다.
종래에는 반도체장치의 콘택홀 형성시 콘택 물질의 매립 특성을 고려하여, 우선 습식식각을 이용하여 언더컷(under-cut) 식각을 행한후, 건식식각을 실시하여 와인 글래스(wine glass)형 콘택홀을 형성하였다.
즉, 첨부된 도면 제1도에 도시된 바와 같이 기판(1)상에 형성된 절연 산화막(2)상에 콘택홀 형성용 패터닝된 포토레지스트패턴(3)을 형성하고, 이 포토레지스트패턴(3)을 마스크로 하여 산화막(2)을 먼저, 습식식각하여 산화막(2)의 언더컷(5)이 유발되도록 한 다음, 다시 포토레지스트패턴(3)을 마스크로 이용하여 산화막(2)의 나머지 두께를 건식식각함으로써 상부가 하부보다 넓은 프로파일을 갖는 와인 글래스 형태의 콘택홀(4)을 형성하였다.
그러나, 반도체장치가 고집적화되어 감에 따라 콘택홀의 크기가 미세화되고 있어 사진공정시 콘택홀 내에 포토레지스트 등의 찌꺼기가 남게 되는 경우가 있으며, 이러한 상태에서 습식식각을 행하면 포토레지스트의 찌꺼기가 식각 마스크이 역할을 하여 콘택홀의 언더 에치(under etch)가 발생하게 된다. 또한, 습식식각시 언더컷에 의해 콘택홀의 크기가 커져 인접한 콘택홀에 영향을 줄 수도 있다. 뿐만 아니라, 습식식각법은 근본적으로 파티클(particle)의 발생으로부터 자유롭지 못한 문제점을 안고 있다.
이와 같이 습식식각을 이용한 콘택홀 형성에는 여러 가지 문제가 따른다.
본 발명은 습식식각을 사용하지 않으면서, 콘택 물질의 매립 특성의 향상과 고집적화를 동시에 만족시킬 수 있는 반도체장치의 콘택홀 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 반도체장치의 콘택홀 형성방법에 있어서, 반도체기판 상에 층간절연막을 형성하는 제1 단계; 상기 층간절연막 상에 콘택홀 형성을 위한 폴리실리콘 패턴을 형성하는 제2 단계; 상기 폴리실리콘 패턴을 식각 마스크로 사용하여 상기 층간절연막을 선택적 건식식각하되, 노출된 상기 층간 절연막의 일부 두께를 잔류시키는 제3 단계; 상기 제3 단계 수행 후, 전체구조 표면을 따라 절연막을 형성하는 제4 단계; 및 상기 절연막 및 잔류된 상기 층간절연막을 전면적 건식식각하여 콘택홀을 형성하되, 상기 폴리실리콘 패턴을 식각 마스크로 사용함으로써 상기 절연막 및 잔류된 상기 층간절연막이 콘택홀 측벽 스페이서를 이루도록 하는 제5 단계를 포함하여 이루어진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 제2도는 본 발명의 일 실시예에 따른 콘택홀 형성 공정을 도시한 것으로, 본 실시예에 따른 공정은, 먼저 제2도의 (a)에 도시된 바와 같이 반도체기판(11) 상에 콘택홀을 형성할 절연막으로서, 예컨대, BPSG(borophospho-silicate glass)막(12)을 형성하고, 그 상부에 폴리실리콘(13)을 700∼1000Å 정도의 두께로 증착한다. 이어서, 그 상부에 포토레지스트를 도포한후 사진공정을 통해 선택적으로 노광 및 현상하여 콘택홀 형성용 포토레지스트패턴(14)으로 형성한다. 이때, 콘택홀의 크기는 실제 필요한 크기보다 약 0.4∼0.5μm정도 크게 형성한다. 이는 후속 공정에서 콘택홀내에 형성될 산화막 스페이서의 폭을 고려한 것이다.
다음에, 제2도의 (b)에 도시된 바와 같이 포토레지스트패턴(14)을 마스크로 이용하여 폴리실리콘층(13)을 건식식각하여 콘택홀 패턴으로 패터닝된 폴리실리콘층 패턴(13)을 형성한다. 그리고는 포토레지스트패턴(14)을 제거해 낸다.
이어서, 제2도의 (c)에 도시된 바와 같이 폴리실리콘층(13)을 마스크로 하여 BPSG막(12)을 CF4플라즈마를 사용하여 건식식각한다. 이때, BPSG막(12)이 1000Å이하의 두께로 남도록 부분식각을 실시한다. 이 공정에서 폴리실리콘층(13)도 식각되므로 약 200∼400Å 정도의 두께로 남게 된다.
다음에, 제2도의 (d)에 도시된 바와 같이 전체구조 상부에 절연층으로서, 산화막(16)을 3000Å 정도의 두께로 형성한다.
이어서, 제2도의 (e)에 도시된 바와 같이 다시 CF4플라즈마를 사용하여 전면식각을 실시하여 콘택홀 하부에 남아 있던 BPSG막(12)을 제거한 후, 과도식각(over etch)을 실시한다. 이때, 폴리실리콘층(13)이 식각정지층의 역할을 하므로 그 하부의 BPSG막(12)은 식각에 의해 손상되지 않는다. 이때, 콘택홀 측벽 부분에 산화막 스페이서(16A)가 형성된다.
다음에, 제2도의 (f)에 도시된 바와 같이 다운스트림(down stream) 방식으로 폴리실리콘층(13) 및 과도식각시 격자가 손상된 기판(11) 부분을 제거함으로써 수직 프로파일을 갖는 콘택홀을 형성한다. 이때, 상기 산화막 스페이서(16A)는 후속 금속 매립시 스텝 커버리지(step coverage)를 향상시키는 역할을 하게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
전술한 본 발명의 효과를 설명하면 다음과 같다.
포토레지스트를 사용하여 콘택홀을 식각할 경우, 포토레지스트 내의 탄소(C) 성분과 식각가스(CF4+CHF3+Ar)가 반응하여 폴리머를 유발, 경사식각이 일어나게 되는데 본 발명은 포토레지스트 대신 폴리실리콘 패턴을 콘택홀 형성시의 마스크로 사용하므로 수직한 프로파일을 갖는 콘택홀을 형성할 수 있다.
또한, 습식식각을 행하지 않으므로 파티클 발생을 방지하고, 습식 장비의 구입 및 유지에 소요되는 비용의 절감을 도모할 수 있고, 포토레지스트 찌거기에 의한 언더에치 현상이 없어지며, 이로써 제조수율을 향상시킬 수 있다.

Claims (7)

  1. 반도체장치의 콘택홀 형성방법에 있어서, 반도체기판 상에 층간절연막을 형성하는 제1 단계; 상기 층간절연막 상에 콘택홀 형성을 위한 폴리실리콘 패턴을 형성하는 제2 단계; 상기 폴리실리콘 패턴을 식각 마스크로 사용하여 상기 층간절연막을 선택 적 건식식각하되, 노출된 층간절연막의 일부 두께를 잔류시키는 제3 단계; 상기 제3 단계 수행 후, 전체구조 표면을 따라 절연막을 형성하는 제4 단계; 및 상기 절연막 및 잔류된 상기 층간절연막을 전면적 건식식각하여 콘택홀을 형성하되, 상기 폴리실리콘 패턴을 식각 마스크로 사용함으로써 상기 절연막 및 잔류된 상기 층간절연막이 콘택홀 측벽 스페이서를 이루도록 하는 제5 단계를 포함하여 이루어진 반도체장치의 콘택홀 형성방법.
  2. 제1항에 있어서, 상기 폴리실리콘 패턴이, 700∼1000Å 정도의 두께인 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  3. 제1항에 있어서, 상기 층간절연막이, BPSG를 포함하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  4. 제1항 또는 제3항에 있어서, 상기 제3 단계 및 상기 제5 단계의 건식식각이, CF4플라즈마를 이용하여 수행되는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  5. 제1항 또는 제3항에 있어서, 상기 제3 단계에서, 상기 층간절연막이 1000Å 이하의 두께로 잔류되는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  6. 제3항에 있어서, 상기 절연막이, 산화막인 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  7. 제1항에 있어서, 상기 제5 단계 수행 후, 잔류하는 상기 폴리실리콘 패턴을 제거하는 제6 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
KR1019960006890A 1996-03-14 1996-03-14 반도체장치의 콘택홀 형성방법 KR100223772B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960006890A KR100223772B1 (ko) 1996-03-14 1996-03-14 반도체장치의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960006890A KR100223772B1 (ko) 1996-03-14 1996-03-14 반도체장치의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR970067638A KR970067638A (ko) 1997-10-13
KR100223772B1 true KR100223772B1 (ko) 1999-10-15

Family

ID=19453129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006890A KR100223772B1 (ko) 1996-03-14 1996-03-14 반도체장치의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100223772B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620703B1 (ko) * 2004-12-30 2006-09-13 동부일렉트로닉스 주식회사 본딩 패드 구조 및 그 형성방법

Also Published As

Publication number Publication date
KR970067638A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
US4495220A (en) Polyimide inter-metal dielectric process
US6589880B2 (en) Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method
KR100223772B1 (ko) 반도체장치의 콘택홀 형성방법
KR100289655B1 (ko) 반도체소자의금속배선형성방법
KR20090045754A (ko) 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법
US7148150B2 (en) Method of forming metal line layer in semiconductor device
KR100682167B1 (ko) 금속 배선 형성 방법
KR100596900B1 (ko) 반도체소자의 비아콘택 형성방법
KR100425935B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100507869B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100326262B1 (ko) 반도체장치제조방법
KR100199367B1 (ko) 반도체 소자의 비아 콘택홀 형성방법
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6417569B1 (en) Fluorine-doped silicate glass hard mask to improve metal line etching profile
KR100604418B1 (ko) 반도체 소자의 금속 배선층 형성방법
KR0172774B1 (ko) 반도체 소자의 접촉창 형성방법
KR19980025508A (ko) 반도체 소자의 콘택홀 형성 방법
JPH05129253A (ja) 半導体装置の製造方法
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
KR100291189B1 (ko) 반도체 장치 제조 방법
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100289656B1 (ko) 반도체 소자의 제조방법
KR20000063964A (ko) 반도체 소자 분리 공정을 위한 얕은 트렌치 형성
KR20050002007A (ko) 커패시터 스토리지노드 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee