KR100620703B1 - 본딩 패드 구조 및 그 형성방법 - Google Patents

Abstract

본딩 패드홀(bonding pad hole)의 외측 패시베이션막(passivation layer)에 스페이서가 형성된 본딩 패드 구조 및 그 형성방법이 개시된다. 본 발명에 따른 본딩 패드 구조의 형성방법은 패드가 형성된 기판에 PIQ층을 포함하는 패시베이션막을 형성하고, 패시베이션막을 선택적으로 패터닝하여 패드를 노출시키는 본딩 패드홀을 형성한다. 본딩 패드홀이 형성된 기판 전면에 스페이서 절연막을 적층하고, 스페이서 절연막을 전면식각(blanket etch)하여 본딩 패드홀의 외측 패시베이션막에 스페이서를 형성한다. 본딩 패드의 외측의 PIQ층을 포함하는 패시베이션막이 스페이서에 의하여 지지되므로, PIQ층이 벗겨지거나 무너지는 것을 방지하여, 본딩 패드홀 외측의 디자인룰(design rule)을 완화하여 소자를 보다 고집적화할 수 있다.

본딩 패드, 패시베이션, 스페이서, 고집적

Description

본딩 패드 구조 및 그 형성방법{Bonding Pad and Method for Forming the Same}

도 1 및 도 2는 종래기술에 따른 본딩 패드 구조의 형성방법을 나타내는 단면도들이다.

도 3은 종래기술에 따른 PIQ층이 본딩 패드홀의 외측으로 충분한 거리를 확보하지 않은 경우에 PIQ층이 무너지거나 벗겨진 것을 나타내는 사진들이다.

도 4 내지 도 7는 본 발명에 따른 본딩 패드 구조의 형성방법을 나타내는 단면도들이다.

<도면의 주요 부호에 대한 설명>

1, 101: 기판 3, 103: 패드

5, 105: 실리콘 산화막 7, 107: 실리콘 질화막

11, 111: PIQ층 13, 113: 본딩 패드홀

115a: 스페이서

본 발명은 본딩 패드 구조 및 그 형성방법에 관한 것으로서, 좀 더 구체적 으로는 본딩 패드홀의 외측 패시베이션막에 스페이서가 형성된 본딩 패드 구조 및 그 제조방법에 관한 것이다.

일반적으로 반도체 칩의 상면에는 본딩 패드라는 다수개의 신호 연결단자가 소정형태로 배열되어 있는바, 본딩 패드는 도전성의 금속세선에 의해 리드 프레임과 전기적으로 접속 연결된다. 즉, 반도체 칩의 동작신호는 본딩 패드를 통해 입출력되어 금속세선 및 리드 프레임의 리드를 통해 다른 외부회로에 전달되는 것이다.

도 1 및 도 2는 종래기술에 따른 본딩 패드 구조의 형성방법을 나타내는 단면도들이다.

도 1을 참조하면, 기판(1) 상에 도전성 물질로 패드(3)가 형성된 기판 전면에 실리콘 산화막(5), 실리콘 질화막(7), 및 PIQ(Polyimide Isoindro Quindzoline)층(11)의 적층구조로 패시베이션막을 형성한다. 패드영역의 PIQ층(11)을 선택적으로 패터닝하고, PIQ층(11)과 실리콘 질화막(7) 사이의 접착력을 증가시키기 위하여 350℃ 이상의 고온에서 큐어링(curing)을 실시한다.

도 2를 참조하면, 패터닝된 PIQ층(11)을 식각마스크로 사용하여 실리콘 질화막(7) 및 실리콘 산화막(5)을 패드(3)가 노출될 때까지 식각하여 패드(3)를 개방하는 본딩 패드홀(bonding pad hole, 13)을 형성한다.

이와 같은 종래기술에 따른 본딩 패드 구조의 형성방법은 본딩 패드홀(13)의 외측 패시베이션막의 폭(d1)를 충분히 확보해야 한다. 그 이유는 PIQ층(11)과 하부막과의 접촉면적이 적은 경우에는, 접착력이 작아 적은 힘의 방향성을 갖는 스트레스(stress)에도 PIQ층(11)이 무너지거나 벗겨지는 문제점이 있기 때문이다. 특 히, PIQ층(11)이 하부막(5, 7)과 대비하여 높은 단차를 갖는 경우에 이러한 현상이 심화된다.

도 3은 종래기술에 따른 PIQ층을 포함하는 패시베이션막이 충분한 폭을 확보하지 않은 경우에 PIQ층이 무너지거나 벗겨진 것을 나타내는 사진들이다.

그런데, 본딩 패드홀 외측에서 패시베이션막이 충분한 폭을 확보하는 경우에는 칩의 크기가 커져 소자의 고집적화를 저해하게 된다.

본 발명의 목적은 본딩 패드홀의 외측에서 패시베이션막의 폭을 최소화하여 소자를 고집적화할 수 있는 본딩 패드의 구조 및 그 형성방법을 제공하는 것이다.

본 발명에 따른 본딩 패드 구조의 형성방법은 패드가 형성된 기판에 PIQ층을 포함하는 패시베이션막을 형성하고, 패시베이션막을 선택적으로 패터닝하여 패드를 노출시키는 본딩 패드홀을 형성한다. 본딩 패드홀이 형성된 기판 전면에 스페이서 절연막을 적층하고, 스페이서 절연막을 이방성 식각하여 본딩 패드홀의 외측 패시베이션막에 스페이서를 형성한다. 본딩 패드 외측의 PIQ층을 포함하는 패시베이션막이 스페이서에 의하여 지지되므로, PIQ층이 벗겨지거나 무너지는 것을 방지하여, 본딩 패드 외측의 디자인룰을 완화하여 소자를 보다 고집적화할 수 있다.

구현예

이하 도면을 참조로 본 발명의 구현예에 대해 설명한다.

도 4 내지 도 7는 본 발명에 따른 본딩 패드 구조의 형성방법을 나타내는 단면도들이다.

도 4를 참조하면, 패드(103)가 형성된 기판(101) 전면에 실리콘 산화막(105), 실리콘 질화막(107), 및 PIQ(Polyimide Isoindro Quindzoline)층(111)의 적층구조로 패시베이션막을 형성한다. 패드영역의 PIQ층(111)을 선택적으로 패터닝하고, PIQ층(111)과 하부 막질인 실리콘 질화막(107) 사이의 접착력을 증가시키기 위하여 350℃ 이상의 고온에서 큐어링(curing)을 실시한다.

도 5를 참조하면, 패터닝된 PIQ층(111)을 식각마스크로 사용하여 실리콘 질화막(107) 및 실리콘 산화막(105)을 패드가 노출될 때까지 식각하여 패드(103)를 개방하는 본딩 패드홀(113)을 형성한다. 도면에서, 본딩 패드홀(113)의 외측 패시베이션막의 폭(d2)을 종래와는 달리 줄인 것을 알 수 있다.

도 6을 참조하면, 본딩 패드홀(113)이 형성된 기판 전면에 균일하게 스페이서 절연막(115)을 형성한다.

도 7을 참조하면, 스페이서 절연막(115)을 전면식각하여 본딩 패드홀(113)의 외측 패시베이션막에 스페이서(115a)를 형성한다.

이와 같이 PIQ층(111)과 하부막과의 접촉면적을 감소시키더라도, 스페이서(115a)가 외측의 패시베이션막을 지지하여 PIQ층(111)이 벗겨지거나 무너지는 것을 방지할 수 있어, 본딩 패드홀의 외측 패시베이션막의 디자인룰을 완화할 수 있다.

지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.

본 발명에 따르면 본딩 패드홀의 외측의 PIQ층을 포함하는 패시베이션막이 스페이서에 의하여 지지되므로, 벗겨지거나 무너지는 것을 방지되어 본딩 패드 외측의 디자인룰을 완화하여 소자를 고집적화할 수 있다.

Claims (4)

1. 패드가 형성된 기판에 PIQ층을 포함하는 패시베이션막을 형성하는 단계;

   상기 패시베이션막을 선택적으로 패터닝하여 상기 패드를 노출시키는 본딩 패드홀을 형성하는 단계;

   상기 본딩 패드홀이 형성된 기판 전면에 스페이서 절연막을 적층하는 단계;

   상기 스페이서 절연막을 전면식각(blanket etch)하여 상기 본딩 패드홀의 외측 패시베이션막에 스페이서를 형성하는 단계를 포함하는 본딩 패드 구조의 형성방법.
2. 제1항에서,

   상기 패시베이션막은 실리콘 산화막, 실리콘 질화막, 및 PIQ층으로 형성하는 것을 특징으로 하는 본딩 패드 구조의 형성방법.
3. 패드가 형성된 기판;

   상기 기판 상에 적층된 PIQ층을 포함하는 패시베이션막;

   상기 패시베이션막이 개방되어 패드가 노출된 본딩 패드홀; 및

   상기 본딩 패드홀 외측 패시베이션막의 측벽에 형성된 스페이서를 포함하는 본딩 패드 구조.
4. 제3항에서,

   상기 패시베이션막은 실리콘 산화막, 실리콘 질화막, 및 PIQ인 것을 특징으로 하는 본딩 패드 구조.

Images