JP4415443B2 - 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体 - Google Patents
集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体 Download PDFInfo
- Publication number
- JP4415443B2 JP4415443B2 JP2000029236A JP2000029236A JP4415443B2 JP 4415443 B2 JP4415443 B2 JP 4415443B2 JP 2000029236 A JP2000029236 A JP 2000029236A JP 2000029236 A JP2000029236 A JP 2000029236A JP 4415443 B2 JP4415443 B2 JP 4415443B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- protective
- chip
- semiconductor wafer
- protective substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、チップ・サイズ・パッケージ（ＣＳＰ）を有するＩＣ（集積回路）装置と、ウエハ状態でチップ・サイズ・パッケージングを行なうＩＣ装置の製法とに関し、特にＩＣチップの一主表面に設けたパッド電極とＩＣチップ保護用の保護チップの接続孔に埋設した導電プラグとをバンプ電極により接続すると共にＩＣチップの一主表面に保護チップを接着層により接着してＩＣチップの一主表面を封止し、ＩＣチップ及び保護チップを実質的に同一の切断形状にしたことによりＣＳＰのサイズ縮小を可能にしたものである。
【０００２】
【従来の技術】
従来、ウエハ状態でチップ・サイズ・パッケージングを行なうＩＣ装置の製法としては、図２２〜２４に示す方法が知られている（例えば、特表平９−５１１０９７号公報参照）。
【０００３】
図２２の工程では、ガラス等の絶縁性保護板１に対してＩＣ内蔵の半導体ウエハをエポキシ層３により接着した後、半導体ウエハを研削処理により２００μｍ程度の厚さまで薄くする。そして、切刻処理及びエッチング処理により半導体ウエハを複数のＩＣチップ２Ａ，２Ｂに分割する。この後、絶縁外装膜４をエポキシ層５により保護板３の露出部及びＩＣチップ２Ａ，２Ｂの裏側に接着する。ＩＣチップ２Ａ，２Ｂのパッド部２ａ，２ｂは、ＩＣチップ２Ａ，２Ｂの端縁より外方に延長した部分がエポキシ層３及び５の間に挟まれた形となる。
【０００４】
次に、図２３の工程では、保護板１及びエポキシ層３，５の積層に対してＩＣチップ２Ａ，２Ｂの間の部分に切刻処理を施すことにより溝６を形成する。このとき、保護板１は、ＩＣチップ２Ａ，２Ｂに対応して部分１Ａ，１Ｂに分割され、エポキシ層３は、ＩＣチップ２Ａ，２Ｂに対応して部分３Ａ，３Ｂに分割される。また、パッド部２ａ，２ｂの端部が溝６の側壁面に露呈される。この後、金属積層法により金属接触部（配線）７ａ，７ｂをそれぞれパッド部２ａ，２ｂの端部に接触して保護板１Ａ，１Ｂの上面に達するように形成する。
【０００５】
この後、図２４の工程では、エポキシ層５及び外装膜４の積層に対してＩＣチップ２Ａ，２Ｂの間の部分に切断処理（ダイシング）を施すことにより溝６に対応する切断溝８を形成する。この結果、エポキシ層５は、ＩＣチップ２Ａ，２Ｂに対応して部分５Ａ，５Ｂに分割され、外装膜４は、ＩＣチップ２Ａ，２Ｂに対応して部分４Ａ，４Ｂに分割される。外装膜４Ａ乃至保護板１Ａの積層体を含む第１のＩＣ装置９Ａと、外装膜４Ｂ乃至保護板１Ｂの積層体を含む第２のＩＣ装置９Ｂとが、図２３の積層体から分離される。
【０００６】
他の従来技術としては、図２２の工程の後、パッド部２ａ，２ｂの各端部を露呈するように図２２の積層体に切断処理を施して切断溝８を形成することにより図２２の積層体を２つのＩＣ装置に分離し、各ＩＣ装置毎にその側面にパッド部（例えば２ａ）に接触する金属接触部（例えば７ａ）を形成するものも知られている（例えば、特表平８−５０３８１３号公報参照）。
【０００７】
【発明が解決しようとする課題】
上記した従来技術によると、ＩＣチップ２Ａを覆う積層（３Ａ，１Ａ）の側部を経由して端子配線７ａを保護板１Ａの上面に導出すると共にＩＣチップ２Ａの裏側にエポキシ層５Ａ及び外装膜４Ａを配置するので、パッケージサイズがＩＣチップ２Ａのサイズより相当に大きくなり、端子配線長も相当に長くなる。
【０００８】
また、上記した従来技術によると、工程が複雑になるという問題点がある。すなわち、積層体を複数のＩＣ装置に分離する前又はした後、溝６の斜面又は溝８の切断面に端子配線を形成するには、金属推積処理（例えばスパッタリング処理）、ホトリソグラフィ及び選択エッチング処理、メッキ処理等が必要である。
【０００９】
その上、半導体ウエハをＩＣチップ２Ａ，２Ｂに分割した後、端子配線を形成するので、外装膜４をエポキシ層５で接着する処理と、溝６及び／又は溝８を形成する処理とが必要である。
【００１０】
この発明の目的は、ＣＳＰのサイズを縮小することができる新規な集積回路装置を提供することにある。
【００１１】
この発明の他の目的は、ウエハ状態でのチップ・サイズ・パッケージングを大幅に簡略化した新規な集積回路装置の製法、及び、半導体ウエハ乃至保護基板の積層体を提供することにある。
【００１２】
【課題を解決するための手段】
この発明に係る集積回路装置は、一方の主表面に集積回路が形成されると共に該集積回路の周辺に該集積回路に接続された複数のパッド電極が形成された半導体からなる集積回路チップと、この集積回路チップの一方の主表面を覆って保護するための絶縁性の保護チップであって、前記複数のパッド電極にそれぞれ対応した複数の接続孔を有すると共に各接続孔内に導電プラグが埋設され、前記集積回路チップの一方の主表面に対向する対向面にて各導電プラグがバンプ電極により対応するパッド電極に接続されると共に該対向面が前記集積回路チップの一方の主表面に接着層により接着されることにより前記集積回路チップの一方の主表面を封止するものとを備え、前記集積回路チップ及び前記保護チップが同一の切断形状を有し、前記保護チップの対向面に、各接続孔の周囲に前記接着層の流入を可能にする逃がし溝を形成したものである。
【００１３】
この発明の構成によれば、各パッド電極がバンプ電極及び導電プラグを介して保護チップの露呈面側に最短距離で導出されると共に集積回路チップの一方の主表面が保護チップ及び接着層により封止され、集積回路チップ及び保護チップは、実質的に同一の切断形状を有する。従って、ＣＳＰのサイズ縮小が可能となり、端子配線長も短縮することができる。
【００１４】
この発明の構成において、保護チップの露呈面には、各導電プラグ毎にその端部に他のバンプ電極を設けてもよい。このようにすると、集積回路装置を回路基板等に実装するのが容易となる。
【００１５】
この発明に係る集積回路装置の製法は、集積回路チップ領域を有する半導体ウエハであって該集積回路チップ領域には集積回路が形成されると共に該集積回路の周辺に該集積回路に接続された複数のパッド電極が形成されたものを用意する工程と、前記集積回路チップ領域を覆って保護するための保護チップ領域を有する絶縁性の保護基板であって該保護チップ領域には前記複数のパッド電極にそれぞれ対応した複数の接続孔が形成されると共に各接続孔に導電プラグが埋設されたものを用意する工程と、前記集積回路チップ領域内の各パッド電極に対して前記保護チップ領域内の対応する導電プラグをバンプ電極により接続するのに伴って前記半導体ウエハと前記保護基板とを接着層により接着して前記集積回路チップ領域を封止する工程と、前記半導体ウエハ乃至前記保護基板の積層体から前記集積回路チップ領域乃至前記保護チップ領域を含む集積回路装置を切断により分離する工程とを含み、前記保護基板を用意する工程では、前記保護基板において前記半導体ウエハに接着されるべき主表面側で各接続孔の周囲に前記接着層の流入を可能にする逃がし溝を形成するものである。
【００１６】
この発明の製法によれば、接続孔の形成は、周知のホトリソグラフィ及び選択エッチング処理により可能であり、接続孔への導電プラグの埋込み、バンプ電極の形成、接着層の形成等の処理は、例えばスクリーン印刷等の簡単な処理により可能である。また、各導電プラグをバンプ電極により対応するパッド電極に接続する際に半導体ウエハと保護基板とを接着層で接着して封止を行なった後、半導体ウエハ乃至保護基板の積層体を切断して集積回路装置を分離するので、封止処理及び切断処理が各々１工程で済む。従って、工程を大幅に簡略化することができる。
また、半導体ウエハと保護基板とを接着層で接着する際に均一な接着が可能となる。
【００１７】
この発明の製法において、封止する工程の後、分離する工程の前に、保護チップ領域内の各導電プラグには対応するバンプ電極を接続した端部とは反対側の端部に他のバンプ電極を接続するようにしてもよい。このようにすると、ウエハ状態でバンプ電極の接続を行なうことができ、特に複数の集積回路チップ領域が半導体ウエハに設けられている場合に多数のバンプ電極の一括形成が可能となる。
また、この発明の製法において、保護基板を用意する工程では、保護基板における半導体ウエハに接着されるべき主表面での開口サイズより該主表面とは反対側の主表面での開口サイズが大きくなるように各接続孔を形成してもよい。このようにすると、各接続孔に導電ペーストを埋込んで導電プラグを形成するのが容易になる。
【００１８】
この発明に係る半導体ウエハ乃至保護基板の積層体は、集積回路が形成された集積回路チップ領域を有すると共に、前記集積回路の周辺に該集積回路に接続された複数のパッド電極が形成された半導体ウエハと、前記集積回路チップ領域を覆って保護するための保護チップ領域を有する絶縁性の保護基板であって該保護チップ領域には前記複数のパッド電極にそれぞれ対応した複数の接続孔が形成されると共に各接続孔に導電プラグが埋設されたものと、を備え、前記保護基板には、前記接続孔をそれぞれ取囲むようにリング状の逃がし溝が形成され、前記集積回路チップ領域内の各パッド電極に対して前記保護チップ領域内の対応する導電プラグをバンプ電極により接続すると共に、前記半導体ウエハと前記保護基板とを接着することにより、前記集積回路チップ領域が封止され、前記半導体ウエハと前記保護基板との間に前記逃がし溝を含む空間が形成されているものである。
【００１９】
また、この発明に係る集積回路装置は、前記積層体を切断することで、前記集積回路チップ領域乃至前記保護チップ領域を含むように分離してなるものである。
【００２０】
【発明の実施の形態】
図１は、この発明の一実施形態に係るＩＣ装置を示すもので、図１のＡ−Ａ’線に沿う断面が図２に示されている。
【００２１】
図１，２に示されるＩＣ装置は、半導体からなるＩＣチップ１０と、このＩＣチップを覆って保護するための絶縁性の保護チップ２０と、この保護チップをＩＣチップ１０に接着する接着層３０とを含んでいる。
【００２２】
ＩＣチップ１０の一方の主表面には、ＩＣ（図示せず）が形成されると共にフィールド絶縁膜等の絶縁膜１２が形成される。絶縁膜１２の上には、ＩＣの周辺にＩＣに接続された１４ａ，１４ｂ等の複数のパッド電極が形成される。パッド電極としては、ＩＣに接続されないダミーのパッド電極を設けることで対称的なパッド電極配置を実現してもよい。また、狭ピッチに対応していない実装基板に適用するためには、実装基板に合わせてパッド電極のピッチを広げて再配置するようにしてもよい。１４ａ，１４ｂ等のパッド電極は、１６ａ，１６ｂ等の保護絶縁膜でそれぞれ覆われ、各保護絶縁膜には、対応するパッド電極の中央部を露呈する接続孔が形成される。
【００２３】
保護チップ２０には、１４ａ，１４ｂ等の複数のパッド電極にそれぞれ対応した２２ａ，２２ｂ等の複数の接続孔が設けられる。２２ａ，２２ｂ等の接続孔には、２６ａ，２６ｂ等の導電プラグがそれぞれ埋設される。保護チップ２０においてＩＣチップ１０の一方の主表面に対向する対向面には、２２ａ，２２ｂ等の接続孔をそれぞれ取囲むように２４ａ，２４ｂ等のリング状の逃がし溝が設けられる。各逃がし溝は、接着層３０の流入を可能にするものである。
【００２４】
２６ａ，２６ｂ等の導電プラグが２８ａ，２８ｂ等のバンプ電極により１４ａ，１４ｂ等のパッド電極にそれぞれ接続されると共に保護チップ２０が接着層３０によりＩＣチップ１０のＩＣ形成面に接着されることによりＩＣチップ１０のＩＣ形成面が封止される。保護チップ２０において半導体チップ１０に対向する対向面とは反対側の露呈面には、２６ａ，２６ｂ等の導電プラグにそれぞれ接続された３２ａ，３２ｂ等のバンプ電極が設けられる。実装基板にバンプ電極を設ける場合には、３２ａ等のバンプ電極を省略することもできる。
【００２５】
ＩＣチップ１０及び保護チップ２０は、１４ａ，１４ｂ等パッド電極の枠状配列を取囲むように設けられたグリッドライン領域１８に沿う切断で得られた実質的に同一の切断形状を有する。ＩＣチップ１０を覆うＣＳＰは、保護チップ２０及び接着層３０を含むもので、ＩＣチップ１０と同程度に小サイズである。また、ＣＳＰからは、１４ａ等のパッド電極が２８ａ等のバンプ電極及び２６ａ等の導電プラグを介して最短距離で保護チップの露呈面側に導出されるので、端子配線長が短縮される。
【００２６】
次に、図３〜１９を参照して図１，２のＩＣ装置の製法を説明する。
【００２７】
図３の工程では、例えばシリカガラス、石英又はポリイミドからなる厚さ１００〜３００μｍの保護基板２０Ａを用意する。保護基板２０Ａは、後述の封止工程において図１０に示すように半導体ウエハ１０Ａに重ねられるもので、半導体ウエハ１０Ａに設けた多数のＩＣチップ領域にそれぞれ対応した多数の保護チップ領域が設けられる。各ＩＣチップ領域は、グリッドライン領域１８により取囲まれている。多数のＩＣチップ領域のうちの１つのＩＣチップ領域を１０ａとし、領域１０ａに対応する保護チップ領域を２０ａとする。
【００２８】
図１１には、ＩＣチップ領域１０ａにおける１４ａ，１４ｂ等のパッド電極の枠状配列が示されている。図１１のＢ−Ｂ’線に沿う断面は、図８に示されている。図１２には、ＩＣチップ領域１０ａに重ねられる保護チップ領域２０ａを示してある。
【００２９】
図３の工程では、ホトリソグラフィ及び選択エッチング処理により１４ａ，１４ｂ等のパッド電極にそれぞれ対応した２２ａ，２２ｂ等の接続孔を保護基板２０Ａに形成する。図１２には、このときに形成される接続孔の枠状配列が示されている。図１２のＣ−Ｃ’線に沿う断面が図３の断面に対応する。接続孔２２ａ，２２ｂの形成状況が図１３に一部断面斜視図で示されている。ホトリソグラフィ及び選択エッチング処理では、保護基板２０Ａの一方の主表面及び他方の主表面にそれぞれ接続孔パターンを有するレジスト層を配置した状態でドライエッチング又はウェットエッチングを行なうことにより２２ａ，２２ｂ等の接続孔を形成することができる。
【００３０】
２２ａ等の各接続孔は、保護基板２０Ａの半導体ウエハ１０Ａとの対向面からその反対側の露呈面まで同一サイズ（例えば直径１００〜３００μｍ）を有するように形成してもよいが、この実施形態では、保護基板２０Ａの半導体ウエハ１０Ａとの対向面での開口サイズより該対向面とは反対側の露呈面での開口サイズが大きくなるように形成する。図３，１３の例では、対向面での開口サイズを直径１００〜１５０μｍとした場合、露呈面での開口サイズを直径１５０〜３００μｍとすることができる。このようにすると、図５の工程で導電プラグを形成するのが容易となる。
【００３１】
次に、図４の工程では、保護基板２０Ａの半導体ウエハ１０Ａとの対向面において２２ａ，２２ｂ等の接続孔をそれぞれ取囲むように２４ａ，２４ｂ等の逃がし溝をホトリソグラフィ及び選択エッチング処理により形成する。このときに形成される逃がし溝２４ａ，２４ｂは、図１３〜１６にも示されている。図１５，１６には、図１３，１４に示す保護基板２０Ａが逃がし溝２４ａを右上方に配置するように裏返した状態で示してある。各逃がし溝は、図８の工程で接着層３０の流入を可能にするためのもので、５０〜１５０μｍの深さを有する。また、各逃がし溝の幅（逃がし溝２４ａについて示すＤ）は、一例として５０μｍとすることができる。
【００３２】
次に、図５の工程では、シルクスクリーン印刷法により銅又は銀を含む導電ペーストを２２ａ，２２ｂ等の接続孔に充填した後、１２５〜２２５℃で３０分間のべーク処理を行なうことにより２２ａ，２２ｂ等の接続孔をそれぞれ埋める２６ａ，２６ｂ等の導電プラグを形成する。このとき、２２ａ，２２ｂ等の接続孔が下方の開口サイズより上方の開口サイズを大きくして形成されているので、導電ペーストを簡単且つ確実に充填することができる。導電プラグ２６ａ，２６ｂの形成状況は、図１４にも示されている。
【００３３】
次に、図６の工程では、保護基板２０Ａの半導体ウエハ１０Ａとの対向面において２６ａ，２６ｂ等の導電プラグにそれぞれ接続されるようにハンダからなる２８ａ，２８ｂ等のバンプ電極を形成する。このためには、シルクスクリーン印刷法又はハンダバンプディスペンサにより各導電プラグの端部にハンダバンプを盛り付けた後、２００℃でべーク処理を行なうことができる。２８ａ等の各バンプ電極の高さは、３０〜５０μｍとすることができる。バンプ電極２８ａ，２８ｂの形成状況は、図１５にも示されている。
【００３４】
次に、図７の工程では、保護基板２０Ａの半導体ウエハ１０Ａとの対向面において２４ａ，２４ｂ等の逃がし溝で囲まれた領域以外の領域（半導体ウエハ１０ＡのＩＣ形成部及びグリッドライン領域１８に対応する領域）にシルクスクリーン印刷法により熱可塑性接着剤からなる接着層３０を形成する。接着層３０は、印刷後１３５〜１６０℃でキュア処理する。接着層３０の形成状況は、図１６にも示されている。接着層３０の厚さは、４０〜６０μｍとすることができる。なお、接着層３０としては、熱硬化性接着剤からなるものを用いてもよい。
【００３５】
図３〜７に関して上記した工程は、半導体ウエハ１０Ａに重ねられるべき保護基板２０Ａを用意する工程であるが、このような工程の前又は後あるいはかような工程に並行して図８，１０，１１，１７に示すような半導体ウエハ１０Ａが用意される。すなわち、例えばシリコンからなる半導体ウエハ１０Ａには、周知の方法により１０ａ等の各ＩＣチップ領域毎にＩＣが形成されると共に各ＩＣの周辺で絶縁膜１２の上には１４ａ，１４ｂ等の複数のパッド電極が形成される。各パッド電極は、ハンダバンプとの接続性が良好なアンダーバンプメタルを最上層として有するものである。
【００３６】
パッド電極１４ａは、図８，１７に示すように保護絶縁膜１６ａで覆われ、絶縁膜１６ａには、パッド電極１４ａの中央部を露呈する接続孔１６Ｈがホトリソグラフィ及び選択エッチング処理により形成される。パッド電極１４ａは、一辺の長さが１５０μｍの正方形とすることができ、接続孔１６Ｈは、一辺の長さが８０〜１００μｍの正方形とすることができる。図１７に示したようなパッド電極及び接続孔の配置は、１４ｂ等の他のパッド電極についても同様である。なお、図１１に示したグリッドライン領域１８の幅Ｗは、１００μｍとすることができる。
【００３７】
次に、図８の工程では、図１８に示すように２８ａ等のバンプ電極を１４ａ等のパッド電極に位置合せして半導体ウエハ１０Ａに保護基板２０Ａを重ね、保護基板２０Ａに所定の圧力を加える。保護基板２０Ａとして透明性のものを用いると、位置合せが容易である。
【００３８】
この後、上記のような加圧状態において半導体ウエハ１０Ａ乃至保護基板２０Ａの積層体を真空オーブンに入れて１３５〜１５０℃で３０分間の熱処理を行なう。この結果、図８に示すように２８ａ，２８ｂ等のバンプ電極が１４ａ，１４ｂ等のパッド電極に接続されると共に半導体ウエハ１０Ａと保護基板２０Ａとが接着層３０により接着されることにより各ＩＣチップ領域毎にＩＣ形成面が封止される。
【００３９】
封止のための熱処理においては、図１８に示すように半導体ウエハ１０Ａと保護基板２０Ａとの間に接着層３０の厚さ×逃がし溝２４ａの開口面積に相当する体積と逃がし溝２４ａの体積とを含む空間が存在する。この空間の圧力が常圧より高くなると、加熱に伴うバンプ電極２８ａ及び接着層３０の厚さ減少が妨げられる。そこで、上記した空間の圧力上昇を防ぐ方策が必要となる。この実施形態では、上記した空間を予め減圧状態にしてから熱処理を行なうことにより圧力上昇を抑え、接着層３０が逃がし溝２４ａへ流入するのを可能にしている。
【００４０】
図１９は、封止のための熱処理における真空オーブンの温度変化及び逃がし溝内の圧力変化をそれぞれカーブＴＭ及びＰＲにより示したものである。期間Ｐ１において、逃がし溝２４ａ内の圧力は、オーブン内を真空引きすることにより常圧から真空に向けて低下する。このような減圧状態において時刻ｔ０で加熱を開始すると、期間Ｐ２では、バンプ電極２８ａ及び接着層３０が徐々に流動化し、バンプ電極２８ａは、接続孔１６Ｈ内に広がると共に接着層３０の一部は逃がし溝２４ａ内に流入する。期間Ｐ２の途中からオーブン内の圧力を常圧に向けて上昇させると、逃がし溝２４ａ内の圧力もカーブＰＲに示すように上昇する。期間Ｐ２の終了する時刻ｔ１は、保護基板２０Ａの半導体ウエハ１０Ａとの対向面が絶縁膜１６ａの頂部に接触した時点に対応する。この時点以降は、逃がし溝２４ａ内の圧力が殆ど変化しない。図８に示すように保護基板２０Ａの半導体ウエハ１０Ａとの対向面が１６ａ，１６ｂ等の絶縁膜の頂部に接触した状態で熱処理を終了すると、半導体基板１０Ａと保護基板２０Ａとを接着層３０により均一に接着することができる。
【００４１】
次に、図９の工程では、保護基板２０Ａの半導体ウエハ１０Ａとの対向面とは反対側の露呈面において２６ａ，２６ｂ等の導電プラグにそれぞれ接続されるようにハンダからなる３２ａ，３２ｂ等のバンプ電極を形成する。このためには、シルクスクリーン印刷法又はハンダバンプディスペンサにより各導電プラグの端部にハンダバンプを盛り付けた後、２５０℃でベーク処理を行なうことができる。３２ａ等の各バンプ電極の高さは、１００〜１５０μｍとすることができる。
【００４２】
この後、半導体ウエハ１０Ａ乃至保護基板２０Ａの積層体をグリッドライン領域１８に沿ってダイシングして切断溝３４を形成することにより該積層体から半導体チップ１０乃至保護チップ２０を含むＩＣ装置を分離する。このとき、図１０に示した１０ａ等のＩＣチップ領域毎に図９に示したものと同様のＩＣ装置が得られる。
【００４３】
図３〜１９に関して上記した製法によれば、保護基板２０Ａを半導体ウエハ１０Ａとは別の工程で簡単な処理により用意することができる。また、２６ａ等の各導電プラグを２８ａ等のバンプ電極により１４ａ等のパッド電極に接続する際に半導体ウエハ１０Ａと保護基板２０Ａとを接着層３０で接着してＩＣ形成面を封止した後、半導体ウエハ１０Ａ乃至保護基板２０Ａの積層体を切断してＩＣ装置を分離するようにしたので、封止処理及び切断処理をいずれも１工程で終了させることができる。従って、工程の簡略化により歩留り向上及びコスト低減を図ることができる。
【００４４】
上記した実施形態においては、１６ａ等の絶縁膜に設ける１６Ｈ等の接続孔は、正方形に限らず、図２０に示すように円形等の形状にしてもよい。
【００４５】
また、２８ａ等のバンプ電極は、保護基板２０Ａに設ける代りに、図２１に示すように半導体ウエハ１０Ａにおいて１６Ｈ等の接続孔を介して１４ａ等のパッド電極に接続されるように設けてもよい。この場合、封止処理は、図８に関して前述したと同様に行なうことができる。
【００４６】
さらに、接着層３０は、保護基板２０Ａに設ける代りに、半導体ウエハ１０Ａに設けてもよい。この場合、封止処理は、図８に関して前述したと同様に行なうことができる。接着層３０を保護基板２０Ａ又は半導体ウエハ１０Ａに形成する方法としては、シルクスクリーン印刷法に限らず、接着シートを貼付する方法、全面的に被着した接着層の不要部を選択的に除去する方法等を用いてもよい。
【００４７】
【発明の効果】
以上のように、この発明によれば、集積回路チップの各パッド電極をバンプ電極及び導電プラグを介して保護チップの露呈面側に最短距離で導出すると共に集積回路チップの集積回路形成面を保護チップ及び接着層により封止し、集積回路チップ及び保護チップを実質的に同一の切断形状としたので、ＣＳＰのサイズ縮小が可能になると共に端子配線長の短縮も可能となり、超小型の集積回路装置を実現できる効果が得られる。
【００４８】
また、この発明の製法によれば、保護基板を半導体ウエハとは別の工程で簡単な処理により用意可能である。その上、各導電プラグをバンプ電極により対応するパッド電極に接続する際に半導体ウエハと保護基板とを接着層で接着して封止を行なった後、半導体ウエハ乃至保護基板の積層体を切断して集積回路装置を分離するようにしたので、封止処理および切断処理が各々１工程で済む。従って、工程の大幅な簡略化が可能となる効果が得られる。
【図面の簡単な説明】
【図１】 この発明の一実施形態に係るＩＣ装置を示す斜視図である。
【図２】 図１のＡ−Ａ’線に沿う断面図である。
【図３】 図１のＩＣ装置の製法において保護基板に接続孔を形成する工程を示す断面図である。
【図４】 図３の工程に続く逃がし溝形成工程を示す断面図である。
【図５】 図４の工程に続く導電プラグ形成工程を示す断面図である。
【図６】 図５の工程に続く第１のバンプ電極形成工程を示す断面図である。
【図７】 図６の工程に続く接着層形成工程を示す断面図である。
【図８】 図７の工程に続く封止工程を示す断面図である。
【図９】 図８の工程に続く第２のバンプ電極形成工程及びダイシング工程を示す断面図である。
【図１０】 半導体ウエハに保護基板を重ねた状態を示す斜視図である。
【図１１】 ＩＣチップ領域を示す斜視図である。
【図１２】 図１１のＩＣチップ領域に重ねられる保護チップ領域を示す斜視図である。
【図１３】 保護基板における接続孔の形成状況を示す一部断面斜視図である。
【図１４】 接続孔に導電プラグを埋設した状態を示す一部断面斜視図である。
【図１５】 導電プラグ上にバンプ電極を形成した状態を示す一部断面斜視図である。
【図１６】 保護基板上に接着層を形成した状態を示す一部断面斜視図である。
【図１７】 半導体ウエハ上に設けたパッド電極の一例を示す斜視図である。
【図１８】 封止処理を行なうために半導体ウエハに保護基板を重ねた状態を示す断面図である。
【図１９】 封止処理における真空オーブンの温度変化と逃がし溝内の圧力変化とを示すグラフである。
【図２０】 半導体ウエハ上に設けたパッド電極の他の例を示す斜視図である。
【図２１】 半導体ウエハ上に設けたバンプ電極を示す斜視図である。
【図２２】 従来のＩＣ装置の製法における接着工程を示す断面図である。
【図２３】 図２２の工程に続く溝形成工程及び配線形成工程を示す断面図である。
【図２４】 図２３の工程に続くダイシング工程を示す断面図である。
【符号の説明】
１０：ＩＣチップ、１０Ａ：半導体ウエハ、１０ａ：ＩＣチップ領域、１２，１６ａ，１６ｂ：絶縁膜、１４ａ，１４ｂ：パッド電極、１８：グリッドライン領域、２０：保護チップ、２０Ａ：保護基板、２０ａ：保護チップ領域、２２ａ，２２ｂ：接続孔、２４ａ，２４ｂ：逃がし溝、２６ａ，２６ｂ：導電プラグ、２８ａ，２８ｂ，３２ａ，３２ｂ，３６ａ：バンプ電極。
【発明の属する技術分野】
この発明は、チップ・サイズ・パッケージ（ＣＳＰ）を有するＩＣ（集積回路）装置と、ウエハ状態でチップ・サイズ・パッケージングを行なうＩＣ装置の製法とに関し、特にＩＣチップの一主表面に設けたパッド電極とＩＣチップ保護用の保護チップの接続孔に埋設した導電プラグとをバンプ電極により接続すると共にＩＣチップの一主表面に保護チップを接着層により接着してＩＣチップの一主表面を封止し、ＩＣチップ及び保護チップを実質的に同一の切断形状にしたことによりＣＳＰのサイズ縮小を可能にしたものである。
【０００２】
【従来の技術】
従来、ウエハ状態でチップ・サイズ・パッケージングを行なうＩＣ装置の製法としては、図２２〜２４に示す方法が知られている（例えば、特表平９−５１１０９７号公報参照）。
【０００３】
図２２の工程では、ガラス等の絶縁性保護板１に対してＩＣ内蔵の半導体ウエハをエポキシ層３により接着した後、半導体ウエハを研削処理により２００μｍ程度の厚さまで薄くする。そして、切刻処理及びエッチング処理により半導体ウエハを複数のＩＣチップ２Ａ，２Ｂに分割する。この後、絶縁外装膜４をエポキシ層５により保護板３の露出部及びＩＣチップ２Ａ，２Ｂの裏側に接着する。ＩＣチップ２Ａ，２Ｂのパッド部２ａ，２ｂは、ＩＣチップ２Ａ，２Ｂの端縁より外方に延長した部分がエポキシ層３及び５の間に挟まれた形となる。
【０００４】
次に、図２３の工程では、保護板１及びエポキシ層３，５の積層に対してＩＣチップ２Ａ，２Ｂの間の部分に切刻処理を施すことにより溝６を形成する。このとき、保護板１は、ＩＣチップ２Ａ，２Ｂに対応して部分１Ａ，１Ｂに分割され、エポキシ層３は、ＩＣチップ２Ａ，２Ｂに対応して部分３Ａ，３Ｂに分割される。また、パッド部２ａ，２ｂの端部が溝６の側壁面に露呈される。この後、金属積層法により金属接触部（配線）７ａ，７ｂをそれぞれパッド部２ａ，２ｂの端部に接触して保護板１Ａ，１Ｂの上面に達するように形成する。
【０００５】
この後、図２４の工程では、エポキシ層５及び外装膜４の積層に対してＩＣチップ２Ａ，２Ｂの間の部分に切断処理（ダイシング）を施すことにより溝６に対応する切断溝８を形成する。この結果、エポキシ層５は、ＩＣチップ２Ａ，２Ｂに対応して部分５Ａ，５Ｂに分割され、外装膜４は、ＩＣチップ２Ａ，２Ｂに対応して部分４Ａ，４Ｂに分割される。外装膜４Ａ乃至保護板１Ａの積層体を含む第１のＩＣ装置９Ａと、外装膜４Ｂ乃至保護板１Ｂの積層体を含む第２のＩＣ装置９Ｂとが、図２３の積層体から分離される。
【０００６】
他の従来技術としては、図２２の工程の後、パッド部２ａ，２ｂの各端部を露呈するように図２２の積層体に切断処理を施して切断溝８を形成することにより図２２の積層体を２つのＩＣ装置に分離し、各ＩＣ装置毎にその側面にパッド部（例えば２ａ）に接触する金属接触部（例えば７ａ）を形成するものも知られている（例えば、特表平８−５０３８１３号公報参照）。
【０００７】
【発明が解決しようとする課題】
上記した従来技術によると、ＩＣチップ２Ａを覆う積層（３Ａ，１Ａ）の側部を経由して端子配線７ａを保護板１Ａの上面に導出すると共にＩＣチップ２Ａの裏側にエポキシ層５Ａ及び外装膜４Ａを配置するので、パッケージサイズがＩＣチップ２Ａのサイズより相当に大きくなり、端子配線長も相当に長くなる。
【０００８】
また、上記した従来技術によると、工程が複雑になるという問題点がある。すなわち、積層体を複数のＩＣ装置に分離する前又はした後、溝６の斜面又は溝８の切断面に端子配線を形成するには、金属推積処理（例えばスパッタリング処理）、ホトリソグラフィ及び選択エッチング処理、メッキ処理等が必要である。
【０００９】
その上、半導体ウエハをＩＣチップ２Ａ，２Ｂに分割した後、端子配線を形成するので、外装膜４をエポキシ層５で接着する処理と、溝６及び／又は溝８を形成する処理とが必要である。
【００１０】
この発明の目的は、ＣＳＰのサイズを縮小することができる新規な集積回路装置を提供することにある。
【００１１】
この発明の他の目的は、ウエハ状態でのチップ・サイズ・パッケージングを大幅に簡略化した新規な集積回路装置の製法、及び、半導体ウエハ乃至保護基板の積層体を提供することにある。
【００１２】
【課題を解決するための手段】
この発明に係る集積回路装置は、一方の主表面に集積回路が形成されると共に該集積回路の周辺に該集積回路に接続された複数のパッド電極が形成された半導体からなる集積回路チップと、この集積回路チップの一方の主表面を覆って保護するための絶縁性の保護チップであって、前記複数のパッド電極にそれぞれ対応した複数の接続孔を有すると共に各接続孔内に導電プラグが埋設され、前記集積回路チップの一方の主表面に対向する対向面にて各導電プラグがバンプ電極により対応するパッド電極に接続されると共に該対向面が前記集積回路チップの一方の主表面に接着層により接着されることにより前記集積回路チップの一方の主表面を封止するものとを備え、前記集積回路チップ及び前記保護チップが同一の切断形状を有し、前記保護チップの対向面に、各接続孔の周囲に前記接着層の流入を可能にする逃がし溝を形成したものである。
【００１３】
この発明の構成によれば、各パッド電極がバンプ電極及び導電プラグを介して保護チップの露呈面側に最短距離で導出されると共に集積回路チップの一方の主表面が保護チップ及び接着層により封止され、集積回路チップ及び保護チップは、実質的に同一の切断形状を有する。従って、ＣＳＰのサイズ縮小が可能となり、端子配線長も短縮することができる。
【００１４】
この発明の構成において、保護チップの露呈面には、各導電プラグ毎にその端部に他のバンプ電極を設けてもよい。このようにすると、集積回路装置を回路基板等に実装するのが容易となる。
【００１５】
この発明に係る集積回路装置の製法は、集積回路チップ領域を有する半導体ウエハであって該集積回路チップ領域には集積回路が形成されると共に該集積回路の周辺に該集積回路に接続された複数のパッド電極が形成されたものを用意する工程と、前記集積回路チップ領域を覆って保護するための保護チップ領域を有する絶縁性の保護基板であって該保護チップ領域には前記複数のパッド電極にそれぞれ対応した複数の接続孔が形成されると共に各接続孔に導電プラグが埋設されたものを用意する工程と、前記集積回路チップ領域内の各パッド電極に対して前記保護チップ領域内の対応する導電プラグをバンプ電極により接続するのに伴って前記半導体ウエハと前記保護基板とを接着層により接着して前記集積回路チップ領域を封止する工程と、前記半導体ウエハ乃至前記保護基板の積層体から前記集積回路チップ領域乃至前記保護チップ領域を含む集積回路装置を切断により分離する工程とを含み、前記保護基板を用意する工程では、前記保護基板において前記半導体ウエハに接着されるべき主表面側で各接続孔の周囲に前記接着層の流入を可能にする逃がし溝を形成するものである。
【００１６】
この発明の製法によれば、接続孔の形成は、周知のホトリソグラフィ及び選択エッチング処理により可能であり、接続孔への導電プラグの埋込み、バンプ電極の形成、接着層の形成等の処理は、例えばスクリーン印刷等の簡単な処理により可能である。また、各導電プラグをバンプ電極により対応するパッド電極に接続する際に半導体ウエハと保護基板とを接着層で接着して封止を行なった後、半導体ウエハ乃至保護基板の積層体を切断して集積回路装置を分離するので、封止処理及び切断処理が各々１工程で済む。従って、工程を大幅に簡略化することができる。
また、半導体ウエハと保護基板とを接着層で接着する際に均一な接着が可能となる。
【００１７】
この発明の製法において、封止する工程の後、分離する工程の前に、保護チップ領域内の各導電プラグには対応するバンプ電極を接続した端部とは反対側の端部に他のバンプ電極を接続するようにしてもよい。このようにすると、ウエハ状態でバンプ電極の接続を行なうことができ、特に複数の集積回路チップ領域が半導体ウエハに設けられている場合に多数のバンプ電極の一括形成が可能となる。
また、この発明の製法において、保護基板を用意する工程では、保護基板における半導体ウエハに接着されるべき主表面での開口サイズより該主表面とは反対側の主表面での開口サイズが大きくなるように各接続孔を形成してもよい。このようにすると、各接続孔に導電ペーストを埋込んで導電プラグを形成するのが容易になる。
【００１８】
この発明に係る半導体ウエハ乃至保護基板の積層体は、集積回路が形成された集積回路チップ領域を有すると共に、前記集積回路の周辺に該集積回路に接続された複数のパッド電極が形成された半導体ウエハと、前記集積回路チップ領域を覆って保護するための保護チップ領域を有する絶縁性の保護基板であって該保護チップ領域には前記複数のパッド電極にそれぞれ対応した複数の接続孔が形成されると共に各接続孔に導電プラグが埋設されたものと、を備え、前記保護基板には、前記接続孔をそれぞれ取囲むようにリング状の逃がし溝が形成され、前記集積回路チップ領域内の各パッド電極に対して前記保護チップ領域内の対応する導電プラグをバンプ電極により接続すると共に、前記半導体ウエハと前記保護基板とを接着することにより、前記集積回路チップ領域が封止され、前記半導体ウエハと前記保護基板との間に前記逃がし溝を含む空間が形成されているものである。
【００１９】
また、この発明に係る集積回路装置は、前記積層体を切断することで、前記集積回路チップ領域乃至前記保護チップ領域を含むように分離してなるものである。
【００２０】
【発明の実施の形態】
図１は、この発明の一実施形態に係るＩＣ装置を示すもので、図１のＡ−Ａ’線に沿う断面が図２に示されている。
【００２１】
図１，２に示されるＩＣ装置は、半導体からなるＩＣチップ１０と、このＩＣチップを覆って保護するための絶縁性の保護チップ２０と、この保護チップをＩＣチップ１０に接着する接着層３０とを含んでいる。
【００２２】
ＩＣチップ１０の一方の主表面には、ＩＣ（図示せず）が形成されると共にフィールド絶縁膜等の絶縁膜１２が形成される。絶縁膜１２の上には、ＩＣの周辺にＩＣに接続された１４ａ，１４ｂ等の複数のパッド電極が形成される。パッド電極としては、ＩＣに接続されないダミーのパッド電極を設けることで対称的なパッド電極配置を実現してもよい。また、狭ピッチに対応していない実装基板に適用するためには、実装基板に合わせてパッド電極のピッチを広げて再配置するようにしてもよい。１４ａ，１４ｂ等のパッド電極は、１６ａ，１６ｂ等の保護絶縁膜でそれぞれ覆われ、各保護絶縁膜には、対応するパッド電極の中央部を露呈する接続孔が形成される。
【００２３】
保護チップ２０には、１４ａ，１４ｂ等の複数のパッド電極にそれぞれ対応した２２ａ，２２ｂ等の複数の接続孔が設けられる。２２ａ，２２ｂ等の接続孔には、２６ａ，２６ｂ等の導電プラグがそれぞれ埋設される。保護チップ２０においてＩＣチップ１０の一方の主表面に対向する対向面には、２２ａ，２２ｂ等の接続孔をそれぞれ取囲むように２４ａ，２４ｂ等のリング状の逃がし溝が設けられる。各逃がし溝は、接着層３０の流入を可能にするものである。
【００２４】
２６ａ，２６ｂ等の導電プラグが２８ａ，２８ｂ等のバンプ電極により１４ａ，１４ｂ等のパッド電極にそれぞれ接続されると共に保護チップ２０が接着層３０によりＩＣチップ１０のＩＣ形成面に接着されることによりＩＣチップ１０のＩＣ形成面が封止される。保護チップ２０において半導体チップ１０に対向する対向面とは反対側の露呈面には、２６ａ，２６ｂ等の導電プラグにそれぞれ接続された３２ａ，３２ｂ等のバンプ電極が設けられる。実装基板にバンプ電極を設ける場合には、３２ａ等のバンプ電極を省略することもできる。
【００２５】
ＩＣチップ１０及び保護チップ２０は、１４ａ，１４ｂ等パッド電極の枠状配列を取囲むように設けられたグリッドライン領域１８に沿う切断で得られた実質的に同一の切断形状を有する。ＩＣチップ１０を覆うＣＳＰは、保護チップ２０及び接着層３０を含むもので、ＩＣチップ１０と同程度に小サイズである。また、ＣＳＰからは、１４ａ等のパッド電極が２８ａ等のバンプ電極及び２６ａ等の導電プラグを介して最短距離で保護チップの露呈面側に導出されるので、端子配線長が短縮される。
【００２６】
次に、図３〜１９を参照して図１，２のＩＣ装置の製法を説明する。
【００２７】
図３の工程では、例えばシリカガラス、石英又はポリイミドからなる厚さ１００〜３００μｍの保護基板２０Ａを用意する。保護基板２０Ａは、後述の封止工程において図１０に示すように半導体ウエハ１０Ａに重ねられるもので、半導体ウエハ１０Ａに設けた多数のＩＣチップ領域にそれぞれ対応した多数の保護チップ領域が設けられる。各ＩＣチップ領域は、グリッドライン領域１８により取囲まれている。多数のＩＣチップ領域のうちの１つのＩＣチップ領域を１０ａとし、領域１０ａに対応する保護チップ領域を２０ａとする。
【００２８】
図１１には、ＩＣチップ領域１０ａにおける１４ａ，１４ｂ等のパッド電極の枠状配列が示されている。図１１のＢ−Ｂ’線に沿う断面は、図８に示されている。図１２には、ＩＣチップ領域１０ａに重ねられる保護チップ領域２０ａを示してある。
【００２９】
図３の工程では、ホトリソグラフィ及び選択エッチング処理により１４ａ，１４ｂ等のパッド電極にそれぞれ対応した２２ａ，２２ｂ等の接続孔を保護基板２０Ａに形成する。図１２には、このときに形成される接続孔の枠状配列が示されている。図１２のＣ−Ｃ’線に沿う断面が図３の断面に対応する。接続孔２２ａ，２２ｂの形成状況が図１３に一部断面斜視図で示されている。ホトリソグラフィ及び選択エッチング処理では、保護基板２０Ａの一方の主表面及び他方の主表面にそれぞれ接続孔パターンを有するレジスト層を配置した状態でドライエッチング又はウェットエッチングを行なうことにより２２ａ，２２ｂ等の接続孔を形成することができる。
【００３０】
２２ａ等の各接続孔は、保護基板２０Ａの半導体ウエハ１０Ａとの対向面からその反対側の露呈面まで同一サイズ（例えば直径１００〜３００μｍ）を有するように形成してもよいが、この実施形態では、保護基板２０Ａの半導体ウエハ１０Ａとの対向面での開口サイズより該対向面とは反対側の露呈面での開口サイズが大きくなるように形成する。図３，１３の例では、対向面での開口サイズを直径１００〜１５０μｍとした場合、露呈面での開口サイズを直径１５０〜３００μｍとすることができる。このようにすると、図５の工程で導電プラグを形成するのが容易となる。
【００３１】
次に、図４の工程では、保護基板２０Ａの半導体ウエハ１０Ａとの対向面において２２ａ，２２ｂ等の接続孔をそれぞれ取囲むように２４ａ，２４ｂ等の逃がし溝をホトリソグラフィ及び選択エッチング処理により形成する。このときに形成される逃がし溝２４ａ，２４ｂは、図１３〜１６にも示されている。図１５，１６には、図１３，１４に示す保護基板２０Ａが逃がし溝２４ａを右上方に配置するように裏返した状態で示してある。各逃がし溝は、図８の工程で接着層３０の流入を可能にするためのもので、５０〜１５０μｍの深さを有する。また、各逃がし溝の幅（逃がし溝２４ａについて示すＤ）は、一例として５０μｍとすることができる。
【００３２】
次に、図５の工程では、シルクスクリーン印刷法により銅又は銀を含む導電ペーストを２２ａ，２２ｂ等の接続孔に充填した後、１２５〜２２５℃で３０分間のべーク処理を行なうことにより２２ａ，２２ｂ等の接続孔をそれぞれ埋める２６ａ，２６ｂ等の導電プラグを形成する。このとき、２２ａ，２２ｂ等の接続孔が下方の開口サイズより上方の開口サイズを大きくして形成されているので、導電ペーストを簡単且つ確実に充填することができる。導電プラグ２６ａ，２６ｂの形成状況は、図１４にも示されている。
【００３３】
次に、図６の工程では、保護基板２０Ａの半導体ウエハ１０Ａとの対向面において２６ａ，２６ｂ等の導電プラグにそれぞれ接続されるようにハンダからなる２８ａ，２８ｂ等のバンプ電極を形成する。このためには、シルクスクリーン印刷法又はハンダバンプディスペンサにより各導電プラグの端部にハンダバンプを盛り付けた後、２００℃でべーク処理を行なうことができる。２８ａ等の各バンプ電極の高さは、３０〜５０μｍとすることができる。バンプ電極２８ａ，２８ｂの形成状況は、図１５にも示されている。
【００３４】
次に、図７の工程では、保護基板２０Ａの半導体ウエハ１０Ａとの対向面において２４ａ，２４ｂ等の逃がし溝で囲まれた領域以外の領域（半導体ウエハ１０ＡのＩＣ形成部及びグリッドライン領域１８に対応する領域）にシルクスクリーン印刷法により熱可塑性接着剤からなる接着層３０を形成する。接着層３０は、印刷後１３５〜１６０℃でキュア処理する。接着層３０の形成状況は、図１６にも示されている。接着層３０の厚さは、４０〜６０μｍとすることができる。なお、接着層３０としては、熱硬化性接着剤からなるものを用いてもよい。
【００３５】
図３〜７に関して上記した工程は、半導体ウエハ１０Ａに重ねられるべき保護基板２０Ａを用意する工程であるが、このような工程の前又は後あるいはかような工程に並行して図８，１０，１１，１７に示すような半導体ウエハ１０Ａが用意される。すなわち、例えばシリコンからなる半導体ウエハ１０Ａには、周知の方法により１０ａ等の各ＩＣチップ領域毎にＩＣが形成されると共に各ＩＣの周辺で絶縁膜１２の上には１４ａ，１４ｂ等の複数のパッド電極が形成される。各パッド電極は、ハンダバンプとの接続性が良好なアンダーバンプメタルを最上層として有するものである。
【００３６】
パッド電極１４ａは、図８，１７に示すように保護絶縁膜１６ａで覆われ、絶縁膜１６ａには、パッド電極１４ａの中央部を露呈する接続孔１６Ｈがホトリソグラフィ及び選択エッチング処理により形成される。パッド電極１４ａは、一辺の長さが１５０μｍの正方形とすることができ、接続孔１６Ｈは、一辺の長さが８０〜１００μｍの正方形とすることができる。図１７に示したようなパッド電極及び接続孔の配置は、１４ｂ等の他のパッド電極についても同様である。なお、図１１に示したグリッドライン領域１８の幅Ｗは、１００μｍとすることができる。
【００３７】
次に、図８の工程では、図１８に示すように２８ａ等のバンプ電極を１４ａ等のパッド電極に位置合せして半導体ウエハ１０Ａに保護基板２０Ａを重ね、保護基板２０Ａに所定の圧力を加える。保護基板２０Ａとして透明性のものを用いると、位置合せが容易である。
【００３８】
この後、上記のような加圧状態において半導体ウエハ１０Ａ乃至保護基板２０Ａの積層体を真空オーブンに入れて１３５〜１５０℃で３０分間の熱処理を行なう。この結果、図８に示すように２８ａ，２８ｂ等のバンプ電極が１４ａ，１４ｂ等のパッド電極に接続されると共に半導体ウエハ１０Ａと保護基板２０Ａとが接着層３０により接着されることにより各ＩＣチップ領域毎にＩＣ形成面が封止される。
【００３９】
封止のための熱処理においては、図１８に示すように半導体ウエハ１０Ａと保護基板２０Ａとの間に接着層３０の厚さ×逃がし溝２４ａの開口面積に相当する体積と逃がし溝２４ａの体積とを含む空間が存在する。この空間の圧力が常圧より高くなると、加熱に伴うバンプ電極２８ａ及び接着層３０の厚さ減少が妨げられる。そこで、上記した空間の圧力上昇を防ぐ方策が必要となる。この実施形態では、上記した空間を予め減圧状態にしてから熱処理を行なうことにより圧力上昇を抑え、接着層３０が逃がし溝２４ａへ流入するのを可能にしている。
【００４０】
図１９は、封止のための熱処理における真空オーブンの温度変化及び逃がし溝内の圧力変化をそれぞれカーブＴＭ及びＰＲにより示したものである。期間Ｐ１において、逃がし溝２４ａ内の圧力は、オーブン内を真空引きすることにより常圧から真空に向けて低下する。このような減圧状態において時刻ｔ０で加熱を開始すると、期間Ｐ２では、バンプ電極２８ａ及び接着層３０が徐々に流動化し、バンプ電極２８ａは、接続孔１６Ｈ内に広がると共に接着層３０の一部は逃がし溝２４ａ内に流入する。期間Ｐ２の途中からオーブン内の圧力を常圧に向けて上昇させると、逃がし溝２４ａ内の圧力もカーブＰＲに示すように上昇する。期間Ｐ２の終了する時刻ｔ１は、保護基板２０Ａの半導体ウエハ１０Ａとの対向面が絶縁膜１６ａの頂部に接触した時点に対応する。この時点以降は、逃がし溝２４ａ内の圧力が殆ど変化しない。図８に示すように保護基板２０Ａの半導体ウエハ１０Ａとの対向面が１６ａ，１６ｂ等の絶縁膜の頂部に接触した状態で熱処理を終了すると、半導体基板１０Ａと保護基板２０Ａとを接着層３０により均一に接着することができる。
【００４１】
次に、図９の工程では、保護基板２０Ａの半導体ウエハ１０Ａとの対向面とは反対側の露呈面において２６ａ，２６ｂ等の導電プラグにそれぞれ接続されるようにハンダからなる３２ａ，３２ｂ等のバンプ電極を形成する。このためには、シルクスクリーン印刷法又はハンダバンプディスペンサにより各導電プラグの端部にハンダバンプを盛り付けた後、２５０℃でベーク処理を行なうことができる。３２ａ等の各バンプ電極の高さは、１００〜１５０μｍとすることができる。
【００４２】
この後、半導体ウエハ１０Ａ乃至保護基板２０Ａの積層体をグリッドライン領域１８に沿ってダイシングして切断溝３４を形成することにより該積層体から半導体チップ１０乃至保護チップ２０を含むＩＣ装置を分離する。このとき、図１０に示した１０ａ等のＩＣチップ領域毎に図９に示したものと同様のＩＣ装置が得られる。
【００４３】
図３〜１９に関して上記した製法によれば、保護基板２０Ａを半導体ウエハ１０Ａとは別の工程で簡単な処理により用意することができる。また、２６ａ等の各導電プラグを２８ａ等のバンプ電極により１４ａ等のパッド電極に接続する際に半導体ウエハ１０Ａと保護基板２０Ａとを接着層３０で接着してＩＣ形成面を封止した後、半導体ウエハ１０Ａ乃至保護基板２０Ａの積層体を切断してＩＣ装置を分離するようにしたので、封止処理及び切断処理をいずれも１工程で終了させることができる。従って、工程の簡略化により歩留り向上及びコスト低減を図ることができる。
【００４４】
上記した実施形態においては、１６ａ等の絶縁膜に設ける１６Ｈ等の接続孔は、正方形に限らず、図２０に示すように円形等の形状にしてもよい。
【００４５】
また、２８ａ等のバンプ電極は、保護基板２０Ａに設ける代りに、図２１に示すように半導体ウエハ１０Ａにおいて１６Ｈ等の接続孔を介して１４ａ等のパッド電極に接続されるように設けてもよい。この場合、封止処理は、図８に関して前述したと同様に行なうことができる。
【００４６】
さらに、接着層３０は、保護基板２０Ａに設ける代りに、半導体ウエハ１０Ａに設けてもよい。この場合、封止処理は、図８に関して前述したと同様に行なうことができる。接着層３０を保護基板２０Ａ又は半導体ウエハ１０Ａに形成する方法としては、シルクスクリーン印刷法に限らず、接着シートを貼付する方法、全面的に被着した接着層の不要部を選択的に除去する方法等を用いてもよい。
【００４７】
【発明の効果】
以上のように、この発明によれば、集積回路チップの各パッド電極をバンプ電極及び導電プラグを介して保護チップの露呈面側に最短距離で導出すると共に集積回路チップの集積回路形成面を保護チップ及び接着層により封止し、集積回路チップ及び保護チップを実質的に同一の切断形状としたので、ＣＳＰのサイズ縮小が可能になると共に端子配線長の短縮も可能となり、超小型の集積回路装置を実現できる効果が得られる。
【００４８】
また、この発明の製法によれば、保護基板を半導体ウエハとは別の工程で簡単な処理により用意可能である。その上、各導電プラグをバンプ電極により対応するパッド電極に接続する際に半導体ウエハと保護基板とを接着層で接着して封止を行なった後、半導体ウエハ乃至保護基板の積層体を切断して集積回路装置を分離するようにしたので、封止処理および切断処理が各々１工程で済む。従って、工程の大幅な簡略化が可能となる効果が得られる。
【図面の簡単な説明】
【図１】 この発明の一実施形態に係るＩＣ装置を示す斜視図である。
【図２】 図１のＡ−Ａ’線に沿う断面図である。
【図３】 図１のＩＣ装置の製法において保護基板に接続孔を形成する工程を示す断面図である。
【図４】 図３の工程に続く逃がし溝形成工程を示す断面図である。
【図５】 図４の工程に続く導電プラグ形成工程を示す断面図である。
【図６】 図５の工程に続く第１のバンプ電極形成工程を示す断面図である。
【図７】 図６の工程に続く接着層形成工程を示す断面図である。
【図８】 図７の工程に続く封止工程を示す断面図である。
【図９】 図８の工程に続く第２のバンプ電極形成工程及びダイシング工程を示す断面図である。
【図１０】 半導体ウエハに保護基板を重ねた状態を示す斜視図である。
【図１１】 ＩＣチップ領域を示す斜視図である。
【図１２】 図１１のＩＣチップ領域に重ねられる保護チップ領域を示す斜視図である。
【図１３】 保護基板における接続孔の形成状況を示す一部断面斜視図である。
【図１４】 接続孔に導電プラグを埋設した状態を示す一部断面斜視図である。
【図１５】 導電プラグ上にバンプ電極を形成した状態を示す一部断面斜視図である。
【図１６】 保護基板上に接着層を形成した状態を示す一部断面斜視図である。
【図１７】 半導体ウエハ上に設けたパッド電極の一例を示す斜視図である。
【図１８】 封止処理を行なうために半導体ウエハに保護基板を重ねた状態を示す断面図である。
【図１９】 封止処理における真空オーブンの温度変化と逃がし溝内の圧力変化とを示すグラフである。
【図２０】 半導体ウエハ上に設けたパッド電極の他の例を示す斜視図である。
【図２１】 半導体ウエハ上に設けたバンプ電極を示す斜視図である。
【図２２】 従来のＩＣ装置の製法における接着工程を示す断面図である。
【図２３】 図２２の工程に続く溝形成工程及び配線形成工程を示す断面図である。
【図２４】 図２３の工程に続くダイシング工程を示す断面図である。
【符号の説明】
１０：ＩＣチップ、１０Ａ：半導体ウエハ、１０ａ：ＩＣチップ領域、１２，１６ａ，１６ｂ：絶縁膜、１４ａ，１４ｂ：パッド電極、１８：グリッドライン領域、２０：保護チップ、２０Ａ：保護基板、２０ａ：保護チップ領域、２２ａ，２２ｂ：接続孔、２４ａ，２４ｂ：逃がし溝、２６ａ，２６ｂ：導電プラグ、２８ａ，２８ｂ，３２ａ，３２ｂ，３６ａ：バンプ電極。
Claims (7)
- 一方の主表面に集積回路が形成されると共に該集積回路の周辺に該集積回路に接続された複数のパッド電極が形成された半導体からなる集積回路チップと、
この集積回路チップの一方の主表面を覆って保護するための絶縁性の保護チップであって、前記複数のパッド電極にそれぞれ対応した複数の接続孔を有すると共に各接続孔内に導電プラグが埋設され、前記集積回路チップの一方の主表面に対向する対向面にて各導電プラグがバンプ電極により対応するパッド電極に接続されると共に該対向面が前記集積回路チップの一方の主表面に接着層により接着されることにより前記集積回路チップの一方の主表面を封止するものとを備え、
前記集積回路チップ及び前記保護チップが同一の切断形状を有し、
前記保護チップの対向面には、各接続孔の周囲に前記接着層の流入を可能にする逃がし溝が形成されている集積回路装置。 - 前記保護チップにおいて前記集積回路チップの一方の主表面に対向する対向面とは反対側の露呈面には各導電プラグ毎にその端部に他のバンプ電極を設けた請求項１記載の集積回路装置。
- 集積回路チップ領域を有する半導体ウエハであって該集積回路チップ領域には集積回路が形成されると共に該集積回路の周辺に該集積回路に接続された複数のパッド電極が形成されたものを用意する工程と、
前記集積回路チップ領域を覆って保護するための保護チップ領域を有する絶縁性の保護基板であって該保護チップ領域には前記複数のパッド電極にそれぞれ対応した複数の接続孔が形成されると共に各接続孔に導電プラグが埋設されたものを用意する工程と、
前記集積回路チップ領域内の各パッド電極に対して前記保護チップ領域内の対応する導電プラグをバンプ電極により接続するのに伴って前記半導体ウエハと前記保護基板とを接着層により接着して前記集積回路チップ領域を封止する工程と、
前記半導体ウエハ乃至前記保護基板の積層体から前記集積回路チップ領域乃至前記保護チップ領域を含む集積回路装置を切断により分離する工程とを含み、
前記保護基板を用意する工程では、前記保護基板において前記半導体ウエハに接着されるべき主表面側で各接続孔の周囲に前記接着層の流入を可能にする逃がし溝を形成する集積回路装置の製法。 - 前記封止する工程の後、前記分離する工程の前に、前記保護チップ領域内の各導電プラグにおいて対応するバンプ電極を接続した端部とは反対側の端部に他のバンプ電極を接続する工程を更に含む請求項３記載の集積回路装置の製法。
- 前記保護基板を用意する工程では、前記保護基板において前記半導体ウエハに接着されるべき主表面での開口サイズより該主表面とは反対側の主表面での開口サイズが大きくなるように各接続孔を形成する請求項３又は４記載の集積回路装置の製法。
- 集積回路が形成された集積回路チップ領域を有すると共に、前記集積回路の周辺に該集積回路に接続された複数のパッド電極が形成された半導体ウエハと、
前記集積回路チップ領域を覆って保護するための保護チップ領域を有する絶縁性の保護基板であって該保護チップ領域には前記複数のパッド電極にそれぞれ対応した複数の接続孔が形成されると共に各接続孔に導電プラグが埋設されたものと、を備え、
前記保護基板には、前記接続孔をそれぞれ取囲むようにリング状の逃がし溝が形成され、
前記集積回路チップ領域内の各パッド電極に対して前記保護チップ領域内の対応する導電プラグをバンプ電極により接続すると共に、前記半導体ウエハと前記保護基板とを接着することにより、前記集積回路チップ領域が封止され、前記半導体ウエハと前記保護基板との間に前記逃がし溝を含む空間が形成されている半導体ウエハ乃至保護基板の積層体。 - 請求項６に記載の半導体ウエハ乃至保護基板の積層体を切断することで、前記集積回路チップ領域乃至前記保護チップ領域を含むように分離してなる集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000029236A JP4415443B2 (ja) | 2000-02-07 | 2000-02-07 | 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000029236A JP4415443B2 (ja) | 2000-02-07 | 2000-02-07 | 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001223288A JP2001223288A (ja) | 2001-08-17 |
| JP4415443B2 true JP4415443B2 (ja) | 2010-02-17 |
Family
ID=18554525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000029236A Expired - Fee Related JP4415443B2 (ja) | 2000-02-07 | 2000-02-07 | 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4415443B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003168700A (ja) * | 2001-09-18 | 2003-06-13 | Seiko Epson Corp | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2004165312A (ja) * | 2002-11-12 | 2004-06-10 | Sanyo Electric Co Ltd | 半導体集積装置及びその製造方法 |
| KR100447851B1 (ko) * | 2002-11-14 | 2004-09-08 | 삼성전자주식회사 | 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법 |
| JP4401066B2 (ja) | 2002-11-19 | 2010-01-20 | 三洋電機株式会社 | 半導体集積装置及びその製造方法 |
| JP4660259B2 (ja) * | 2004-06-10 | 2011-03-30 | 三洋電機株式会社 | 半導体装置の製造方法 |
| CN100446229C (zh) * | 2004-06-10 | 2008-12-24 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| JP4659805B2 (ja) * | 2007-10-05 | 2011-03-30 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP2013165087A (ja) * | 2010-05-31 | 2013-08-22 | Sanyo Electric Co Ltd | 半導体モジュールおよび半導体モジュールの製造方法 |
-
2000
- 2000-02-07 JP JP2000029236A patent/JP4415443B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001223288A (ja) | 2001-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7919875B2 (en) | Semiconductor device with recess portion over pad electrode | |
| TWI352412B (en) | Multi-chip package structure and method of fabrica | |
| KR100938970B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP6027966B2 (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
| JP5615936B2 (ja) | パネルベースのリードフレームパッケージング方法及び装置 | |
| US7163846B2 (en) | Method for manufacturing circuit devices | |
| JP2009181981A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2004095836A (ja) | 半導体装置およびその製造方法 | |
| CN111510099A (zh) | 薄膜体声波滤波器及其晶圆级封装方法 | |
| TWI390688B (zh) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2001298147A (ja) | 半導体装置及びその製造方法 | |
| JP4415443B2 (ja) | 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体 | |
| JP3529050B2 (ja) | 半導体装置の製造方法 | |
| KR100618343B1 (ko) | 패키징 기판의 제조방법 및 이를 이용한 패키징 방법. | |
| JP2003318323A (ja) | 半導体装置およびその製造方法 | |
| KR100752665B1 (ko) | 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법 | |
| JP2006100666A (ja) | 半導体装置及びその製造方法 | |
| JP2011029370A (ja) | 積層型半導体装置及びその製造方法 | |
| JP4695796B2 (ja) | 半導体装置、半導体装置ユニットおよびその製造方法 | |
| JP3490041B2 (ja) | 半導体装置及びその製造方法 | |
| JP4472481B2 (ja) | 半導体装置およびその製造方法並びに積層型半導体装置 | |
| KR100259588B1 (ko) | 3차원 칩적층 패키지의 제조 방법 | |
| KR100919986B1 (ko) | 반도체 팩키지용 기판, 그것을 구비한 반도체 팩키지 및,그것의 제조 방법 | |
| KR101538546B1 (ko) | 반도체 디바이스의 제조 방법 및 그에 의한 반도체 디바이스 | |
| TWI398935B (zh) | 晶片載板及其封裝結構與方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |