JP4401066B2 - 半導体集積装置及びその製造方法 - Google Patents
半導体集積装置及びその製造方法 Download PDFInfo
- Publication number
- JP4401066B2 JP4401066B2 JP2002334585A JP2002334585A JP4401066B2 JP 4401066 B2 JP4401066 B2 JP 4401066B2 JP 2002334585 A JP2002334585 A JP 2002334585A JP 2002334585 A JP2002334585 A JP 2002334585A JP 4401066 B2 JP4401066 B2 JP 4401066B2
- Authority
- JP
- Japan
- Prior art keywords
- internal wiring
- integrated device
- semiconductor integrated
- semiconductor substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 37
- 238000003384 imaging method Methods 0.000 claims description 28
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 36
- 238000000034 method Methods 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000003860 storage Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子をパッケージングした半導体集積装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、固体撮像素子のチップサイズを小型化するために、チップサイズパッケージが広く用いられるようになっている。
【０００３】
ここでは、先ず、固体撮像素子について説明する。図１０は、固体撮像素子の構造を示す平面図である。
【０００４】
固体撮像素子は、例えば、フレーム転送型の場合、基本的に受光部２００、蓄積部２０２、水平転送部２０４、出力部２０６及び出力アンプ２０８から構成される。受光部２００は、複数の受光画素が行列配置され、光を受けて発生する情報電荷を各受光画素に蓄積する。蓄積部２０２は、受光部２００の受光画素数に応じた複数の蓄積画素が配置され、受光部２００に蓄積された１画面分の情報電荷を取り込んで一時的に蓄積する。水平転送部２０４は、蓄積部２０２から情報電荷を１ライン単位で取り込み、１画素ずつ水平転送する。出力部２０６は、水平転送部２０４から転送する情報電荷を１画素単位で電圧値に変換して出力する。出力アンプ２０８は、出力部２０６から出力される電圧値を増幅して画像信号として出力する。
【０００５】
このような構造の固体撮像素子は、半導体基板表面に拡散層や基板上に電極を配置して受光部２００、蓄積部２０２、水平転送部２０４、出力部２０６及び出力アンプ２０８を形成し、最後に、光を遮断する遮光膜を受光部２００以外の部分（図中のハッチング領域）に配置する。
【０００６】
続いて、固体撮像素子にチップサイズパッケージングを適用した半導体集積装置について説明する。図１１は、図１０のＸ−Ｘに対応する位置で切断した半導体集積装置の断面図である。
【０００７】
Ｎ型半導体基板３００の表面にＰ型拡散層３０２が形成され、このＰ型拡散層３０２内にＮ型拡散層３０４が形成される。Ｎ型拡散層３０４内に高濃度のＰ型不純物が部分的に注入されてチャネルストッパ（図示せず）が形成される。そして、半導体基板３００の上に絶縁膜３０５を介して転送電極３０６が形成され、固体撮像素子が形成される。
【０００８】
転送電極３０６上には、絶縁膜３０８が積層され、この絶縁膜３０８上に電圧供給線３１０及びパッド電極３２２が形成される。これら電圧供給線３１０及びパッド電極３２２は、絶縁膜３０８中に形成されるコンタクトを介して転送電極３０６と電気的に接続される。さらに、電圧供給線３１０及びパッド電極上に絶縁膜３１２が積層され、絶縁膜３１２上に内部配線３１４が形成される。この内部配線３１４は、その断面で、パッケージの側面に沿って配置される外部配線１１０と接続される。内部配線３１４上には、絶縁膜３１６が積層され、この絶縁膜３１６上の蓄積部２０２、水平転送部２０４及び出力部２０６を覆う領域に遮光膜３１８が配置される。そして、遮光膜３１８及び絶縁膜３１６を覆うように表面保護膜３２０が配置される。
【０００９】
【非特許文献１】
“PRODUCTS”、[online]、SHELLCASE社、［平成14年10月１日検索]、インターネット＜URL http://www.shellcase.com/pages/products-shellOP-process.asp＞
【００１０】
【発明が解決しようとする課題】
素子の内部配線３１４と外部配線１１０との接続箇所の接触抵抗は十分に低く保つ必要がある。通常、電圧供給線３１０の膜厚は１μｍ程度であって、外部配線１１０と直接接続するには膜厚が不十分であるため、さらに厚い膜厚を有する内部配線３１４を設ける必要があった。
【００１１】
このとき、内部配線３１４を形成する工程が別途必要とされるため、固体撮像素子の製造のスループットが低下し、製造コストの上昇を招く問題を生じていた。
【００１２】
また、内部配線３１４の端部は素子外部から腐食され易く、腐食された場合に外部配線１１０との接続強度が低下する問題があった。
【００１３】
本発明は、上記従来技術の問題を鑑み、上記課題の少なくとも１つを解決すべく、素子の特性を損なうことなく、簡易に形成することができる半導体集積装置及びその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するための本発明は、光を受けて情報電荷を発生する受光部及び前記受光部に蓄積した情報電荷を転送する転送部を半導体基板に有し、前記半導体基板の一辺に沿って配置されるパッド電極を介して電圧が供給される固体撮像素子と、前記半導体基板に形成され、前記転送部の少なくとも一部を遮光する遮光膜と、前記遮光膜と同一層に形成され、一端が前記パッド電極に接続されると共に、他端が前記半導体基板の側辺まで延在する第１の配線と、前記半導体基板の側面を迂回して配置され、前記第１の配線と接続される第２の配線と、前記固体撮像素子を封止する封止部材とを備えたことを特徴とする半導体集積装置である。
【００１５】
このとき、上記半導体集積装置において、前記第１の配線は、少なくとも２層構造を有し、これら複数層のうち少なくとも１層が前記遮光膜と同一層に形成されることが好ましい。また、前記第１の配線は、複数層のうち少なくとも１層が前記パッド電極と同一層に形成されることも好ましい。
【００１６】
さらに、上記半導体集積装置において、前記第１の配線は、銅が添加されたアルミニウムからなることがより好ましい。さらに、前記第１の配線は、その膜厚が２μｍ以上１０μｍ以下とすることが好ましい。
【００１７】
上記課題を解決するための本発明の別の形態は、第１の配線の端部が固体撮像素子の側辺まで延在し、この第１の配線が前記固体撮像素子の側面を迂回して配置される第２の配線と接続される半導体集積装置の製造方法において、光を受けて情報電荷を発生する受光部及び前記受光部に蓄積された情報電荷を転送する転送部を形成して前記固体撮像素子を半導体基板に形成する第１の工程と、少なくとも前記転送部を遮光する遮光膜を前記半導体基板上に形成すると共に、前記遮光膜と同一層に前記第１の配線を形成する第２の工程と、前記第２の配線を形成して前記第１の配線と接続する第３の工程とを含むことを特徴とする。
【００１８】
さらに、上記半導体集積装置の製造方法において、前記第２の工程は、前記第１の配線を銅が添加されたアルミニウムから形成することが好ましい。
【００１９】
また、上記課題を解決するための本発明の別の形態は、内部配線の端部が固体撮像素子の側辺まで延在し、この内部配線が前記固体撮像素子の側面を迂回し配置される外部配線と接続される半導体集積装置の製造方法において、光を受けて情報電荷を発生する受光部及び前記受光部に蓄積された情報電荷を転送する転送部を形成して前記固体撮像素子を半導体基板に形成する第１の工程と、前記受光部及び前記転送部へ電圧を供給するパッド電極を形成すると共に、前記パッド電極と同一層に第１の内部配線を形成する第２の工程と、少なくとも前記転送部を遮光する遮光膜を前記半導体基板上に形成すると共に、前記遮光膜と同一層に前記第１の内部配線と重なる前記第２の内部配線を形成する第３の工程と、外部配線を形成して前記第１の内部配線及び第２の内部配線と接続する第４の工程とを含むことを特徴とする。
【００２０】
さらに、当該半導体集積装置の製造方法において、前記第２及び第３の工程は、前記第１及び第２の内部配線を銅が添加されたアルミニウムから形成することが好ましい。
【００２１】
【発明の実施の形態】
本発明の実施の形態を説明するにあたり、先ずは、固体撮像素子をパッケージングした半導体集積装置の基本的な構造を説明する。
【００２２】
図２は、固体撮像素子にチップサイズパッケージを適用した半導体集積装置の一例を示す斜視図である。第１及び第２のガラス基板１００，１０２の間に固体撮像素子チップ１０４が樹脂膜１０６を介して封止されている。第２のガラス基板１０２の主面、即ち、装置の裏面側には、ボール状端子１０８が複数配置され、これらのボール状端子１０８が外部配線１１０を介して固体撮像素子チップ１０４に接続される。複数の外部配線１１０には、固体撮像素子チップ１０４から配線が引き出されて接続されており、各ボール状端子１０８とのコンタクトが取られている。
【００２３】
続いて、本願発明の実施の形態を説明する。図１は、本願発明の実施の形態における半導体集積装置の断面構造を示す断面図である。図１においては、図１０のＸ−Ｘに対応する位置で切断した半導体集積装置の断面図であり、図２、図１０及び図１１に示すもの同一の構成には同じ符号が付してある。
【００２４】
Ｎ型半導体基板３００の表面にＰ型拡散層３０２が形成され、このＰ型拡散層３０２内にＮ型拡散層３０４が形成される。Ｎ型拡散層３０４内に高濃度のＰ型不純物が部分的に注入されてチャネルストッパ（図示せず）が形成される。そして、半導体基板３００の上に絶縁膜３０５を介して転送電極３０６が配置される。
【００２５】
転送電極３０６上には、絶縁膜３０８が積層され、この絶縁膜３０８上に電圧供給線３１０及び第１の内部配線４０７が形成される。これら電圧供給線３１０及び第１の内部配線４０７は、同一層に形成され、このうち、第１の内部配線４０７がパッケージの外周側端部に形成される。
【００２６】
電圧供給線３１０、パッド電極３２２及び第１の内部配線４０７の上には、絶縁膜３１２を介して第２の内部配線４１４及び遮光膜４１８が配置される。第２の内部配線４１４は、所定の位置からパッケージ端部に亘って延在して形成され、パッケージの端部では第１の内部配線４０７と接続されるように形成される。そして、第２の内部配線４１４は、第１の内部配線４０７と重なる部分で外部配線１１０と接続される。遮光膜４１８は、蓄積部２０２、水平転送部２０４及び出力部２０６の領域を覆うように配置され、蓄積部２０２、水平転送部２０４及び出力部２０６に光が入射するのを防止する。遮光膜４１８及び第２の内部配線４１４の上には、絶縁膜４２０が積層され、さらに、その上に樹脂膜１０６を介して第１のガラス基板１００が配置される。
【００２７】
このような構成によれば、外部配線１１０と内部配線との接触面積が、従来と比べて大きくなるため、外部配線１１０と内部配線との接続強度を向上させることができる。また、内部配線の一部を構成する第２の内部配線４１４を遮光膜４１８と同一層に形成しているため、遮光膜４１８の形成工程を利用して第２の内部配線４１４を同時に形成することができる。このため、製造工程の増加を招くことなく、外部配線１１０と内部配線との接続強度を向上させることができる。
【００２８】
なお、電圧供給線３１０、パッド電極３２２及び遮光膜４１８の材料は、銀、金、銅、アルミニウム、ニッケル、チタン、タンタル、タングステン等の半導体素子に対して一般的に用いられる材料を主材料とすることができる。電気的抵抗値や材料の加工性を考慮した場合にはアルミニウムを用いることが好適である。また、第１の内部配線４０７及び第２の内部配線４１４は、その端部が素子外部からの腐食を受け易く、その腐食を避けるために銅を０．１原子％以上２０原子％以下の範囲で含むアルミニウムを用いることがより好適である。
【００２９】
電圧供給線３１０及びパッド電極３２２の膜厚は、電極の最小加工線幅を小さく維持し、かつ電気抵抗値を十分低く維持する必要があるため、アルミニウムを主材料とした場合には０．５μ以上２μｍ以下にすることが好ましい。さらに、０．５μｍ以上１μｍ以下にすることがより好ましい。
【００３０】
一方、遮光膜４１８の膜厚は、最小加工線幅をそれほど小さくする必要がなく、不要な光を十分に遮断する必要があるため、電圧供給配線層よりも厚くすることができる。製造工程のスループットを考慮すると、アルミニウムを主材料とした場合には１．５μｍ以上８μｍ以下とすることが好ましい。さらに、２μｍ以上８μｍ以下とすることがより好ましい。
【００３１】
すなわち、外部配線との接続箇所となる第１の内部配線４０７と第２の内部配線４１４との合計膜厚は少なくとも２μｍ以上１０μｍ以下とすることが好適であり、これによって固体撮像素子の側面において外部配線１１０と接続した場合の接触抵抗を従来の内部配線３１４と同程度に低く維持しながら、接続強度を向上することができる。
【００３２】
図３は、本願発明の半導体集積装置の製造方法を説明するフローチャートであり、図４〜図９は、各製造工程に対応した半導体集積装置の断面図である。
【００３３】
ステップＳ１０においては、センサ部である受光部２００、蓄積部２０２、水平転送部２０４及び出力部２０６を形成する。先ず、ウエハ状態のＮ型半導体基板３００ａの表面にＰ型の不純物イオンを注入して拡散し、Ｐ型半導体領域３０２を形成する。次に、Ｐ型半導体領域３０２内にＮ型の不純物イオンを注入して拡散し、Ｎ型半導体領域３０４を形成する。次に、半導体基板３００ａ上に、スパッタリング、化学気相成長法等の成膜技術及びフォトリソグラフィ技術を適宜組み合わせて、絶縁膜３０５及び転送電極３０６を形成する。そして、半導体領域３０４内にＰ型の不純物イオンを高濃度で部分的に注入してチャネルストッパ（図示せず）を形成し、図４に示す状態となる。
【００３４】
ステップＳ１２においては、図５に示すように、センサ部の周辺領域に出力アンプ２０８の周辺回路を形成する。周辺回路の形成は、従来のトランジスタ形成工程と同様に行うことができる。
【００３５】
例えば、熱拡散やイオン注入等のドーピング技術を用いてソース領域及びドレイン領域を形成し、熱酸化によってゲート絶縁膜となる熱酸化膜を形成する。そして、フォトリソグラフィ技術と化学気相成長又はスパッタリング等の成膜技術を組み合わせてソース電極（図示しない）、ドレイン電極（図示しない）及びゲート電極となるポリシリコン層又は金属膜を成膜する。
【００３６】
ステップＳ１４においては、図６に示すように、電圧供給線３１０及び第１の内部配線４０７を形成する。外部からの供給電圧を伝達する電圧供給線３１０となる金属層を成膜する。同時に、金属層を利用して第１の内部配線４０７も形成する。
【００３７】
具体的には、電圧供給線３１０及び第１の内部配線４０７が形成された半導体基板３００ａ上に層間絶縁膜３０８を形成し、次にフォトリソグラフィ技術等を用いて層間絶縁膜３０８の必要な箇所に開口孔を設け、スパッタリングや化学気相成長等の成膜技術を用いて金属層を成膜する。そして、金属層をパターンニングして電圧供給線３１０及び第１の内部配線４０７を形成する。
【００３８】
例えば、アルミニウムのスパッタリングによって金属層を成膜することができる。このとき、０．１原子％以上２０原子％以下の銅を含むアルミニウムをターゲットとして用いることで、腐食耐性の高い電圧供給線３１０及び第１の内部配線４０７を成膜することができる。
【００３９】
また、蒸着を用いても電圧供給線３１０及び第１の内部配線４０７を成膜することができる。このとき、０．１原子％以上２０原子％以下の銅を含むアルミニウムを原料として用いることで、腐食耐性の高い電圧供給線３１０及び第１の内部配線４０７を成膜することができる。
【００４０】
さらに、化学気相成長を用いても電圧供給線３１０及び第１の内部配線４０７を成膜することができる。このとき、アルミニウムを含む有機ガスと銅を含む有機ガスの混合割合を調整することによって、０．１原子％以上２０原子％以下の銅を含む腐食耐性の高いアルミニウムを成膜することができる。
【００４１】
ステップＳ１６においては、図７に示すように、遮光膜４１８及び第２の内部配線４１４を形成する。
【００４２】
まず、層間絶縁膜３１２を形成する。次に、フォトリソグラフィ技術等を用いてセンサ部及び周辺回路上の必要な箇所に開口孔を設け、スパッタリングや化学気相成長等の蒸着技術を用いて金属層を成膜する。そして、金属層をパターンニングして第２の内部配線４１４及び遮光膜４１８を形成する。
【００４３】
このとき、電圧供給線３１０と同様にスパッタリング、蒸着又は化学気相成長を用いて金属層を成膜し、０．１原子％以上２０原子％以下の銅を含む腐食耐性の高いアルミニウムを成膜することが好適である。
【００４４】
ステップＳ２０においては、図８に示すように、樹脂膜１０６によって第１及び第２のガラス基板１００，１０２を接着する。このステップＳ２０の工程では、例えば、一般的にはエポキシ樹脂を用いてガラス板が接着される。
【００４５】
ステップＳ２２においては、図９に示すように、外部配線１１０を形成する。まず、第２のガラス基板１０２側から、テーパの付けられたダイシングソーを用いて切削し、逆Ｖ字型の溝を形成して溝の内面に第１及び第２の内部配線４０７，４１４を露出させる。次に、溝の内面にスパッタリング、蒸着又は化学気相成長法を用いて金属層を成膜し、この金属層をパターンニングして外部配線１１０を形成する。この後、第２のガラス基板１０２の表面上に外部配線と繋がるようにボール状端子１０８を形成する。
【００４６】
ステップＳ２４においては、ステップＳ２２で形成された積層体をスクライブライン、すなわち、各個体撮像素子の境界に沿ってダイシングする。これにより、半導体集積装置が完成する。
【００４７】
以上のように、本実施の形態の半導体集積装置の製造方法によれば、遮光膜４１８の形成と同一工程で内部配線を形成するため、従来の製造方法と比べて内部配線を形成する工程を省略することができる。このため、製造工程を簡略化することができ、簡易に固体撮像素子パッケージを製造することができる。また、第１及び第２の内部配線４０７，４１４といった具合に、内部配線を２回に分けて形成し、２層構造としているため、外部配線１１０との接続強度を向上させることができる。
【００４８】
【発明の効果】
本発明によれば、パッケージ側面に沿って配置された外部配線に内部配線が接続される半導体集積装置において、素子の特性を損なうことなく、製造工程を簡略化することのできる半導体集積装置及びその製造方法を提供することができる。
【００４９】
なお、本実施形態においては、固体撮像素子としてフレーム転送型を例示したが、これに限られるものではない。例えば、インターライン型やフレームインターライン型の固体撮像素子を用いた半導体集積装置であっても十分に適用可能である。
【図面の簡単な説明】
【図１】 本発明の実施の形態における半導体集積装置の断面構造を示す図である。
【図２】 本発明の実施の形態における半導体集積装置のパッケージ外観を示す斜視図である。
【図３】 本発明の実施の形態における半導体集積装置の製造方法のフローチャートを示す図である。
【図４】 本発明の実施の形態における半導体集積装置の製造工程を示す図である。
【図５】 本発明の実施の形態における半導体集積装置の製造工程を示す図である。
【図６】 本発明の実施の形態における半導体集積装置の製造工程を示す図である。
【図７】 本発明の実施の形態における半導体集積装置の製造工程を示す図である。
【図８】 本発明の実施の形態における半導体集積装置の製造工程を示す図である。
【図９】 本発明の実施の形態における半導体集積装置の製造工程を示す図である。
【図１０】 従来の固体撮像素子の構成を示す平面図である。
【図１１】 従来の半導体集積装置の断面構造を示す図である。
【符号の説明】
１００，１０２ ガラス基板、１０４ 固体撮像素子チップ、１０６ 樹脂膜、１０８ ボール状端子、１１０ 外部配線、２００ 受光部、２０２ 蓄積部、２０４ 水平転送部、２０６ 出力部、２０８ 出力アンプ、３００，３００ａ 半導体基板、３０２ Ｐ型半導体領域（Ｐ型拡散層）、３０４ Ｎ型半導体領域（Ｎ型拡散層）、３０５絶縁膜、３０６ 転送電極、３０８ 層間絶縁膜、３１０ 電圧供給線、３１２ 層間絶縁膜、３１４ 内部配線、３１６ 絶縁膜、３１８ 遮光膜、３２０ 表面保護膜、３２２ パッド電極、４０７ 第１の内部配線、４１４ 第２の内部配線、４１８ 遮光膜、４２０ 絶縁膜。
【発明の属する技術分野】
本発明は、固体撮像素子をパッケージングした半導体集積装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、固体撮像素子のチップサイズを小型化するために、チップサイズパッケージが広く用いられるようになっている。
【０００３】
ここでは、先ず、固体撮像素子について説明する。図１０は、固体撮像素子の構造を示す平面図である。
【０００４】
固体撮像素子は、例えば、フレーム転送型の場合、基本的に受光部２００、蓄積部２０２、水平転送部２０４、出力部２０６及び出力アンプ２０８から構成される。受光部２００は、複数の受光画素が行列配置され、光を受けて発生する情報電荷を各受光画素に蓄積する。蓄積部２０２は、受光部２００の受光画素数に応じた複数の蓄積画素が配置され、受光部２００に蓄積された１画面分の情報電荷を取り込んで一時的に蓄積する。水平転送部２０４は、蓄積部２０２から情報電荷を１ライン単位で取り込み、１画素ずつ水平転送する。出力部２０６は、水平転送部２０４から転送する情報電荷を１画素単位で電圧値に変換して出力する。出力アンプ２０８は、出力部２０６から出力される電圧値を増幅して画像信号として出力する。
【０００５】
このような構造の固体撮像素子は、半導体基板表面に拡散層や基板上に電極を配置して受光部２００、蓄積部２０２、水平転送部２０４、出力部２０６及び出力アンプ２０８を形成し、最後に、光を遮断する遮光膜を受光部２００以外の部分（図中のハッチング領域）に配置する。
【０００６】
続いて、固体撮像素子にチップサイズパッケージングを適用した半導体集積装置について説明する。図１１は、図１０のＸ−Ｘに対応する位置で切断した半導体集積装置の断面図である。
【０００７】
Ｎ型半導体基板３００の表面にＰ型拡散層３０２が形成され、このＰ型拡散層３０２内にＮ型拡散層３０４が形成される。Ｎ型拡散層３０４内に高濃度のＰ型不純物が部分的に注入されてチャネルストッパ（図示せず）が形成される。そして、半導体基板３００の上に絶縁膜３０５を介して転送電極３０６が形成され、固体撮像素子が形成される。
【０００８】
転送電極３０６上には、絶縁膜３０８が積層され、この絶縁膜３０８上に電圧供給線３１０及びパッド電極３２２が形成される。これら電圧供給線３１０及びパッド電極３２２は、絶縁膜３０８中に形成されるコンタクトを介して転送電極３０６と電気的に接続される。さらに、電圧供給線３１０及びパッド電極上に絶縁膜３１２が積層され、絶縁膜３１２上に内部配線３１４が形成される。この内部配線３１４は、その断面で、パッケージの側面に沿って配置される外部配線１１０と接続される。内部配線３１４上には、絶縁膜３１６が積層され、この絶縁膜３１６上の蓄積部２０２、水平転送部２０４及び出力部２０６を覆う領域に遮光膜３１８が配置される。そして、遮光膜３１８及び絶縁膜３１６を覆うように表面保護膜３２０が配置される。
【０００９】
【非特許文献１】
“PRODUCTS”、[online]、SHELLCASE社、［平成14年10月１日検索]、インターネット＜URL http://www.shellcase.com/pages/products-shellOP-process.asp＞
【００１０】
【発明が解決しようとする課題】
素子の内部配線３１４と外部配線１１０との接続箇所の接触抵抗は十分に低く保つ必要がある。通常、電圧供給線３１０の膜厚は１μｍ程度であって、外部配線１１０と直接接続するには膜厚が不十分であるため、さらに厚い膜厚を有する内部配線３１４を設ける必要があった。
【００１１】
このとき、内部配線３１４を形成する工程が別途必要とされるため、固体撮像素子の製造のスループットが低下し、製造コストの上昇を招く問題を生じていた。
【００１２】
また、内部配線３１４の端部は素子外部から腐食され易く、腐食された場合に外部配線１１０との接続強度が低下する問題があった。
【００１３】
本発明は、上記従来技術の問題を鑑み、上記課題の少なくとも１つを解決すべく、素子の特性を損なうことなく、簡易に形成することができる半導体集積装置及びその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するための本発明は、光を受けて情報電荷を発生する受光部及び前記受光部に蓄積した情報電荷を転送する転送部を半導体基板に有し、前記半導体基板の一辺に沿って配置されるパッド電極を介して電圧が供給される固体撮像素子と、前記半導体基板に形成され、前記転送部の少なくとも一部を遮光する遮光膜と、前記遮光膜と同一層に形成され、一端が前記パッド電極に接続されると共に、他端が前記半導体基板の側辺まで延在する第１の配線と、前記半導体基板の側面を迂回して配置され、前記第１の配線と接続される第２の配線と、前記固体撮像素子を封止する封止部材とを備えたことを特徴とする半導体集積装置である。
【００１５】
このとき、上記半導体集積装置において、前記第１の配線は、少なくとも２層構造を有し、これら複数層のうち少なくとも１層が前記遮光膜と同一層に形成されることが好ましい。また、前記第１の配線は、複数層のうち少なくとも１層が前記パッド電極と同一層に形成されることも好ましい。
【００１６】
さらに、上記半導体集積装置において、前記第１の配線は、銅が添加されたアルミニウムからなることがより好ましい。さらに、前記第１の配線は、その膜厚が２μｍ以上１０μｍ以下とすることが好ましい。
【００１７】
上記課題を解決するための本発明の別の形態は、第１の配線の端部が固体撮像素子の側辺まで延在し、この第１の配線が前記固体撮像素子の側面を迂回して配置される第２の配線と接続される半導体集積装置の製造方法において、光を受けて情報電荷を発生する受光部及び前記受光部に蓄積された情報電荷を転送する転送部を形成して前記固体撮像素子を半導体基板に形成する第１の工程と、少なくとも前記転送部を遮光する遮光膜を前記半導体基板上に形成すると共に、前記遮光膜と同一層に前記第１の配線を形成する第２の工程と、前記第２の配線を形成して前記第１の配線と接続する第３の工程とを含むことを特徴とする。
【００１８】
さらに、上記半導体集積装置の製造方法において、前記第２の工程は、前記第１の配線を銅が添加されたアルミニウムから形成することが好ましい。
【００１９】
また、上記課題を解決するための本発明の別の形態は、内部配線の端部が固体撮像素子の側辺まで延在し、この内部配線が前記固体撮像素子の側面を迂回し配置される外部配線と接続される半導体集積装置の製造方法において、光を受けて情報電荷を発生する受光部及び前記受光部に蓄積された情報電荷を転送する転送部を形成して前記固体撮像素子を半導体基板に形成する第１の工程と、前記受光部及び前記転送部へ電圧を供給するパッド電極を形成すると共に、前記パッド電極と同一層に第１の内部配線を形成する第２の工程と、少なくとも前記転送部を遮光する遮光膜を前記半導体基板上に形成すると共に、前記遮光膜と同一層に前記第１の内部配線と重なる前記第２の内部配線を形成する第３の工程と、外部配線を形成して前記第１の内部配線及び第２の内部配線と接続する第４の工程とを含むことを特徴とする。
【００２０】
さらに、当該半導体集積装置の製造方法において、前記第２及び第３の工程は、前記第１及び第２の内部配線を銅が添加されたアルミニウムから形成することが好ましい。
【００２１】
【発明の実施の形態】
本発明の実施の形態を説明するにあたり、先ずは、固体撮像素子をパッケージングした半導体集積装置の基本的な構造を説明する。
【００２２】
図２は、固体撮像素子にチップサイズパッケージを適用した半導体集積装置の一例を示す斜視図である。第１及び第２のガラス基板１００，１０２の間に固体撮像素子チップ１０４が樹脂膜１０６を介して封止されている。第２のガラス基板１０２の主面、即ち、装置の裏面側には、ボール状端子１０８が複数配置され、これらのボール状端子１０８が外部配線１１０を介して固体撮像素子チップ１０４に接続される。複数の外部配線１１０には、固体撮像素子チップ１０４から配線が引き出されて接続されており、各ボール状端子１０８とのコンタクトが取られている。
【００２３】
続いて、本願発明の実施の形態を説明する。図１は、本願発明の実施の形態における半導体集積装置の断面構造を示す断面図である。図１においては、図１０のＸ−Ｘに対応する位置で切断した半導体集積装置の断面図であり、図２、図１０及び図１１に示すもの同一の構成には同じ符号が付してある。
【００２４】
Ｎ型半導体基板３００の表面にＰ型拡散層３０２が形成され、このＰ型拡散層３０２内にＮ型拡散層３０４が形成される。Ｎ型拡散層３０４内に高濃度のＰ型不純物が部分的に注入されてチャネルストッパ（図示せず）が形成される。そして、半導体基板３００の上に絶縁膜３０５を介して転送電極３０６が配置される。
【００２５】
転送電極３０６上には、絶縁膜３０８が積層され、この絶縁膜３０８上に電圧供給線３１０及び第１の内部配線４０７が形成される。これら電圧供給線３１０及び第１の内部配線４０７は、同一層に形成され、このうち、第１の内部配線４０７がパッケージの外周側端部に形成される。
【００２６】
電圧供給線３１０、パッド電極３２２及び第１の内部配線４０７の上には、絶縁膜３１２を介して第２の内部配線４１４及び遮光膜４１８が配置される。第２の内部配線４１４は、所定の位置からパッケージ端部に亘って延在して形成され、パッケージの端部では第１の内部配線４０７と接続されるように形成される。そして、第２の内部配線４１４は、第１の内部配線４０７と重なる部分で外部配線１１０と接続される。遮光膜４１８は、蓄積部２０２、水平転送部２０４及び出力部２０６の領域を覆うように配置され、蓄積部２０２、水平転送部２０４及び出力部２０６に光が入射するのを防止する。遮光膜４１８及び第２の内部配線４１４の上には、絶縁膜４２０が積層され、さらに、その上に樹脂膜１０６を介して第１のガラス基板１００が配置される。
【００２７】
このような構成によれば、外部配線１１０と内部配線との接触面積が、従来と比べて大きくなるため、外部配線１１０と内部配線との接続強度を向上させることができる。また、内部配線の一部を構成する第２の内部配線４１４を遮光膜４１８と同一層に形成しているため、遮光膜４１８の形成工程を利用して第２の内部配線４１４を同時に形成することができる。このため、製造工程の増加を招くことなく、外部配線１１０と内部配線との接続強度を向上させることができる。
【００２８】
なお、電圧供給線３１０、パッド電極３２２及び遮光膜４１８の材料は、銀、金、銅、アルミニウム、ニッケル、チタン、タンタル、タングステン等の半導体素子に対して一般的に用いられる材料を主材料とすることができる。電気的抵抗値や材料の加工性を考慮した場合にはアルミニウムを用いることが好適である。また、第１の内部配線４０７及び第２の内部配線４１４は、その端部が素子外部からの腐食を受け易く、その腐食を避けるために銅を０．１原子％以上２０原子％以下の範囲で含むアルミニウムを用いることがより好適である。
【００２９】
電圧供給線３１０及びパッド電極３２２の膜厚は、電極の最小加工線幅を小さく維持し、かつ電気抵抗値を十分低く維持する必要があるため、アルミニウムを主材料とした場合には０．５μ以上２μｍ以下にすることが好ましい。さらに、０．５μｍ以上１μｍ以下にすることがより好ましい。
【００３０】
一方、遮光膜４１８の膜厚は、最小加工線幅をそれほど小さくする必要がなく、不要な光を十分に遮断する必要があるため、電圧供給配線層よりも厚くすることができる。製造工程のスループットを考慮すると、アルミニウムを主材料とした場合には１．５μｍ以上８μｍ以下とすることが好ましい。さらに、２μｍ以上８μｍ以下とすることがより好ましい。
【００３１】
すなわち、外部配線との接続箇所となる第１の内部配線４０７と第２の内部配線４１４との合計膜厚は少なくとも２μｍ以上１０μｍ以下とすることが好適であり、これによって固体撮像素子の側面において外部配線１１０と接続した場合の接触抵抗を従来の内部配線３１４と同程度に低く維持しながら、接続強度を向上することができる。
【００３２】
図３は、本願発明の半導体集積装置の製造方法を説明するフローチャートであり、図４〜図９は、各製造工程に対応した半導体集積装置の断面図である。
【００３３】
ステップＳ１０においては、センサ部である受光部２００、蓄積部２０２、水平転送部２０４及び出力部２０６を形成する。先ず、ウエハ状態のＮ型半導体基板３００ａの表面にＰ型の不純物イオンを注入して拡散し、Ｐ型半導体領域３０２を形成する。次に、Ｐ型半導体領域３０２内にＮ型の不純物イオンを注入して拡散し、Ｎ型半導体領域３０４を形成する。次に、半導体基板３００ａ上に、スパッタリング、化学気相成長法等の成膜技術及びフォトリソグラフィ技術を適宜組み合わせて、絶縁膜３０５及び転送電極３０６を形成する。そして、半導体領域３０４内にＰ型の不純物イオンを高濃度で部分的に注入してチャネルストッパ（図示せず）を形成し、図４に示す状態となる。
【００３４】
ステップＳ１２においては、図５に示すように、センサ部の周辺領域に出力アンプ２０８の周辺回路を形成する。周辺回路の形成は、従来のトランジスタ形成工程と同様に行うことができる。
【００３５】
例えば、熱拡散やイオン注入等のドーピング技術を用いてソース領域及びドレイン領域を形成し、熱酸化によってゲート絶縁膜となる熱酸化膜を形成する。そして、フォトリソグラフィ技術と化学気相成長又はスパッタリング等の成膜技術を組み合わせてソース電極（図示しない）、ドレイン電極（図示しない）及びゲート電極となるポリシリコン層又は金属膜を成膜する。
【００３６】
ステップＳ１４においては、図６に示すように、電圧供給線３１０及び第１の内部配線４０７を形成する。外部からの供給電圧を伝達する電圧供給線３１０となる金属層を成膜する。同時に、金属層を利用して第１の内部配線４０７も形成する。
【００３７】
具体的には、電圧供給線３１０及び第１の内部配線４０７が形成された半導体基板３００ａ上に層間絶縁膜３０８を形成し、次にフォトリソグラフィ技術等を用いて層間絶縁膜３０８の必要な箇所に開口孔を設け、スパッタリングや化学気相成長等の成膜技術を用いて金属層を成膜する。そして、金属層をパターンニングして電圧供給線３１０及び第１の内部配線４０７を形成する。
【００３８】
例えば、アルミニウムのスパッタリングによって金属層を成膜することができる。このとき、０．１原子％以上２０原子％以下の銅を含むアルミニウムをターゲットとして用いることで、腐食耐性の高い電圧供給線３１０及び第１の内部配線４０７を成膜することができる。
【００３９】
また、蒸着を用いても電圧供給線３１０及び第１の内部配線４０７を成膜することができる。このとき、０．１原子％以上２０原子％以下の銅を含むアルミニウムを原料として用いることで、腐食耐性の高い電圧供給線３１０及び第１の内部配線４０７を成膜することができる。
【００４０】
さらに、化学気相成長を用いても電圧供給線３１０及び第１の内部配線４０７を成膜することができる。このとき、アルミニウムを含む有機ガスと銅を含む有機ガスの混合割合を調整することによって、０．１原子％以上２０原子％以下の銅を含む腐食耐性の高いアルミニウムを成膜することができる。
【００４１】
ステップＳ１６においては、図７に示すように、遮光膜４１８及び第２の内部配線４１４を形成する。
【００４２】
まず、層間絶縁膜３１２を形成する。次に、フォトリソグラフィ技術等を用いてセンサ部及び周辺回路上の必要な箇所に開口孔を設け、スパッタリングや化学気相成長等の蒸着技術を用いて金属層を成膜する。そして、金属層をパターンニングして第２の内部配線４１４及び遮光膜４１８を形成する。
【００４３】
このとき、電圧供給線３１０と同様にスパッタリング、蒸着又は化学気相成長を用いて金属層を成膜し、０．１原子％以上２０原子％以下の銅を含む腐食耐性の高いアルミニウムを成膜することが好適である。
【００４４】
ステップＳ２０においては、図８に示すように、樹脂膜１０６によって第１及び第２のガラス基板１００，１０２を接着する。このステップＳ２０の工程では、例えば、一般的にはエポキシ樹脂を用いてガラス板が接着される。
【００４５】
ステップＳ２２においては、図９に示すように、外部配線１１０を形成する。まず、第２のガラス基板１０２側から、テーパの付けられたダイシングソーを用いて切削し、逆Ｖ字型の溝を形成して溝の内面に第１及び第２の内部配線４０７，４１４を露出させる。次に、溝の内面にスパッタリング、蒸着又は化学気相成長法を用いて金属層を成膜し、この金属層をパターンニングして外部配線１１０を形成する。この後、第２のガラス基板１０２の表面上に外部配線と繋がるようにボール状端子１０８を形成する。
【００４６】
ステップＳ２４においては、ステップＳ２２で形成された積層体をスクライブライン、すなわち、各個体撮像素子の境界に沿ってダイシングする。これにより、半導体集積装置が完成する。
【００４７】
以上のように、本実施の形態の半導体集積装置の製造方法によれば、遮光膜４１８の形成と同一工程で内部配線を形成するため、従来の製造方法と比べて内部配線を形成する工程を省略することができる。このため、製造工程を簡略化することができ、簡易に固体撮像素子パッケージを製造することができる。また、第１及び第２の内部配線４０７，４１４といった具合に、内部配線を２回に分けて形成し、２層構造としているため、外部配線１１０との接続強度を向上させることができる。
【００４８】
【発明の効果】
本発明によれば、パッケージ側面に沿って配置された外部配線に内部配線が接続される半導体集積装置において、素子の特性を損なうことなく、製造工程を簡略化することのできる半導体集積装置及びその製造方法を提供することができる。
【００４９】
なお、本実施形態においては、固体撮像素子としてフレーム転送型を例示したが、これに限られるものではない。例えば、インターライン型やフレームインターライン型の固体撮像素子を用いた半導体集積装置であっても十分に適用可能である。
【図面の簡単な説明】
【図１】 本発明の実施の形態における半導体集積装置の断面構造を示す図である。
【図２】 本発明の実施の形態における半導体集積装置のパッケージ外観を示す斜視図である。
【図３】 本発明の実施の形態における半導体集積装置の製造方法のフローチャートを示す図である。
【図４】 本発明の実施の形態における半導体集積装置の製造工程を示す図である。
【図５】 本発明の実施の形態における半導体集積装置の製造工程を示す図である。
【図６】 本発明の実施の形態における半導体集積装置の製造工程を示す図である。
【図７】 本発明の実施の形態における半導体集積装置の製造工程を示す図である。
【図８】 本発明の実施の形態における半導体集積装置の製造工程を示す図である。
【図９】 本発明の実施の形態における半導体集積装置の製造工程を示す図である。
【図１０】 従来の固体撮像素子の構成を示す平面図である。
【図１１】 従来の半導体集積装置の断面構造を示す図である。
【符号の説明】
１００，１０２ ガラス基板、１０４ 固体撮像素子チップ、１０６ 樹脂膜、１０８ ボール状端子、１１０ 外部配線、２００ 受光部、２０２ 蓄積部、２０４ 水平転送部、２０６ 出力部、２０８ 出力アンプ、３００，３００ａ 半導体基板、３０２ Ｐ型半導体領域（Ｐ型拡散層）、３０４ Ｎ型半導体領域（Ｎ型拡散層）、３０５絶縁膜、３０６ 転送電極、３０８ 層間絶縁膜、３１０ 電圧供給線、３１２ 層間絶縁膜、３１４ 内部配線、３１６ 絶縁膜、３１８ 遮光膜、３２０ 表面保護膜、３２２ パッド電極、４０７ 第１の内部配線、４１４ 第２の内部配線、４１８ 遮光膜、４２０ 絶縁膜。
Claims (6)
- 光を受けて情報電荷を発生する受光部及び前記受光部に蓄積した情報電荷を転送する転送部を半導体基板に有し、前記半導体基板の一辺に沿って配置されるパッド電極を介して電圧が供給される固体撮像素子と、
前記半導体基板に形成され、少なくとも前記転送部を遮光する遮光膜と、
前記半導体基板に形成され、前記半導体基板の側辺まで延在する第１の内部配線と、
前記遮光膜と同一層に形成され、一端が前記パッド電極に接続されると共に、他端が前記半導体基板の側辺まで延在して前記第１の内部配線と重畳する第２の内部配線と、
前記半導体基板の側面を迂回して配置され、前記第１の内部配線及び前記第２の内部配線と接続される外部配線と、
を備えたことを特徴とする半導体集積装置。 - 請求項１に記載の半導体集積装置において、
前記第１の内部配線は、前記パッド電極と同一層に形成されることを特徴とする半導体集積装置。 - 請求項１または２に記載の半導体集積装置において、
前記第１の内部配線及び前記第２の内部配線は、銅が添加されたアルミニウムからなることを特徴とする半導体集積装置。 - 請求項１または２に記載の半導体集積装置において、
前記第１の内部配線及び前記第２の内部配線は、その合計膜厚が２μｍ以上１０μｍ以下であることを特徴とする半導体集積装置。 - 内部配線の端部が固体撮像素子の側辺まで延在し、この内部配線が前記固体撮像素子の側面を迂回し配置される外部配線と接続される半導体集積装置の製造方法において、
光を受けて情報電荷を発生する受光部及び前記受光部に蓄積された情報電荷を転送する転送部を形成して前記固体撮像素子を半導体基板に形成する第１の工程と、
前記受光部及び前記転送部へ電圧を供給するパッド電極を形成すると共に、前記パッド電極と同一層に、前記半導体基板の側辺まで延在する第１の内部配線を形成する第２の工程と、
少なくとも前記転送部を遮光する遮光膜を前記半導体基板上に形成すると共に、前記遮光膜と同一層に、前記半導体基板の側辺まで延在して前記第１の内部配線と重なる第２の内部配線を形成する第３の工程と、
前記外部配線を形成して前記第１の内部配線及び前記第２の内部配線を有する前記内部配線と接続する第４の工程と、を含むことを特徴とする半導体集積装置の製造方法。 - 請求項５に記載の半導体集積装置の製造方法において、
前記第２及び第３の工程は、前記第１及び第２の内部配線を銅が添加されたアルミニウムから形成することを特徴とする半導体集積装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002334585A JP4401066B2 (ja) | 2002-11-19 | 2002-11-19 | 半導体集積装置及びその製造方法 |
| TW092131470A TWI236726B (en) | 2002-11-19 | 2003-11-11 | Semiconductor integrated device and manufacturing method thereof |
| US10/530,095 US7361525B2 (en) | 2002-11-19 | 2003-11-14 | Semiconductor integrated device having solid-state image sensor packaged within and production method for same |
| PCT/JP2003/014516 WO2004047177A1 (ja) | 2002-11-19 | 2003-11-14 | 半導体集積装置及びその製造方法 |
| CNB2003801001073A CN100373626C (zh) | 2002-11-19 | 2003-11-14 | 半导体集成装置及其制造方法 |
| US12/041,530 US7619292B2 (en) | 2002-11-19 | 2008-03-03 | Semiconductor integrated device having solid-state image sensor packaged within and production method for same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002334585A JP4401066B2 (ja) | 2002-11-19 | 2002-11-19 | 半導体集積装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004172249A JP2004172249A (ja) | 2004-06-17 |
| JP4401066B2 true JP4401066B2 (ja) | 2010-01-20 |
Family
ID=32321734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002334585A Expired - Fee Related JP4401066B2 (ja) | 2002-11-19 | 2002-11-19 | 半導体集積装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7361525B2 (ja) |
| JP (1) | JP4401066B2 (ja) |
| CN (1) | CN100373626C (ja) |
| TW (1) | TWI236726B (ja) |
| WO (1) | WO2004047177A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5348598B2 (ja) * | 2005-05-10 | 2013-11-20 | 日本電気硝子株式会社 | 半導体素子用ガラス基板およびそれを用いたチップスケールパッケージ |
| JP2007005485A (ja) * | 2005-06-22 | 2007-01-11 | Fujifilm Holdings Corp | 半導体装置およびその製造方法 |
| JP2007043056A (ja) * | 2005-07-06 | 2007-02-15 | Fujifilm Corp | 半導体装置およびその製造方法 |
| JP4677311B2 (ja) * | 2005-09-14 | 2011-04-27 | 富士フイルム株式会社 | Ｍｏｓ型固体撮像装置及びその製造方法 |
| JP4825538B2 (ja) | 2006-02-17 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| DE102008058003B4 (de) * | 2008-11-19 | 2012-04-05 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2809115B2 (ja) | 1993-10-13 | 1998-10-08 | ヤマハ株式会社 | 半導体装置とその製造方法 |
| US5461008A (en) | 1994-05-26 | 1995-10-24 | Delco Electronics Corporatinon | Method of preventing aluminum bond pad corrosion during dicing of integrated circuit wafers |
| US6152803A (en) | 1995-10-20 | 2000-11-28 | Boucher; John N. | Substrate dicing method |
| JP4027465B2 (ja) * | 1997-07-01 | 2007-12-26 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置およびその製造方法 |
| JP4271268B2 (ja) * | 1997-09-20 | 2009-06-03 | 株式会社半導体エネルギー研究所 | イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 |
| JP3631000B2 (ja) * | 1998-08-27 | 2005-03-23 | 三洋電機株式会社 | 固体撮像素子の駆動方法 |
| US6316287B1 (en) * | 1999-09-13 | 2001-11-13 | Vishay Intertechnology, Inc. | Chip scale surface mount packages for semiconductor device and process of fabricating the same |
| JP4415443B2 (ja) | 2000-02-07 | 2010-02-17 | ヤマハ株式会社 | 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体 |
| US6454190B1 (en) | 2000-09-19 | 2002-09-24 | Pumptec Inc. | Water mist cooling system |
| US6693358B2 (en) | 2000-10-23 | 2004-02-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device |
| JP2002198463A (ja) * | 2000-12-26 | 2002-07-12 | Canon Inc | チップサイズパッケージおよびその製造方法 |
| JP4240841B2 (ja) | 2001-04-27 | 2009-03-18 | キヤノン株式会社 | 有機発光素子 |
| JP3839271B2 (ja) * | 2001-05-01 | 2006-11-01 | 富士写真フイルム株式会社 | 固体撮像装置及びその製造方法 |
| US7340181B1 (en) * | 2002-05-13 | 2008-03-04 | National Semiconductor Corporation | Electrical die contact structure and fabrication method |
| AU2003233604A1 (en) * | 2002-05-20 | 2003-12-12 | Imagerlabs | Forming a multi segment integrated circuit with isolated substrates |
| JP2003347476A (ja) | 2002-05-22 | 2003-12-05 | Sanyo Electric Co Ltd | 半導体集積装置及びその製造方法 |
| TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
| JP2004214588A (ja) | 2002-11-15 | 2004-07-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP4544876B2 (ja) * | 2003-02-25 | 2010-09-15 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US20050205879A1 (en) * | 2004-03-17 | 2005-09-22 | Fuji Photo Film Co., Ltd. | Photoelectric converting film stack type solid-state image pickup device |
| JP4719597B2 (ja) * | 2006-03-16 | 2011-07-06 | 富士フイルム株式会社 | 光電変換素子及び固体撮像素子 |
-
2002
- 2002-11-19 JP JP2002334585A patent/JP4401066B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-11 TW TW092131470A patent/TWI236726B/zh not_active IP Right Cessation
- 2003-11-14 US US10/530,095 patent/US7361525B2/en active Active
- 2003-11-14 CN CNB2003801001073A patent/CN100373626C/zh not_active Expired - Fee Related
- 2003-11-14 WO PCT/JP2003/014516 patent/WO2004047177A1/ja active IP Right Grant
-
2008
- 2008-03-03 US US12/041,530 patent/US7619292B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW200415743A (en) | 2004-08-16 |
| TWI236726B (en) | 2005-07-21 |
| WO2004047177A1 (ja) | 2004-06-03 |
| US20080203513A1 (en) | 2008-08-28 |
| CN1685515A (zh) | 2005-10-19 |
| US20060022288A1 (en) | 2006-02-02 |
| CN100373626C (zh) | 2008-03-05 |
| US7361525B2 (en) | 2008-04-22 |
| JP2004172249A (ja) | 2004-06-17 |
| US7619292B2 (en) | 2009-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4725095B2 (ja) | 裏面入射型固体撮像装置及びその製造方法 | |
| JP6883217B2 (ja) | 半導体装置及び半導体装置の製造方法、並びに、固体撮像素子及び電子機器 | |
| US9472591B2 (en) | Semiconductor image pickup device | |
| JP3719947B2 (ja) | 固体撮像装置及びその製造方法 | |
| US8907407B2 (en) | Semiconductor device covered by front electrode layer and back electrode layer | |
| KR100312279B1 (ko) | 광전변환장치및이미지센서 | |
| US10411058B2 (en) | Semiconductor apparatus, system, and method of producing semiconductor apparatus | |
| US7619292B2 (en) | Semiconductor integrated device having solid-state image sensor packaged within and production method for same | |
| KR102395268B1 (ko) | 표면 ｍｅｓｆｅｔ | |
| TW200933881A (en) | Image sensor and method for manufacturing the same | |
| US10128190B2 (en) | Semiconductor device and method of manufacturing such semiconductor device | |
| JP4337371B2 (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
| WO2022149362A1 (ja) | 固体撮像装置及び電子機器 | |
| KR100571948B1 (ko) | 반도체 집적 장치 및 그 제조 방법 | |
| US6787754B2 (en) | Solid-state image pickup device having improved flatness and method for fabricating the same | |
| JPS59112652A (ja) | 半導体撮像装置 | |
| WO2022145138A1 (ja) | 固体撮像装置及びその製造方法、並びに電子機器 | |
| US20240096784A1 (en) | Extended via connect for pixel array | |
| JP2003188368A (ja) | 固体撮像装置の製造方法 | |
| WO2023106026A1 (ja) | 撮像装置 | |
| JP2773739B2 (ja) | 固体撮像装置の製造方法 | |
| JP4797302B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2024057986A (ja) | 光電変換パネルの製造方法、ｘ線撮像パネルの製造方法、及び光電変換パネル | |
| JPH03171770A (ja) | 固体撮像装置 | |
| JP2003258238A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091027 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4401066 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |