JP4337371B2 - 固体撮像素子および固体撮像素子の製造方法 - Google Patents
固体撮像素子および固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP4337371B2 JP4337371B2 JP2003067678A JP2003067678A JP4337371B2 JP 4337371 B2 JP4337371 B2 JP 4337371B2 JP 2003067678 A JP2003067678 A JP 2003067678A JP 2003067678 A JP2003067678 A JP 2003067678A JP 4337371 B2 JP4337371 B2 JP 4337371B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- photoelectric conversion
- solid
- diffusion layer
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は固体撮像素子およびその製造方法に関し、特には光電変換部、読出ゲート電極、および読出ゲート電極からの電荷が読み出される拡散層が半導体基板の深さ方向に配列された固体撮像素子およびその製造方法に関する。
【0002】
【従来の技術】
撮像面側の撮像領域に複数の光電変換部を配列し、この光電変換部で光電変換された電荷を個々に読み出す機能を併せ持つ固体撮像素子として、電荷結合素子(CCD:Charge Coupled Device)によって電荷を転送するCCD型の固体撮像素子がある。
【0003】
図13には、このような固体撮像素子のうち、インターライン転送(IT:Interline Transfer)方式の固体撮像素子の断面図を示す。この図に示す固体撮像素子は、n型の半導体基板101の表面層に、P+拡散層102とその下層のN+拡散層103とからなる光電変換部104がマトリックス状に配置され、これらの光電変換部104脇には読出領域105を介して垂直電荷転送領域106が配置された構成となっている。また、読出領域105および垂直電荷転送領域106上には、光電変換部104を開口する状態で2層構造の転送電極107a,107bが端部を重ねた状態で垂直方向に沿って配置されており、さらに遮光膜109が転送電極107a,107bを覆う状態で設けられている。尚、転送電極107aは、読出領域105上にも配置されて読出ゲート電極を兼ねている。このように構成された固体撮像素子においては、光電変換部104が設けられた受光領域に入射した入射光は、この光電変換部104において電荷に変換され、読出領域105を介して垂直電荷転送領域106へ水平に読み出され、転送電極107a,107bの駆動によって垂直方向に転送される(例えば、下記特許文献1参照)。
【0004】
また、このような構成の固体撮像素子の他にも、画素メモリ素子を有する信号走行回路が形成された基板上に読出領域および光導電膜を積層してなる積層型の固体撮像素子がある。この積層型の固体撮像素子は、基板上に成膜したアモルファスSi、アモルファスSe、ニュ−ビコン膜(ZnSe/ZnCdTe接合)等を光導電膜に用い、この光導電膜で光電変換を行わせる構成となっている(例えば、下記特許文献2参照)
【0005】
【特許文献1】
特開平7−235658号公報
【特許文献2】
特公平7−82760号公報
【0006】
【発明が解決しようとする課題】
ところで、上述したIT方式の固体撮像素子においては、光電変換部が設けられた受光領域と垂直電荷転送領域とが同一面上に配置されており、こられの領域の面積はトレードオフの関係となっている。このため、感度を向上させるべく、受光領域の面積を拡大すると垂直電荷転送領域の面積が縮小され、それに伴い取り扱い電荷量が減少してダイナミックレンジが縮小する。逆に垂直電荷転送領域を拡大すると受光領域の面積が縮小されるため、飽和信号量が減少して感度が低下すると言った問題が発生する。
【0007】
そして、近年のデジタルスチルカメラ用の固体撮像素子の多画素化、カムコーダ用の固体撮像素子の小型化及び多画素化に伴い、光学系のサイズを維持した場合、固体撮像素子におけるユニットセルサイズが微細化する。しかしながら、上述したように、IT方式の固体撮像素子においては、受光領域と垂直電荷転送領域の面積がトレードオフの関係にあるため、ユニットセルサイズの微細化により、感度の低下およびダイナミックレンジの縮小の両方が生じることになる。これに対し従来は、単位面積当りの特性改善によって、このような問題に対処してきた。しかしながら、このような特性改善による対処法は既に限界にきており、上述したダイナミックレンジの縮小および感度の低下が、固体撮像素子のさらなる小型化および多画素化を妨げる要因となる。
【0008】
尚、このようなIT方式の固体撮像素子に対して、受光領域が垂直電荷転送領域を兼ねるフレーム転送方式(FT:Frame Transfer)方式のCCD固体撮像素子もある。しかしながら、FT方式のCCD固体撮像素子は、受光領域の面積拡大に有効であるものの、受光領域上に存在する転送電極の光吸収による短波長側での感度低下、受光領域と垂直電荷転送領域を兼ねることによる暗電流やスミア等ノイズ成分がIT方式に比較して大きく、S/N比の面からも不利となる。
【0009】
一方、上述した積層型の固体撮像素子は、受光領域と転送領域とが深さ方向に積層されているため、撮像領域の全面が受光領域として用いられる。しかしながら、積層型の固体撮像素子は、光導電膜を用いたことにより、容量性残像、高輝度残像(焼付き)、光導電性の遅れなどの問題を有する。
【0010】
そこで本発明は、光導電膜を用いることなく受光領域および転送領域の拡大を図ることが可能であり、これによりさらなる画素サイズの小型化が可能な固体撮像素子およびその製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
このような目的を達成するための固体撮像素子は、半導体基板の第1面側の表面層に設けられた第1拡散層と、当該第1拡散層の下層に設けられた当該第1拡散層と逆導電型の第2拡散層とからなる光電変換部を有している。また、半導体基板の第2面側から前記光電変換部に達する状態でトレンチが設けられ、この内壁を覆うゲート絶縁膜を備えている。また、トレンチ内には、読出ゲート電極が設けられている。さらに、半導体基板の第2面側には、ゲート絶縁膜に隣接しかつ光電変換部に対して離間させた位置に第3拡散層が設けられている。この第3拡散層には、読出ゲート電極への電圧印加によって光電変換部の電荷が読み出される。そして前記半導体基板の第1面には、当該第1面から当該半導体基板の深さ方向に延設された遮光部によって分離された状態で、前記光電変換部が配列されている。また半導体基板の第2面側には、前記各光電変換部に達する複数の前記読出ゲート電極が互いに絶縁性を保って設けられている。
【0012】
このような構成の固体撮像素子では、光電変換部、この光電変換部に達するトレンチ内を覆うゲート絶縁膜とトレンチ内の読出ゲート電極、および光電変換部の電荷が読み出される第3拡散層が、半導体基板の第1面側から深さ方向に向かって順に配置された構成となっている。このため、半導体基板の第1面側の表面層には、光電変換部のみが配置されることになる。したがって、第1面側の撮像領域のほとんど全てを、光電変換部が配置された受光領域とすることができる。これにより、第1面側の撮像領域に占める受光領域の面積が拡大され、飽和信号量が確保される。一方、第1面側の表面層に設けられる光電変換部に対して、光電変換部の電荷が読み出される第3拡散層を、半導体基板の第2面側に設けた構成とした。このため、この第3拡散層の配置面積が受光領域の拡大によって制限されることもない。これにより、第3拡散層を転送領域として用いた場合、転送領域の面積が拡大され、取り扱い信号量が確保される。
【0013】
また、本発明は、このような構成の固体撮像素子の製造方法でもあり、半導体基板の第1面側の表面層に上述した光電変換部を形成する工程、半導体基板の第2面側から上述した読出ゲート電極を形成する工程、さらには半導体基板の第2面側に上述した第3拡散層を形成する工程と共に、読出ゲート電極を形成した後、半導体基板の第2面側に支持基板を貼り合わせ、次いで半導体基板の第1面側を研磨する工程とを行うことを特徴としている。
【0014】
このような製造方法では、読出ゲート電極が形成された第2面側に支持基板を貼り合わせて第1面側を研磨することで、半導体基板の第2面側の加工処理に続けて、半導体基板の第1面側の加工処理を行うことが可能になる。したがって、光電変換部および第2拡散層の形成は、第1面側または第2面側からの処理によって行われる。例えば、第1面側の表面層に形成される光電変換部の形成は、研磨の後に第1面側からの不純物導入によって行っても良い。
【0015】
【発明の実施の形態】
以下、本発明の固体撮像素子および固体撮像素子の製造方法の実施の形態を図面に基づいて詳細に説明する。尚、ここでは、本発明をCCD型の固体撮像素子に適用した実施形態を説明する。
【0016】
<固体撮像素子>
図1は、実施形態の固体撮像素子の撮像領域を撮像面側から見た平面図である。また、図2は図1の平面図のA−A’断面図であり、図3は図1の平面図のB−B’断面図である。
【0017】
これらの図に示す固体撮像素子1は、例えばN型の単結晶シリコンからなる半導体基板3の第1面3a側を撮像面とし、この第1面3a側の撮像領域に受光領域5がマトリックス状に配置されている。ここでは、第1面3aにおける垂直方向Vと水平方向Hとに受光領域5が配列されていることとする。そして、各受光領域5には、第1面3aの表面層に設けられたP型の第1拡散層6と、その下層に設けられたN型の第2拡散層7とからなる光電変換部(いわゆるホトダイオード)8が配置されている。
【0018】
ここで、光電変換部8は、第1面3a側から入射した光が、光電変換部8において十分に吸収される膜厚を有していることとする。例えば、この固体撮像素子1が、その撮像面(第1面3a)側に赤外光を遮断するIRカットフィルタを設けて使用される場合、このIRカットフィルタを透過した長波長側の光の波長は600〜650nmである。そして、この様な光の単結晶シリコンに対する吸収長は2.5〜3.0μmであることから、この場合の光電変換部8は、少なくとも2.5〜3.0μm以上の膜厚を備えており、光電変換部8を構成する第2拡散層7は、第1面3aから少なくとも2.5〜3.0μm以上の深さにまで達していることとする。
【0019】
このような各光電変換部8は、半導体基板3の第1面3a側から深さ方向に延設された遮光部10によって分離された状態でマトリックス状に配置されている。このため、遮光部10は、第1面3a側から平面視的に見た場合に、例えば網目状に設けられていることになる。この遮光部10は、例えば、半導体基板3の第1面3a側から深さ方向に形成されたトレンチの内部に、絶縁膜11を介して埋め込まれた遮光性材料からなることとする。尚、図1の平面図においては、絶縁膜11の図示を省略した。
【0020】
また、半導体基板3の第1面3aの裏面となる第2面3b側には、第2面3bから各光電変換部8の第2拡散層7に達する状態で設けられたトレンチ内の内壁を覆うゲート絶縁膜13と、このトレンチ内に埋め込まれた読出ゲート電極15とが配置されている(図2のみに図示)。各読出ゲート電極15は、互いに絶縁性を保って設けられていることとする。そして、読出ゲート電極15と第2拡散層7とは、読出ゲート電極15への電圧印加によって第2拡散層7の電荷が読み出されるのに十分な程度に深さ方向の重なり具合が調整されて配置されることとする。尚、図2においては、これらのゲート絶縁膜13および読出ゲート電極15が形成されるトレンチが、受光領域5の端部において各光電変換部8の第2拡散層7の端部に達している状態を示した。しかし、このトレンチは、受光領域5の中央において第2拡散層7に達する構成であっても良い。
【0021】
また、半導体基板3の第2面3b側には、第3拡散層17が配列形成されている。これらの第3拡散層17は、読出ゲート電極15への電圧印加によって光電変換部8の電荷が読み出される領域であり、光電変換部8の第2拡散層7と同一の導電型、すなわちN型拡散層からなることとする。特に、この固体撮像素子1は、CCD固体撮像素子であるため、これらの第3拡散層17は電荷転送領域として用いられることになる。
【0022】
このような第3拡散層17は、第2面3bの表面層に設けられ、ゲート絶縁膜13に隣接する状態で、かつ光電変換部8に対して離間して設けられている。そして特にここでは、各第3拡散層17は、その水平方向Hがゲート絶縁膜13によって分離され、その垂直方向Vに間隔を有して配列されていることとする。尚、第3拡散層17は、ゲート絶縁膜13に隣接する状態で、かつ光電変換部8に対して離間して設けられていることが必須であり、垂直方向Vにおける配置状態は、後に説明する駆動電極の駆動方式によって適宜選択されることとする。
【0023】
また、光電変換部8の第2拡散層7から第3拡散層17に掛けては、ゲート絶縁膜13に沿ったチャネル形成層19が設けられていることとする。このチャネル形成層19は、N型不純物濃度の薄いN型または、P型不純物濃度の薄いP型であることとする。尚、図に示したように、1つのゲート絶縁膜13が、複数の光電変換部8に達するか、または複数の光電変換部8の極近くにまで達している場合、1つの光電変換部8から1つの第2拡散層17に電荷が読み出されるように、ゲート絶縁膜13の一部の面に沿ってP型のチャネルストップ層20を設けることが重要である。ただし、ゲート絶縁膜13および読出ゲート電極15が設けられるトレンチが、光電変換部8の中央部に達する構成である場合、このようなチャネルストップ層20が必要ない場合もある。
【0024】
そして、以上のように構成された半導体基板3の第1面3a上は絶縁膜23で覆われ、この絶縁膜23上に光電変換部8の第1拡散層6に接続された透明電極25が設けられている。透明電極25は、図示したような水平方向Hに延設され、水平方向Hに配列された光電変換部8を共通に接続する構成に限定されることはなく、必要に応じた接続状態として良い。またさらに、この透明電極25を覆う状態でパッシベーション膜27が設けられていることとする。これらの絶縁膜23、透明電極25およびパッシベーション膜27は、入遮光の透過性が良好な材料で形成されていることとする。尚、図1の平面図においては、絶縁膜23およびパッシベーション膜27の図示を省略した。
【0025】
また、ここでの図示は省略したが、表面平坦に設けられたパッシベーション膜27上には、各受光領域5に対応する位置にカラーフィルタやマイクロレンズが設けられていることとする。
【0026】
一方、半導体基板3の第2面3b上は、図2,図3と共に図4の平面図を参照して次のように構成されている。尚、図2は図4の平面図のA−A’断面図であり、図3は図1の平面図のB−B’断面図である。
【0027】
すなわち、半導体基板3の第2面3b上には、各読出ゲート電極15に接続させて取出電極31(図4では省略)が設けられている。そして、この取出電極31の表面を含む第2面3bを覆う状態で、絶縁膜33(図4では省略)が設けられており、この絶縁膜33上に転送電極35が配列形成されている。各転送電極35は水平方向Hに延設され、この水平方向Hに延設された転送電極35が垂直方向Vに配列されている。また、これらの転送電極35は、各第3拡散層17上に2枚ずつ配置され、第3拡散層17の電荷を垂直方向Vに転送可能な間隔で配置されていることとする。
【0028】
そして、このような転送電極35上に、絶縁膜37(図4では省略)を介してゲート配線39が配列形成されている。各ゲート配線39は、水平方向Hに延設され、この水平方向Hに延設されたゲート配線39が垂直方向Vに配列されている。また、これらのゲート配線39は、各第3拡散層17上に1本ずつ配置され、絶縁膜37,33に形成された接続孔および取出電極31を介して読出ゲート電極15に接続されていることとする。そして、水平方向Hに配列された読出ゲート電極15が、1本のゲート配線39に共通に接続された状態となっている。
【0029】
また、ゲート配線39が形成された第2面3b側には、絶縁膜41を介して支持基板43(図4では省略)が貼り合わせられている。
【0030】
そして、以上の図2〜図4においての図示は省略したが、半導体基板3の第2面3bには、第3拡散層17の垂直方向Vの端部に、第3拡散層17と同一層からなる水平電荷転送領域が設けられており、またこの水平電荷転送領域上に転送電極35と同一層からなる水平転送電極が設けられていることとする。尚、上述した第3拡散層17が配列形成された領域を撮像領域とした場合、この撮像領域と、水平電荷転送領域および水平転送電極が設けられた水平転送領域との間に、第3拡散層17と同一層からなる拡散層とその上部の転送電極35と同一層からなる転送電極とさらにこの上部を覆う遮光膜とからなる蓄積領域を設けても良い。
【0031】
以上、図1〜図4を用いて説明したように構成された固体撮像素子1の駆動は、次のように行われる。先ず、半導体基板3の第1面3a側からの入射光は、各受光領域5に設けられた光電変換部8で受光され、光電変換される。そして、光電変換部8に蓄積された電荷は、選択されたゲート配線37を介して読出ゲート電極15に電圧を印加することで、第3拡散層17に読み出される。第3拡散層17に読み出された電荷は、転送電極35の駆動によって垂直方向Vに転送され、さらに垂直方向Vの端部に設けられた水平転送領域に転送され、水平転送電極の駆動によって水平方向に転送される。このため、この固体撮像素子1は、IT方式のCCD固体撮像素子として構成されたものとなる。
【0032】
尚、撮像領域と水平転送領域との間に蓄積領域を設けた場合、転送電極35の駆動によって垂直方向Vに転送された電荷が、一端蓄積領域に蓄積された後、水平転送電極の駆動によって水平方向に転送される。このため、この固体撮像素子1は、FIT方式のCCD固体撮像素子として構成されたものとなる。
【0033】
また、光電変換部8に接続された透明電極25に、選択的にシャッタ電圧を印加することにより、水平方向Hに配列された各光電変換部8の電荷を掃き捨てることが可能となる。尚、各光電変換部8の電荷の掃き捨ては、透明電極25の接続状態および透明電極25の選択によって適宜行われる。
【0034】
そして、以上のような構成の固体撮像素子1においては、光電変換部8、この光電変換部8に達するトレンチ内を覆うゲート絶縁膜13とトレンチ内の読出ゲート電極15、読出ゲート電極15への電圧印加によって光電変換部8の電荷が読み出される第3拡散層17が、半導体基板3の第1面3a側から深さ方向に向かって順に配置された構成となっている。このため、半導体基板3の第1面3a側の表面層には、光電変換部8と各光電変換部8を分離する遮光部10のみが配置されることになる。したがって、第1面3aにおける撮像領域のほとんど全てを、光電変換部8が配置された受光領域5とすることができる。一方、光電変換部8の電荷が読み出される第3拡散層17を、半導体基板3の第2面3b側に設けた構成としたことで、この第3拡散層17からなる転送領域の配置面積が、受光領域5の拡大によって制限されることもない。
【0035】
以上により、撮像面側における撮像領域に占める受光領域5の面積が拡大され、飽和信号量を確保して感度の向上を図ることが可能になると共に、第3拡散層17からなる転送領域の面積が拡大され、取り扱い信号量を確保したダイナミックレンジの拡大を図ることが可能になる。
【0036】
また、転送電極35は、撮像面となる第1面3aと反対の第2面3b側に設けられている。このため、これらの転送電極35が、受光領域への入射光に対する遮蔽物となることもなく、遮光物による入射光のけられによる感度低下を抑制することも可能となる。
【0037】
さらに、光電変換部8が、入射光を十分に吸収する深さにまで形成されていることで、光電変換部8よりも深い位置に設けられているチャネル形成層19や第3拡散層17への入射光の漏れ込みと、これによるスミア特性の劣化を防止することも可能である。
【0038】
<固体撮像素子の製造方法>
次に、上記構成の固体撮像素子の製造方法を、図5〜図12に基づいて詳細に説明する。尚、各図面において、(1)は断面図であり、(2)は(1)の断面図を上方から見た平面図であることとする。また、(1)は、(2)のA−A’断面に対応していることとする。
【0039】
先ず、図5に示すように、半導体基板3の一主面側(上述した第2面3bに相当する)に、フォトレジストや無機材料からなるパターン51をマスクにしたエッチングによって所定深さのトレンチ53を配列形成する。これらのトレンチ53は、平面図中の2点鎖線で囲まれた各画素にそれぞれ独立した状態を保って形成される。ここでは、各画素の水平方向Hの端部に垂直方向Vに延設されたトレンチ53を形成することとする。これらのトレンチ53の深さは、後に形成する読出ゲート電極の長さに相当する。またここでは、後に行う第1面3a側からの処理の際に合わせマークとなる深いトレンチ(図示省略)を、要部に形成しておく。この深いトレンチは、上述のトレンチ53の深さに、後に形成する光電変換部の厚みを加えた程度の深さを有していることとする。
【0040】
次に、図6に示すように、トレンチ53の内壁を酸化処理し、トレンチ53の内壁を酸化シリコンからなるゲート絶縁膜13で覆う。次いで、導電層として例えばポリシリコン膜を気相成長させてトレンチ53内を埋め込み、その後エッチバックまたはCMP(Chemical Mechanical Polishing)法によってポリシリコン膜を平坦化する。その後、このポリシリコン膜をパターニングすることで、トレンチ53内にポリシリコンからなる読出ゲート電極15を形成すると共に、この読出ゲート電極15に接続された取出電極31(平面図では省略)を形成する。
【0041】
次いで、半導体基板3の第2面3b上に、ここでの図示を省略したイオン注入用の酸化膜を形成し、第2面3bの表面層にリンあるいは砒素、または両方の不純物種をイオン注入し、N型の第3拡散層17を形成する。この際、ここでの図示を省略したマスクを用いることで、第3拡散層17の水平方向Hおよび垂直方向Vが分離されるようにする。また、イオン注入終了後には、必要に応じてイオン注入用の酸化膜を除去する。この酸化膜は、そのまま残しても良い。
【0042】
次に、図7に示すように、酸化膜、シリコンナイトライド膜、酸化膜をこの順に積層し、ONO構造の絶縁膜33(平面図では省略)を形成し、更にこの絶縁膜33上に転送電極35となる導電性パターンを形成する。転送電極35の形成は、先ず、ポリシリコン膜を気相成長させ、次いでフォトレジストをマスクとしたドライエッチングによってポリシリコン膜を加工することにより行われる。尚、転送電極35は、ポリシリコン膜の単層構造に限定されることはなく、2層や3層構造、フレームシフト周波数を上げるために、タングステンシリサイド膜、タングステン膜、またはタングステンナイトライド膜を、ポリシリコン膜と積層させたポリメタル膜を用いて形成しても良い。
【0043】
その後、図8に示すように、層間用の絶縁膜37(平面図では省略)を酸化膜の気相成長法などにより形成し、フォトレジストをマスクとしたドライエッチングにより、絶縁膜37、33に配線用の接続孔を形成する。次いで、この絶縁膜37上に、接続孔および取出電極31を介して読出ゲート電極15に接続されたゲート配線39となる導電性パターンを、例えばアルミニウム膜のパターニングによって形成する。次に、このゲート配線39を覆う状態で絶縁膜41(平面図では省略)を形成し、絶縁膜41の表面をエッチバック法やCMP法により平坦化する。
【0044】
以上の後、図9(断面図のみ)に示すように、平坦化された絶縁膜41を介して半導体基板3の第2面側3bに支持基板43を貼り合わせる。この際、貼り合わせSOI(silicon on insulator)技術によって、半導体基板や絶縁性基板からなる支持基板43と半導体基板3との貼り合わせが行われる。
【0045】
次の図10からの断面図は、以上の図9の断面図の上下をひっくり返した図となる。また、平面図は、半導体基板3の第2面3a側からの平面図となる。
【0046】
先ず、図10に示すように、半導体基板3の第1面3a側から所定深さに不純物をイオン注入して研磨ストッパ層(図示省略)を形成し、CMP法により半導体基板3を研磨ストッパ層まで研磨し、半導体基板3を所望の膜厚にまで研磨する。またこの研磨によって、図5を用いて説明した、十分に深いトレンチ(図示省略)を第1面3a側に貫通させる。
【0047】
次に、新たに形成された半導体基板3の第1面3aに、前の研磨において第1面3a側に貫通させた十分に深いトレンチを基準にして、ここでの図示を省略した合わせマークを形成する。次いで、第1面3a上にイオン注入用の酸化膜を介してレジストパターン(図示省略)を形成し、半導体基板3のN型の第3領域17上にイオン注入によりP型不純物を導入してチャネルストップ層20を形成する。またこれにより、読出ゲート電極15とチャネルストップ層20とに挟まれた半導体基板3の領域にチャネル形成層19を形成する。このイオン注入終了後には、レジストパターンを除去する。
【0048】
次に、図11(断面図のみ)に示すように、第1面3aの撮像領域の全面に、イオン注入によりN型不純物を導入し、読出ゲート15に対して深さ方向に所定の重なりを持つN型の第2拡散層7を形成する。また、第2拡散層7の直上から第1面3aにかけての撮像領域の全面に、イオン注入によりP型不純物を導入してP型の第1拡散層6を形成する。これにより、第1面3a側の撮像領域に、P型の第1拡散層6とN型の第2拡散層7とを積層してなる光電変換部8を形成する。
【0049】
その後、図12に示すように、半導体基板3の第1面3a側に、フォトレジストや無機材料からなるパターン61をマスクにしたエッチングによって所定深さのトレンチ63を配列形成する。これらのトレンチ63は、平面図中の2点鎖線で囲まれた各画素の境界領域に沿って網目状に形成され、その深さは読出ゲート電極15に達する程度であることとする。
【0050】
以上の後、図2および図3の断面図に示したように、酸化処理によってトレンチの内壁を酸化シリコンからなる絶縁膜11を形成し、さらにTi/TiNからなる密着層を形成した後、高い反射率を持った遮光性材料、例えばチタン(Ti)やタングステンシリサイド(WSi)、タングステン(W)、アルミニウム(Al)またはこれらのうちの複数の材料をトレンチ内に埋め込む。その後、トレンチ内のみに遮光性材料を残すように、CMPによって第1面3a上の遮光性材料を除去して遮光部10を形成する。この遮光部10の形成により、第1拡散層6および第2拡散層7からなる光電変換部8を光学的に分離する。
【0051】
以上の後、第1面3a上を覆う絶縁膜23を形成し、フォトレジストをマスクとしたドライエッチングにより、絶縁膜23に配線用の接続孔を形成する。次いで、この絶縁膜23上に、接続孔を介して各光電変換部8の第1拡散層6に接続される透明電極25を形成する。次に、この透明電極25を覆う状態でパッシベーション膜27を形成し、このパッシベーション膜27の表面をエッチバック法やCMP法により平坦化する。
【0052】
そして、この平坦化されたパッシベーション膜27上に、各光電変換部8が設けられた受光領域5に対応させて、ここでの図示を省略したカラーフィルタやマイクロレンズを従来技術と同様に形成し、固体撮像素子1を完成させる。
【0053】
以上説明した固体撮像素子の製造方法によれば、図9を用いて説明したように、読出ゲート電極15、転送電極35、さらにはゲート配線39が形成された半導体基板3の第2面3b側に、支持基板43を貼り合わせた後、図10を用いて説明したように半導体基板3の第1面3a側を研磨する構成とした。これにより、半導体基板43の両面側に拡散層や電極等の素子部材が形成さられた、上述の構成の固体撮像素子1を得ることが可能になる。
【0054】
尚、以上説明した製造手順は、本発明の固体撮像素子の製造方法の一例であり、光電変換部を構成する第1拡散層6、第3拡散層7、さらにチャネルストップ層20および第3拡散層17の形成は、半導体基板3の第1面3a側または第2面3b側からの不純物拡散によって適宜のタイミングで行うことができる。ただし、第2面3b側からの不純物拡散によってこれらの拡散層を形成する場合には、第2面3b上に絶縁膜33を形成する前に行われることとする。尚、既に形成された拡散層が拡大されるような温度の熱処理が行われる場合、この熱処理の後に各拡散層の形成を行うことで、拡散層の位置精度を保つことが可能になる。
【0055】
また、上述した実施形態においては、CCD固体撮像素子に本発明を適用した実施の形態を説明した。しかしながら、本発明の固体撮像素子は、MOS型の固体撮像素子にも適応可能である。この場合、上述の実施形態で説明した転送電極を設けず、第2面3b上に第3拡散層17に接続された垂直信号配線やその他の駆動用の回路配線を設けることとする。このような構成のMOS型の固体撮像素子であっても、光電変換部が設けられた第1面3aと反対側の第2面3b側に垂直信号配線やその他の駆動用回路配線が設けられるため、感度の向上を図ることが可能になる。尚、このようなMOS型の固体撮像素子であれば、第3拡散層17は、第2面3bの表面層より深い位置に配置されても良い。
【0056】
【発明の効果】
以上説明したように、本発明の固体撮像装置によれば、半導体基板の第1面側から深さ方向に、光電変換部、読出ゲート電極、光電変換部の電荷が読み出される第3拡散層を順に配置した構成とすることで、第1面側を撮像面とした場合に、この撮像面における撮像領域のほとんど全てを、光電変換部が配置された受光領域とすることが可能になり、撮像領域に占める受光領域の面積の拡大による感度の向上を図り、さらなる画素サイズの小型化を実現することが可能になる。
また、本発明の固体撮像装置の製造方法によれば、上述した構成の固体撮像装置を得ることが可能になる。
【図面の簡単な説明】
【図1】実施形態の固体撮像素子の撮像領域を撮像面となる第1面側から見た平面図である。
【図2】図1のA−A’断面図である。
【図3】図1のB−B’断面図である。
【図4】実施形態の固体撮像素子の半導体基板を第2面側から見た平面図である。
【図5】実施形態の固体撮像素子の製造方法を説明する図(その1)である。
【図6】実施形態の固体撮像素子の製造方法を説明する図(その2)である。
【図7】実施形態の固体撮像素子の製造方法を説明する図(その3)である。
【図8】実施形態の固体撮像素子の製造方法を説明する図(その4)である。
【図9】実施形態の固体撮像素子の製造方法を説明する図(その5)である。
【図10】実施形態の固体撮像素子の製造方法を説明する図(その6)である。
【図11】実施形態の固体撮像素子の製造方法を説明する図(その7)である。
【図12】実施形態の固体撮像素子の製造方法を説明する図(その8)である。
【図13】従来の固体撮像素子の一例を示す断面図である。
【符号の説明】
1…固体撮像素子、3…半導体基板、3a…第1面側、3b…第2面、6…第1拡散層、7…第2拡散層、8…光電変換部、10…遮光部、13…ゲート絶縁膜、15…読出ゲート電極、17…第3拡散層、19…チャネル形成層、25…透明電極、33…絶縁膜、35…転送電極、39…ゲート配線、43…支持基板、53,63…トレンチ
Claims (10)
- 半導体基板の第1面側の表面層に設けられた第1拡散層と、当該第1拡散層の下層に設けられた当該第1拡散層と逆導電型の第2拡散層とからなる光電変換部と、
前記半導体基板の第2面側から前記光電変換部に達する状態で設けられたトレンチ内の内壁を覆うゲート絶縁膜と、
前記トレンチ内に埋め込まれた読出ゲート電極と、
前記半導体基板の第2面側に前記ゲート絶縁膜に隣接しかつ前記光電変換部に対して離間して設けられ、前記読出ゲート電極への電圧印加によって前記光電変換部の電荷が読み出される第3拡散層とを備え、
前記半導体基板の第1面には、当該第1面から当該半導体基板の深さ方向に延設された遮光部によって分離された状態で前記光電変換部が配列され、
前記半導体基板の第2面側には、前記各光電変換部に達する複数の前記読出ゲート電極が互いに絶縁性を保って設けられている
ことを特徴とする固体撮像素子。 - 前記光電変換部から前記第3拡散層にかけて、前記ゲート絶縁膜に沿ったチャネル形成層が設けられている
請求項1記載の固体撮像素子。 - 前記半導体基板の第2面の表面層に設けられた前記第3拡散層上を含む当該半導体基板の第2面上に、絶縁膜を介して転送電極が配列形成されている
請求項1または2に記載の固体撮像素子。 - 前記半導体基板の第2面上に前記第3拡散層に接続された配線が設けられている
請求項1または2に記載の固体撮像素子。 - 前記半導体基板の第1面上には、前記光電変換部に接続された透明電極が設けられている
請求項1〜4の何れかに記載の固体撮像素子。 - 前記半導体基板の第2面側には支持基板が貼り合わせられている
請求項1〜5の何れかに記載の固体撮像素子。 - 半導体基板の第2面側から光電変換部の予定領域に達する深さのトレンチを形成し、当該トレンチの内壁を覆うゲート絶縁膜を形成した後、当該トレンチ内に導電性材料を埋め込んで読出ゲート電極を形成する工程と、
前記半導体基板の第2面側において、前記ゲート絶縁膜または当該ゲート絶縁膜の予定領域に隣接しかつ前記光電変換部の予定領域に対して離間される位置に、前記読出ゲート電極への電圧印加によって前記光電変換部の電荷が読み出される第3拡散層を形成する工程と、
前記読出ゲート電極および前記第3拡散層を形成した後、前記半導体基板の第2面側に支持基板を貼り合わせ、次いで前記半導体基板の第1面側を研磨する工程と、
前記研磨する工程の後に、前記半導体基板の第1面側の表面層に、第1拡散層と、当該第1拡散層と逆導電型の第2拡散層とを第1面側から順に設けてなる光電変換部を形成する工程とを行う
固体撮像素子の製造方法。 - 前記光電変換部を形成する工程は、前記研磨の後に前記第1面側からの不純物導入によって行われる
請求項7に記載の固体撮像素子の製造方法。 - 前記研磨の後、前記第1面側から前記読出ゲート電極に達する深さのトレンチを網目状に形成し、当該トレンチの内部に遮光性材料を埋め込んで前記光電変換部または前記光電変換部の形成領域を分離する遮光部を形成する工程を行う
請求項7または8に記載の固体撮像素子の製造方法。 - 前記読出ゲート電極を形成した後、前記半導体基板の第2面側に支持基板を貼り合わせる前に、前記半導体基板の第2面上に導電性パターンを形成する工程を行う
請求項7〜9の何れかに記載の固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003067678A JP4337371B2 (ja) | 2003-03-13 | 2003-03-13 | 固体撮像素子および固体撮像素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003067678A JP4337371B2 (ja) | 2003-03-13 | 2003-03-13 | 固体撮像素子および固体撮像素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004281499A JP2004281499A (ja) | 2004-10-07 |
JP4337371B2 true JP4337371B2 (ja) | 2009-09-30 |
Family
ID=33285221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003067678A Expired - Fee Related JP4337371B2 (ja) | 2003-03-13 | 2003-03-13 | 固体撮像素子および固体撮像素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4337371B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4384198B2 (ja) | 2007-04-03 | 2009-12-16 | シャープ株式会社 | 固体撮像装置およびその製造方法、電子情報機器 |
KR101088204B1 (ko) * | 2008-11-11 | 2011-11-30 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조 방법 |
KR101776955B1 (ko) | 2009-02-10 | 2017-09-08 | 소니 주식회사 | 고체 촬상 장치와 그 제조 방법, 및 전자 기기 |
JP5493669B2 (ja) * | 2009-10-07 | 2014-05-14 | ソニー株式会社 | 固体撮像装置、撮像装置、および固体撮像装置の製造方法 |
KR101704687B1 (ko) | 2010-08-24 | 2017-02-09 | 삼성전자 주식회사 | 이미지센서 셀, 상기 이미지센서 셀들을 복수 개 구비하는 이미지센서 어레이를 구비하는 이미지센서 및 상기 이미지센서를 구비하는 카메라시스템 |
JP5581954B2 (ja) | 2010-10-07 | 2014-09-03 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 |
JP5718609B2 (ja) | 2010-10-07 | 2015-05-13 | 大倉工業株式会社 | マスキングフィルム支持体 |
CN108699365A (zh) * | 2016-03-09 | 2018-10-23 | Jsr株式会社 | 墨水、印刷方法、印刷物及纺织品用墨水剂 |
-
2003
- 2003-03-13 JP JP2003067678A patent/JP4337371B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004281499A (ja) | 2004-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7791158B2 (en) | CMOS image sensor including an interlayer insulating layer and method of manufacturing the same | |
JP4826111B2 (ja) | 固体撮像素子および固体撮像素子の製造方法および画像撮影装置 | |
JP4621719B2 (ja) | 裏面照射型撮像素子 | |
JP4235787B2 (ja) | 固体撮像素子の製造方法 | |
WO2013065569A1 (ja) | 固体撮像素子、固体撮像素子の製造方法、及び、電子機器 | |
US8835981B2 (en) | Solid-state image sensor | |
US20070052056A1 (en) | Solid-state imaging device and method of manufacturing same | |
JP3702854B2 (ja) | 固体撮像素子 | |
JP4751865B2 (ja) | 裏面照射型固体撮像素子及びその製造方法 | |
WO2011077580A1 (ja) | 固体撮像装置および撮像システム | |
JP4304927B2 (ja) | 固体撮像素子及びその製造方法 | |
KR20060054147A (ko) | 촬상 소자 | |
JP4337371B2 (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
JP4270105B2 (ja) | 固体撮像素子 | |
JP2003078826A (ja) | 固体撮像素子 | |
JP4298964B2 (ja) | 固体撮像素子及びその製造方法 | |
JP2866328B2 (ja) | 固体撮像素子 | |
JPH0778959A (ja) | 固体撮像素子 | |
JP4419264B2 (ja) | 固体撮像装置 | |
WO2022030110A1 (ja) | 半導体装置及び電子機器 | |
JP2010080648A (ja) | 固体撮像装置及びその製造方法 | |
US20070290242A1 (en) | Solid-state imaging device having transmission gates which pass over part of photo diodes when seen from the thickness direction of the semiconductor substrate | |
JP4039234B2 (ja) | 固体撮像素子およびその電荷転送方法 | |
CN112542475A (zh) | 像素传感器、用于形成其的方法及图像传感器 | |
JP4645578B2 (ja) | 固体撮像素子および固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |