JPH0778959A

JPH0778959A - 固体撮像素子

Info

Publication number: JPH0778959A
Application number: JP5224376A
Authority: JP
Inventors: Kazuhide Fujikawa; 一秀藤川; Michio Yamamura; 道男山村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-09-09
Filing date: 1993-09-09
Publication date: 1995-03-20

Abstract

(57)【要約】【目的】基板の一主面全面に受光部を配せるようにし
て、撮像感度の向上を効率よく実現させる。【構成】シリコン基体１の一主面に、チャネル・スト
ッパ領域ＣＳにて各画素に対応して分離され、かつ光電
変換によって入射光量に応じた量の信号電荷を蓄積する
受光部４を形成し、シリコン基体１の他主面に、受光部
４から読み出された信号電荷を一方向に転送する垂直レ
ジスタ領域２１を形成し、受光部４と垂直レジスタ領域
２１間に、電荷蓄積時において、ポテンシャルバリアを
形成し、垂直転送電極２３への電位印加によって、受光
部４と垂直レジスタ領域２１間のポテンシャルバリアを
消滅させるＰ形領域３１を介在させて構成する。なお、
受光部４の横方向に過剰電荷を掃き出すオーバーフロー
部５を設けるようにしてもよい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固体撮像素子に関し、
特に、入射光に対する光電変換部分であるセンサ部（電
荷蓄積部）を広範囲に形成することができる固体撮像素
子に関する。

【０００２】

【従来の技術】従来のイメージセンサ（例えば縦型オー
バーフロータイプ）を図１８に基づいて説明すると、ま
ず、撮像領域における画素の構成は、Ｎ型シリコン基板
１１１上の第１のＰ型ウェル領域１１２内にＮ型の受光
部１１３と垂直レジスタ１１４並びにＰ型のチャネル・
ストッパ領域１１５が形成されている。

【０００３】そして、受光部１１３表面にＰ型の正電荷
蓄積領域１１６が、垂直レジスタ１１４直下に第２のＰ
型ウェル領域１１７がそれぞれ形成され、更に、垂直レ
ジスタ１１４上にゲート絶縁膜１１８を介して多結晶シ
リコン層による転送電極１１９が選択的に形成され、こ
の転送電極１１９上に層間絶縁膜１２０を介してＡｌ遮
光膜１２１が形成されて構成されている。尚、受光部１
１３と垂直レジスタ１１４間に形成されたＰ型領域１２
３は、読出しゲートである。

【０００４】また、上記Ａｌ遮光膜１２１は、受光部１
１３上において選択的にエッチング除去されており、光
は、このエッチング除去によって形成された開口１２４
を通じて受光部１１３内に入射されるようになってい
る。

【０００５】そして、各受光部１１３において、被写体
の光情報を信号電荷として検出し、更に転送電極１１９
への電位供給によって、各受光部１１３からの信号電荷
を垂直レジスタ１１４に沿って一方向に転送する。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
イメージセンサにおいては、受光部１１３とレジスタ部
（垂直レジスタ１１４や転送電極１１９）がデバイス表
面、即ち基板１１１の一主面に並んだ構造となっている
ため、受光部１１３の形成面積に制約が生じ、感度を高
める上で効率的でない。

【０００７】最近のイメージセンサにおいては、受光部
１１３上にマイクロ集光レンズを配して、受光部１１３
の実効開口率を向上させる方法も採用されているが、イ
メージセンサ及びこのイメージセンサを搭載したビデオ
カメラブロックの小型化に伴って、レンズ起因のシェー
ディング等の問題が発生する可能性が高くなっている。

【０００８】他方、基板の一主面に受光領域を設け、基
板の他主面に転送電極を配した構造のイメージセンサが
提案されている（例えば特開昭５３−７１２１号公報参
照）。しかし、上記提案例に係るイメーシセンサは、受
光領域が画素単位に分離されていないため、特にカラー
撮像において、混色を引き起こすという問題があり、後
段の信号処理回路の負担が増大するという不都合があっ
た。

【０００９】本発明は、上記の課題に鑑みてなされたも
ので、その目的とするところは、基板の一主面全面に受
光部を配することができ、撮像感度の向上を効率よく実
現させることができる固体撮像素子を提供することにあ
る。

【００１０】また、本発明の他の目的は、受光部間にお
ける信号電荷の不要な混合を防止して、例えばカラー撮
像における混色を回避させることができ、再生画像の画
質の劣化を防止することができる固体撮像素子を提供す
ることにある。

【００１１】

【課題を解決するための手段】本発明に係る固体撮像素
子は、基体１の一主面に、各画素に対応して分離され、
かつ光電変換によって入射光量に応じた量の信号電荷を
蓄積する電荷蓄積部４を形成し、上記基体１の他主面
に、上記電荷蓄積部４から読み出された信号電荷を一方
向に転送するレジスタ部３を形成し、上記電荷蓄積部４
と上記レジスタ部３間に、少なくともレジスタ部３への
読み出し用の電位印加によって、ポテンシャル変動が生
じるコントロールバリア層３１を形成して構成する。

【００１２】この場合、上記コントロールバリア層３１
としては、電荷蓄積時において上記電荷蓄積部４と上記
レジスタ部３間にポテンシャルバリア（ＲＯＢ）を形成
し、レジスタ部３への読み出し用の電位印加によって、
電荷蓄積部４とレジスタ部３間のポテンシャルバリア
（ＲＯＢ）を消滅させる層で構成することができる。

【００１３】なお、上記本発明に係る固体撮像素子にお
いては、電荷蓄積部４の横方向に過剰電荷を掃き出すオ
ーバーフロー手段５を設けるようにしてもよいし、レジ
スタ部３の横方向に過剰電荷を掃き出すオーバーフロー
手段４１を設けるようにしてもよい。

【００１４】また、コントロールバリア層３１に、読み
出し用の電位印加によって、電荷蓄積部４の信号電荷を
レジスタ部３に転送する読み出しゲート電極５１を埋め
込むようにしてもよい。

【００１５】

【作用】本発明に係る固体撮像素子においては、まず、
電荷蓄積期間において、各画素毎に分離された電荷蓄積
部４に入射光量に応じた信号電荷が蓄積されることにな
る。このとき、コントロールバリア層３１によって、電
荷蓄積部４とレジスタ部３間にポテンシャルバリア（Ｒ
ＯＢ）が形成されていることから、電荷蓄積部４に蓄積
されている信号電荷はレジスタ部３にリーク（転送）す
るということがない。

【００１６】その後、次の電荷読み出し期間において、
レジスタ部３に読み出し用の電位が印加され、この電位
印加によって、コントロールバリア層３１がポテンシャ
ル変動を起こし、例えば、電荷蓄積部４とレジスタ部３
間に存在していたポテンシャルバリア（ＲＯＢ）が消滅
する。このコントロールバリア層３１におけるポテンシ
ャルバリア（ＲＯＢ）が消滅することによって、電荷蓄
積部４に蓄積されていた信号電荷がレジスタ部３に転送
・蓄積されることになる。その後、通常の固体撮像素子
と同様に、レジスタ部３に電荷転送用の駆動パルスを印
加することによって、レジスタ部３に蓄積されていた信
号電荷が順次一方向に転送されることになる。

【００１７】このように、本発明に係る固体撮像素子に
おいては、光電変換によって入射光量に応じた量の信号
電荷を蓄積する電荷蓄積部４を基体１の一主面に形成
し、基体１の他主面にレジスタ部３を配した構成として
いるため、電荷蓄積部４を基体１の一主面全面にわたっ
て形成することが可能となり、受光面積を大幅に増大さ
せることができる。その結果、撮像感度を飛躍的に向上
させることができ、高感度の固体撮像素子を提供させる
ことができる。

【００１８】また、電荷蓄積部４を各画素に対応して分
離させるようにしているため、各電荷蓄積部４に蓄積さ
れた信号電荷が隣接する電荷蓄積部４に混合するという
不都合を回避させることができる。特に、電荷蓄積部４
の横方向にオーバーフロー手段５を設けることにより、
光電変換特性上、Ｑｋｎｅｅ点以上の非線形領域に属す
る信号電荷をオーバーフロー手段５に掃き捨てることが
可能となり、その結果、隣接する電荷蓄積部４同士の信
号電荷の混合を有効に防止することができ、光電変換特
性上、感度の高い線形領域の信号電荷を取り扱うことが
できる。従って、後段の信号処理回路にてカラー撮像に
おける階調処理を高精度に、かつ容易に行うことがで
き、より自然色に近い再生画像を得ることができる。

【００１９】ところで、例えば赤外線などのように長波
長の光が入射したとき、電荷蓄積部４を経ないで直接レ
ジスタ部３に光が到達する場合が生じる。この場合、レ
ジスタ部３において光電変換が行われ、レジスタ部３に
その入射光量に応じた信号電荷が蓄積されることになる
が、特に、レジスタ部３にオーバーフロー手段４１を設
けた構成においては、上記と同様に、光電変換特性上、
Ｑｋｎｅｅ点以上の非線形領域に属する信号電荷をオー
バーフロー手段４１に掃き捨てることが可能となり、そ
の結果、隣接するレジスタ部３同士の信号電荷の混合を
有効に防止することができ、光電変換特性上、感度の高
い線形領域の信号電荷を取り扱うことができることとな
る。

【００２０】また、コントロールバリア層３１に読出し
ゲート電極５１を埋め込むことにより、この読出しゲー
ト電極５１に読出し用の電位を印加することによって、
読出しゲート電極下にチャネル領域が形成され、電荷蓄
積部４における信号電荷が上記読出しゲート電極５１下
のチャネル領域に沿って高速にレジスタ部３に転送され
ることになる。

【００２１】従って、この場合、信号電荷の転送速度の
向上を図ることが可能となり、高精細度に被写体を撮像
する固体撮像素子に好適なものとなる。

【００２２】

【実施例】以下、本発明に係る固体撮像素子を例えばビ
デオカメラに搭載されるイメージセンサに適用したいく
つかの実施例を図１〜図１７を参照しながら説明する。

【００２３】まず、第１実施例に係るイメージセンサ
は、図２に示すように、例えばＰ形のシリコン基体１の
一主面に撮像領域２が配され、他主面にレジスタ部３が
配されて構成されている。

【００２４】撮像領域２は、図１に示すように、ｐｎ接
合のフォトダイオードからなる受光部４が多数、マトリ
クス状に配列され、行方向の受光部４間に列方向に延び
るオーバーフロー部５がそれぞれ形成されて構成されて
いる。各受光部４は、図２に示すように、シリコン基体
１の一主面にＮ形の不純物（例えばリン（Ｐ））を例え
ばイオン注入によって導入して形成されたＮ形の不純物
拡散領域にて構成され、この受光部４の表面には、Ｐ形
の不純物（例えばボロン（Ｂ））の導入・拡散によるＰ
形の正孔蓄積領域１１が形成されている。

【００２５】オーバーフロー部１１は、受光部４にＰ形
領域１２を介して隣接するＮ形の高濃度不純物拡散領域
によるオーバーフロードレイン領域（以下、単にＯＦＤ
領域と記す）１３と、上記Ｐ形領域１２上とこのＯＦＤ
領域１３上にかけて、例えばＳｉＯ₂ からなるゲート絶
縁膜１４を介して形成された多結晶シリコン層によるゲ
ート電極１５とを有する。そして、このＯＦＤ領域１３
と受光部４間に存する上記Ｐ形領域１２は、受光部４に
蓄積されている信号電荷中、不要な信号電荷をＯＦＤ領
域１３に掃き出すオーバーフローコントロールゲート
（以下、単にＯＦＣＧと記す）を構成する。

【００２６】これら１つの受光部４と１つのオーバーフ
ロー部５にて１つの単位セルを構成し、この単位セルに
て１つの画素を構成している。そして、各単位セルを構
成する受光部４は、それぞれ隣接する受光部４とＰ形の
高濃度不純物拡散領域によるチャネル・ストッパ領域Ｃ
Ｓにて分離されている。なお、ＯＦＣＧ１２及びＯＦＤ
領域１３は、列方向に並ぶ多数の受光部４に対して共通
となるように、それぞれ列方向に延長して形成されてい
る。

【００２７】一方、シリコン基体１の他主面に配されて
いるレジスタ部３は、一主面に形成された例えば列方向
に並ぶ多数の受光部４に対して共通にストライプ状に延
長形成されたＮ形の不純物拡散領域による垂直レジスタ
領域２１と、該垂直レジスタ領域２１上に例えばＳｉＯ
₂ からなるゲート絶縁膜２２を介して形成された多結晶
シリコン層による垂直転送電極２３とを有する。各垂直
レジスタ領域２１は、これら行方向に並ぶ多数本の垂直
レジスタ領域２１に対して共通とされた水平レジスタ領
域２４（図１参照）まで延長されている。

【００２８】各列方向に延びる垂直レジスタ領域２１
は、Ｐ形の高濃度不純物拡散領域によるチャネル・スト
ッパ領域ＣＳにて隣接する垂直レジスタ領域２１同士と
分離されている。

【００２９】なお、垂直転送電極２３は、図示の例で
は、１層目の多結晶シリコン層にて形成された電極のみ
を示してあるが、実際には、２層の多結晶シリコン層に
て形成された第１及び第２の転送電極、あるいは３層の
多結晶シリコン層にて形成された第１〜第３の転送電極
が、それぞれ垂直レジスタ領域２１に沿って順次配線形
成されている。

【００３０】また、一主面側の受光部４と、他主面側の
垂直レジスタ領域２１との間には、シリコン基体１によ
るＰ形領域３１が介在されたかたちとなり、このＰ形領
域３１は、図３（ａ）に示すように、電荷蓄積時におい
て、受光部４と垂直レジスタ領域２１間にポテンシャル
バリア（ＲＯＢ）を形成する層（領域）として機能す
る。

【００３１】このＰ形領域３１に形成されているポテン
シャルバリア（ＲＯＢ）は、図３（ｂ）に示すように、
レジスタ部３に形成されている垂直転送電極２３に高レ
ベル電位（電荷読出し用の電位）を印加することによっ
て、レジスタ部３における垂直レジスタ領域２１のポテ
ンシャルが上がり、それに伴って、上記Ｐ形領域３１に
よるポテンシャル障壁が下がって（正確には、障壁が消
滅する）、受光部４内の蓄積電荷ｅ^- が垂直レジスタ領
域２１に転送される（読み出される）ことになる。

【００３２】次に、上記第１実施例に係るイメージセン
サの動作について説明する。まず、電荷蓄積期間におい
て、各画素毎に分離された受光部４に入射光量に応じた
信号電荷が蓄積されることになる。このとき、Ｐ形領域
３１によって、受光部４と垂直レジスタ領域２１間にポ
テンシャルバリア（ＲＯＢ）が形成されていることか
ら、受光部４に蓄積されている信号電荷はレジスタ部３
側にリーク（転送）するということがない。

【００３３】また、受光部４における最大取扱電荷量
は、ＯＦＣＧ１２におけるポテンシャルバリアによって
決まり、蓄積電荷が増大した場合、ＯＦＣＧ１２におけ
るポテンシャルバリアを越えてＯＦＤ領域１３に排出さ
れることになる。ここで、ＯＦＣＧ１２におけるポテン
シャルバリアの深さは、その上に形成されたゲート電極
１５への印加電圧によって決まり、この電荷蓄積期間中
において、ゲート電極１５への印加電圧を変化させるこ
とによって、いわゆる電子シャッタ動作を行わせること
も可能である。

【００３４】ところで、この第１実施例に係るイメージ
センサにおいては、垂直レジスタ領域２１が遮光されて
いないため、スミアの発生が心配されるが、このイメー
ジセンサの前段に光学的な赤外線カットフィルタを配し
て、長波長の光の入射を遮るようにし、更に受光部４の
表面からＰ形領域３１のほぼ中心部までの距離を約３．
０μｍとすることにより、垂直レジスタ領域２１への光
の混入を防止することができるため、上記スミアの発生
を低減させることができる。また、いわゆるＦＩＴ動作
を行わせるようにすれば、更にスミアの低減を図ること
ができる。

【００３５】その後、次の電荷読み出し期間において、
レジスタ部３における垂直転送電極２３に読み出し用の
電位が印加され、この電位印加によって、Ｐ形領域３１
がポテンシャル変動を起こし、受光部４と垂直レジスタ
領域２１間に存在していたポテンシャルバリア（ＲＯ
Ｂ）が消滅する。このＰ形領域３１におけるポテンシャ
ルバリア（ＲＯＢ）が消滅することによって、受光部４
に蓄積されていた信号電荷が垂直レジスタ領域２１に転
送・蓄積されることになる。

【００３６】その後、通常のイメージセンサと同様に、
レジスタ部３における垂直転送電極２３に電荷転送用の
駆動パルス（例えば２相のクロックパルス）を印加する
ことによって、垂直レジスタ領域２１に蓄積されていた
信号電荷が水平レジスタ領域２４に転送されることにな
る。水平レジスタ領域２４に転送された信号電荷は、次
の水平走査期間において、順次出力アンプ３２側に転送
されることになる。

【００３７】このように、第１実施例に係るイメージセ
ンサにおいては、光電変換によって入射光量に応じた量
の信号電荷を蓄積する受光部４をシリコン基体１の一主
面に形成し、シリコン基体１の他主面にレジスタ部３
（垂直レジスタ領域２１、垂直転送電極２３及び水平レ
ジスタ領域２４等）を配した構成としているため、受光
部４をシリコン基体１の一主面全面にわたって形成する
ことが可能となり、受光面積を大幅に増大させることが
できる。その結果、撮像感度を飛躍的に向上させること
ができ、高感度のイメージセンサを得ることができる。

【００３８】また、受光部４を各画素に対応して分離さ
せるようにしているため、各受光部４に蓄積された信号
電荷が隣接する受光部４に混合するという不都合を回避
させることができる。特に、受光部４の横方向にオーバ
ーフロー部５を設けるようにしているため、図４で示す
光電変換特性上、Ｑｋｎｅｅ点以上の非線形領域に属す
る信号電荷をオーバーフロー部５のＯＦＤ領域１３に掃
き捨てることが可能となり、その結果、隣接する受光部
４同士の信号電荷の混合を有効に防止することができ、
光電変換特性上、感度の高い線形領域の信号電荷を取り
扱うことができる。従って、後段の信号処理回路にてカ
ラー撮像における階調処理を高精度に、かつ容易に行う
ことができ、より自然色に近い再生画像を得ることがで
きる。

【００３９】ところで、図５に示すように、例えば赤外
線ＩＲなどのように長波長の光が入射したとき、受光部
４を透過して直接垂直レジスタ領域２１に光（赤外線）
ＩＲが到達する場合が生じる。この場合、垂直レジスタ
領域２１において光電変換が行われ、この垂直レジスタ
領域２１に赤外線ＩＲの入射光量に応じた信号電荷ｅ ^-
が蓄積されることになり、赤外線センサーとして十分機
能させることが可能となる。

【００４０】次に、第２実施例に係るイメージセンサに
ついて図６を参照しながら説明する。なお、図２と対応
するものについては同符号を記す。

【００４１】この第２実施例に係るイメージセンサは、
図６に示すように、上記第１実施例に係るイメージセン
サとほぼ同様の構成を有するが、レジスタ部３にもオー
バーフロー部４１を設けた点で異なる。

【００４２】即ち、このオーバーフロー部４１は、垂直
レジスタ領域２１にＰ形領域４２を介して隣接するＮ形
の高濃度不純物拡散領域によるオーバーフロードレイン
領域（以下、単に第２のＯＦＤ領域と記す）４３と、上
記Ｐ形領域４２上とこの第２のＯＦＤ領域４３上にかけ
て、例えばＳｉＯ₂ からなるゲート絶縁膜２２を介して
形成された１層目の多結晶シリコン層によるゲート電極
４４とを有する。そして、このＯＦＤ領域４３と垂直レ
ジスタ領域２１間に存する上記Ｐ形領域４２は、垂直レ
ジスタ領域２１に転送された信号電荷中、不要な信号電
荷をＯＦＤ領域４３に掃き出すオーバーフローコントロ
ールゲート（以下、単に第２のＯＦＣＧと記す）を構成
する。

【００４３】このオーバーフロー部４１は、各垂直トレ
ジスタ領域２１毎に設けられ、それぞれ列方向に延長し
て形成されている。なお、図示の例では、垂直レジスタ
領域２１上に形成された垂直転送電極２３として２層目
の多結晶シリコン層にて形成された垂直転送電極が記さ
れているが、実際には、第１実施例の場合と同様に、２
層の多結晶シリコン層にて形成された第１及び第２の転
送電極、あるいは３層の多結晶シリコン層にて形成され
た第１〜第３の転送電極が、それぞれ垂直レジスタ領域
２１に沿って順次配線形成されている。また、レジスタ
部３におけるオーバーフロー部４１のゲート電極４４と
垂直レジスタ領域２１上に形成された垂直転送電極２３
とは、例えばＳｉＯ₂ からなる層間絶縁膜４５にて互い
の絶縁がとられている。

【００４４】この第２実施例に係るイメージセンサにお
いては、上記第１実施例に係るイメージセンサとほぼ同
じ動作を行うが、特に、レジスタ部３にオーバーフロー
部４１を有しているため、受光部４から垂直レジスタ領
域２１に過大な信号電荷が転送されてきても、その余分
な信号電荷が第２のＯＦＣＧ４２を介して第２のＯＦＤ
領域４３に排出されるため、信号電荷がシリコン基体１
内に溢れて、他の垂直レジスタ領域２１に転送された信
号電荷と混合されるという心配がない。

【００４５】また、この第２実施例に係るイメージセン
サを赤外線センサーとして使用した場合において、垂直
レジスタ領域２１での光電変換特性上、Ｑｋｎｅｅ点以
上の非線形領域に属する信号電荷をオーバーフロー部４
１における第２のＯＦＤ領域４３に掃き捨てることが可
能となり、その結果、隣接する垂直レジスタ領域２１同
士の信号電荷の混合を有効に防止することができ、光電
変換特性上、感度の高い線形領域の信号電荷を取り扱う
ことができることになる。即ち、高感度の赤外線センサ
ーとして利用することができる。

【００４６】次に、第３実施例に係るイメージセンサに
ついて図７を参照しながら説明する。なお、図２と対応
するものについては同符号を記す。

【００４７】この第３実施例に係るイメージセンサは、
図７に示すように、上記第１実施例に係るイメージセン
サとほぼ同様の構成を有するが、受光部４とレジスタ部
３間のＰ形領域３１に、読出しゲート電極５１が埋め込
まれている点で異なる。

【００４８】読出しゲート電極５１は、例えば多結晶シ
リコン層にて構成され、その周りには例えばＳｉＯ₂ 等
からなる絶縁膜５２が形成されてＰ形領域３１との絶縁
がとられ、構造上、受光部４がソース、垂直レジスタ領
域２１がドレインを構成するいわゆるＦＥＴのかたちと
なり、レジスタ部３における垂直転送電極２３及び上記
埋め込まれた読出しゲート電極５１にそれぞれ読出し用
の電位を印加することによって、受光部４と垂直レジス
タ領域２１間のポテンシャルバリア（ＲＯＢ）が消滅す
ると共に、この受光部４と垂直レジスタ領域２１間にチ
ャネル領域が形成される。これによって、受光部４に蓄
積されていた信号電荷は、チャネル領域に沿って高速に
垂直レジスタ領域２１に転送されることになる。

【００４９】従って、この場合、信号電荷の転送速度の
向上を図ることが可能となり、高精細度に被写体を撮像
するイメージセンサに好適なものとなる。

【００５０】上記第１実施例〜第３実施例においては、
図１に示すように、撮像領域２におけるオーバーフロー
部５を列方向に延長させて形成するようにしたが、その
他、図８に示すように、上記オーバーフロー部５を行方
向に延長させて形成するようにしてもよい。

【００５１】次に、本実施例に係るイメージセンサの作
製方法を図８で示すイメージセンサに基づいて図９〜図
１２を参照しながら説明する。なお、図９，図１０及び
図１３で示す製造工程は、図８におけるＹ−Ｙ’線上の
断面図を対象にして示すものであり、図１１，図１２及
び図１４で示す製造工程は、図８におけるＸ−Ｘ’線上
の断面図を対象にして示すものである。また、図１５
は、この製造工程にて使用されるＳＩＭＯＸ基板の作り
方を示す工程経過図である。

【００５２】まず、図９（ａ）及び図１１（ａ）に示す
ように、ガラス基板６１上に多結晶シリコン層又は透明
導電膜（ＩＴＯ膜）を成膜した後、パターニングしてオ
ーバーフロー部におけるゲート電極１５を形成する。

【００５３】次に、図９（ｂ）及び図１１（ｂ）に示す
ように、全面に熱酸化を施して、ゲート電極１５の表面
に薄い熱酸化膜６２を形成する。その後、全面に比較的
厚みの厚い多結晶シリコン層６３を形成した後、多結晶
シリコン層６３の端面（二点鎖線で示す）から化学的・
機械的ポリッシング（ＣＭＰ）を行って、多結晶シリコ
ン層６３を平坦化する。このとき、下層の熱酸化膜６２
が露出するまでポリッシングを行う。

【００５４】次に、図１４（ａ）に示すように、例えば
Ｐ形のシリコン基板６４を用意し、このシリコン基板６
４に対して酸素をイオン注入して埋め込み絶縁層６５を
形成し、更にこの埋め込み絶縁層６５上にＰ形のエピタ
キシャル層（厚み約６μｍ程度）６６を形成して、いわ
ゆるＰ形のＳＩＭＯＸ基板６７を作製する。

【００５５】次に、図１４（ｂ）に示すように、ＳＩＭ
ＯＸ基板６７の表面にＰ形の不純物（例えばボロン
（Ｂ））及びＮ形の不純物（例えばリン（Ｐ））を選択
的にイオン注入して、エピタキシャル層６６の表面にＮ
形の受光部４、Ｐ形の正孔蓄積領域１１、Ｐ形のチャネ
ル・ストッパ領域ＣＳ及びＮ形のＯＦＤ領域１３を形成
する。このとき、Ｐ形領域のＯＦＣＧ１２も同時に形成
される。

【００５６】次に、図９（ｃ）及び図１１（ｃ）に示す
ように、ガラス基板６１の一主面（多結晶シリコン層６
３が形成されている面）とＳＩＭＯＸ基板６７の一主面
（受光部４等が形成されている面）を貼り合わせて、Ｓ
ＩＭＯＸ基板６７とガラス基板６１による複合基板６８
を作製する。この貼り合わせ時、ＳＩＭＯＸ基板６７側
のＮ形のＯＦＤ領域１３とガラス基板６１側のゲート電
極１５とが互いに相対向するように位置合わせしながら
貼り合わせる。

【００５７】次に、図１０（ａ）及び図１２（ａ）に示
すように、ＳＩＭＯＸ基板６７の端面（二点鎖線で示
す）から化学的・機械的ポリッシング（ＣＭＰ）を行っ
て、下層の埋め込み絶縁層６５を露出させる。このと
き、埋め込み絶縁層６５が上記化学的・機械的ポリッシ
ングの研磨ストッパとして機能することになる。

【００５８】次に、図１０（ｂ）及び図１２（ｂ）に示
すように、エピタキシャル層６６の表面にＮ形の不純物
（例えばリン（Ｐ））をイオン注入してＮ形の垂直レジ
スタ領域２１を形成する。

【００５９】次に、図１２（ｃ）に示すように、選択的
にウェットエッチングを行って、エピタキシャル層６６
の所定箇所、即ち撮像領域２において受光部４を分離す
る部分に対応した箇所に、底部がガラス基板６１上の多
結晶シリコン層６３まで達し、かつその形状が尖鋭状と
なされたトレンチ６９を形成する。その後、上記トレン
チ６９の底部に遮光層である例えばＳｉＣ層７０を選択
的に蒸着形成した後、全面に対して熱酸化を施す。この
とき、トレンチ６９の内壁に熱酸化膜７１が形成され
る。

【００６０】その後、軽くエッチバックを行って、トレ
ンチ７０の底部におけるＳｉＣ層７０表面の酸化膜を除
去し、ＳｉＣ層７０を露出させる。その後、タングステ
ン（Ｗ）の選択成長処理を行って、トレンチ６９内にタ
ングステン（Ｗ）層７２を選択成長させる。

【００６１】次に、図１３及び図１４に示すように、垂
直レジスタ領域２１上に１層目の多結晶シリコン層によ
る第１の垂直転送電極２３ａを形成した後、例えばＳｉ
Ｏ₂からなる層間絶縁膜７３を形成し、更に２層目の多
結晶シリコン層による第２の垂直転送電極２３ｂを形成
する。その後、全面に例えばＳｉＯ₂ からなる第２の層
間絶縁膜７３を形成した後、トレンチ６９内のタングス
テン（Ｗ）層７２まで達するコンタクトホール７４を形
成し、その後、このコンタクトホール７４を含む全面に
３層目の多結晶シリコン層を形成した後、パターニング
を行って読出し用電極７５を形成することにより本実施
例に係るイメージセンサを得ることができる。

【００６２】上記例では、ガラス基板６１上に多結晶シ
リコン層によるゲート電極１５を形成した後に、ＳＩＭ
ＯＸ基板６７を貼り合わせるようにして、エピタキシャ
ル層６６の外部にオーバーフロー部５のゲート電極１５
を配するようにしたが、その他、以下のような構成をと
ることもできる。

【００６３】即ち、図１の平面図で示すタイプのイメー
ジセンサ、即ち、撮像領域２におけるオーバーフロー部
５とレジスタ部３における垂直レジスタ領域２１が共に
列方向に延びるタイプのイメージセンサを対象に説明す
ると、図１６及び図１７に示すように、ガラス基板６１
に直接ＳＩＭＯＸ基板６７を貼り合わせた後、ＳＩＭＯ
Ｘ基板６７をその端面から化学的・機械的ポリッシング
を行って、ガラス基板６１上にエピタキシャル層６６と
埋め込み絶縁層６５のみを残し、その後、エピタキシャ
ル層６６の表面にＮ形の垂直レジスタ領域２１を形成す
る。

【００６４】その後、選択的にウェットエッチングを行
って、エピタキシャル層６６の所定箇所、即ち撮像領域
２のオーバーフロー部５に対応した箇所に、底部がオー
バーフロー部５のＯＦＤ領域１３に達するトレンチ８１
を形成する。その後、全面に熱酸化を施してトレンチ８
１の内壁に熱酸化膜８２を形成した後、このトレンチ８
１内に多結晶シリコン層８３を埋め込む。

【００６５】次に、垂直レジスタ領域２１上に１層目の
多結晶シリコン層による第１の垂直転送電極２３ａを形
成した後、例えばＳｉＯ₂ からなる層間絶縁膜７２を形
成し、更に２層目の多結晶シリコン層による第２の垂直
転送電極２３ｂを形成する。その後、全面に例えばＳｉ
Ｏ₂ からなる第２の層間絶縁膜７３を形成した後、トレ
ンチ８１内の多結晶シリコン層８３まで達するコンタク
トホール８４を形成し、その後、このコンタクトホール
８４を含む全面に３層目の多結晶シリコン層を形成した
後、パターニングを行って読出し用電極７５を形成する
ことにより他の例に係るイメージセンサを得ることがで
きる。

【００６６】なお、カラー撮像を実現させるために、ガ
ラス基板６１とＳＩＭＯＸ基板６７とを貼り合わせる前
に、ガラス基板６１の所定位置、即ち貼り合わせ後にお
いて、受光部４と対向する位置に例えば顔料の拡散によ
るカラーフィルタＣＦを形成するようにしてもよい。

【００６７】

【発明の効果】上述のように、本発明に係る固体撮像素
子によれば、基体の一主面に、各画素に対応して分離さ
れ、かつ光電変換によって入射光量に応じた量の信号電
荷を蓄積する電荷蓄積部を形成し、上記基体の他主面
に、上記電荷蓄積部から読み出された信号電荷を一方向
に転送するレジスタ部を形成し、上記電荷蓄積部と上記
レジスタ部間に、少なくともレジスタ部への読み出し用
の電位印加によって、ポテンシャル変動が生じるコント
ロールバリア層を形成するようにしたので、基板の一主
面全面に受光部を配することができ、撮像感度の向上を
効率よく実現させることができる。また、受光部間にお
ける信号電荷の不要な混合を防止することができ、その
結果、例えばカラー撮像における混色を回避させること
ができ、再生画像の画質の劣化を防止することができ
る。

【図面の簡単な説明】

【図１】本発明に係る固体撮像素子を例えばビデオカメ
ラに搭載されるイメージセンサに適用した第１実施例
（以下、単に第１実施例に係るイメージセンサと記す）
の撮像領域を示す平面図である。

【図２】図１におけるＡ−Ａ線上の断面図である。

【図３】第１実施例に係るイメージセンサにおける受光
部と垂直レジスタ領域間（Ｂ−Ｂ’線で示す）のポテン
シャル変動を示すポテンシャル分布図であり、同図
（ａ）は電荷蓄積時のポテンシャル分布を示し、同図
（ｂ）は電荷読出し時のポテンシャル分布を示す。

【図４】第１実施例に係るイメージセンサにおける受光
部での光電変換特性を示す特性図である。

【図５】第１実施例に係るイメージセンサにおいて、赤
外線が入射した場合の垂直レジスタ領域での光電変換を
示すポテンシャル分布図である。

【図６】本発明に係る固体撮像素子を例えばビデオカメ
ラに搭載されるイメージセンサに適用した第２実施例を
示す断面図である。

【図７】本発明に係る固体撮像素子を例えばビデオカメ
ラに搭載されるイメージセンサに適用した第３実施例を
示す断面図である。

【図８】撮像領域におけるオーバーフロー部の延長方向
を行方向にした場合のイメージセンサの実施例を示す平
面図である。

【図９】本実施例に係るイメージセンサの作製方法を、
図８で示すイメージセンサ、特にＹ−Ｙ’線上の断面図
を対象にして示す工程図であり、ガラス基板上にＳＩＭ
ＯＸ基板を貼り合わせる状態までの製造工程を示す。

【図１０】本実施例に係るイメージセンサの作製方法
を、図８で示すイメージセンサ、特にＹ−Ｙ’線上の断
面図を対象にして示す工程図であり、ポリッシング後の
にＳＩＭＯＸ基板のエピタキシャル層の表面に垂直レジ
スタ領域を形成する状態までの製造工程を示す。

【図１１】本実施例に係るイメージセンサの作製方法
を、図８で示すイメージセンサ、特にＸ−Ｘ’線上の断
面図を対象にして示す工程図であり、ガラス基板上にＳ
ＩＭＯＸ基板を貼り合わせる状態までの製造工程を示
す。

【図１２】本実施例に係るイメージセンサの作製方法
を、図８で示すイメージセンサ、特にＸ−Ｘ’線上の断
面図を対象にして示す工程図であり、ポリッシング後の
ＳＩＭＯＸ基板のエピタキシャル層に形成されたトレン
チ内に電極層を選択的に形成する状態までの製造工程を
示す。

【図１３】本実施例に係るイメージセンサの作製方法
を、図８で示すイメージセンサ、特にＹ−Ｙ’線上の断
面図を対象にして示す工程図であり、表面に垂直転送電
極及び読出し用電極をそれぞれ形成した状態を示す。

【図１４】本実施例に係るイメージセンサの作製方法
を、図８で示すイメージセンサ、特にＸ−Ｘ’線上の断
面図を対象にして示す工程図であり、表面に垂直転送電
極及び読出し用電極をそれぞれ形成した状態を示す。

【図１５】本実施例に係るイメージセンサの製造にて使
用されるＳＩＭＯＸ基板の作り方を示す工程経過図であ
る。

【図１６】本実施例に係るイメージセンサの他の作製方
法を、図１で示すイメージセンサ、特にＸ−Ｘ’線上の
断面図を対象にして示す構成図である。

【図１７】本実施例に係るイメージセンサの他の作製方
法を、図１で示すイメージセンサ、特にＹ−Ｙ’線上の
断面図を対象にして示す構成図である。

【図１８】従来例に係るイメージセンサを示す構成図で
ある。

【符号の説明】

１シリコン基体２撮像領域３レジスタ部４受光部５オーバーフロー部１１正孔蓄積領域１２ＯＦＣＧ（オーバーフローコントロールゲート）１３ＯＦＤ（オーバーフロードレイン）領域１５ゲート電極２１垂直レジスタ領域２３垂直転送電極３１Ｐ形領域ＲＯＢポテンシャルバリア４１オーバーフロー部４２第２のＯＦＣＧ（オーバーフローコントロールゲ
ート）４３第２のＯＦＤ（オーバーフロードレイン）領域４４ゲート電極ＣＳチャネル・ストッパ領域５１読出しゲート電極

Claims

【特許請求の範囲】

【請求項１】基体の一主面に、各画素に対応して分離
され、かつ光電変換によって、入射光量に応じた量の信
号電荷を蓄積する電荷蓄積部が形成され、上記基体の他主面に、上記電荷蓄積部から読み出された
信号電荷を一方向に転送するレジスタ部が形成され、上記電荷蓄積部と上記レジスタ部間に、少なくともレジ
スタ部への読み出し用の電位印加によって、ポテンシャ
ル変動が生じるコントロールバリア層が形成されている
ことを特徴とする固体撮像素子。
【請求項２】上記コントロールバリア層は、電荷蓄積
時において上記電荷蓄積部と上記レジスタ部間にポテン
シャルバリアが形成され、レジスタ部への読み出し用の
電位印加によって、上記電荷蓄積部と上記レジスタ部間
の上記ポテンシャルバリアが消滅される層であることを
特徴とする請求項１記載の固体撮像素子。
【請求項３】上記電荷蓄積部の横方向に過剰電荷を掃
き出すオーバーフロー手段を有することを特徴とする請
求項１又は２記載の固体撮像素子。
【請求項４】上記レジスタ部の横方向に過剰電荷を掃
き出すオーバーフロー手段を有することを特徴とする請
求項１、２又は３記載の固体撮像素子。
【請求項５】上記コントロールバリア層に、読み出し
用の電位印加によって上記電荷蓄積部の信号電荷をレジ
スタ部に転送する読み出しゲート電極が埋め込まれてい
ることを特徴とする請求項１〜４いずれか１記載の固体
撮像素子。