JP2003347476A - 半導体集積装置及びその製造方法 - Google Patents

半導体集積装置及びその製造方法

Info

Publication number
JP2003347476A
JP2003347476A JP2002148049A JP2002148049A JP2003347476A JP 2003347476 A JP2003347476 A JP 2003347476A JP 2002148049 A JP2002148049 A JP 2002148049A JP 2002148049 A JP2002148049 A JP 2002148049A JP 2003347476 A JP2003347476 A JP 2003347476A
Authority
JP
Japan
Prior art keywords
semiconductor
internal
integrated device
semiconductor chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002148049A
Other languages
English (en)
Inventor
Hisashi Matsuyama
久 松山
Mitsuru Okikawa
満 沖川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002148049A priority Critical patent/JP2003347476A/ja
Priority to CN03109540.2A priority patent/CN1219326C/zh
Priority to TW092108904A priority patent/TWI231580B/zh
Priority to US10/442,685 priority patent/US6812581B2/en
Publication of JP2003347476A publication Critical patent/JP2003347476A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体集積装置内の配線に生じる応力の集中を
緩和して、その電気的な信頼性を高く維持することので
きる半導体集積装置及びその製造方法を提供する。 【解決手段】ＣＣＤイメージセンサの形成された半導体
チップ１００と同半導体チップ１００と図示しないガラ
ス基板とを貼り合せるエポキシ樹脂３１０との上には、
シリコン酸化膜１２０が形成されている。そして、この
シリコン酸化膜１２０上には、外部配線４１０を介し
て、外部端子と半導体チップ１００に形成された上記Ｃ
ＣＤイメージセンサとのコンタクトをとる内部パッド１
４０が形成されている。この内部パッド１４０には、同
内部パッド１４０の電極幅よりも線幅の細い内部配線１
５０が接続されている。この内部パッド１４０は、半導
体チップ１００の上方に迫り出すように形成されてい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積装置及
びその製造方法に関し、特に半導体集積装置のパッケー
ジング構造及びその製造方法の具現に関する。
【０００２】
【従来の技術】半導体集積装置においては、そのパッケ
ージング技術が、同半導体集積装置を小型化するうえで
重要な要素となる。このパッケージング技術として、近
年、チップサイズパッケージ（ＣＳＰ：Chip Size Pack
age）が提案されている。図８に、こうしたチップサイ
ズパッケージを採用した半導体集積装置についてその一
例を示す。
【０００３】同図８（ａ）に示すように、この半導体集
積装置においては、シリコン基板１０のうち、複数の半
導体素子からなる集積回路の形成された面とガラス基板
２０とがエポキシ樹脂２１によって貼り合わされてい
る。また、シリコン基板１０のうちの上記集積回路の形
成されている面の裏面とガラス基板３０とが同じくエポ
キシ樹脂３１によって貼り合わされている。なお、これ
らシリコン基板１０及びガラス基板３０の側面は、ガラ
ス基板２０側に広がる傾斜面として形成されている。
【０００４】また、上記ガラス基板３０には、その底面
に外部端子としての複数のバンプ(外部電極)４０が形成
されており、上記シリコン基板１０に形成されている集
積回路とこれらバンプ４０とは、側面に形成されている
外部配線４１を介して電気的なコンタクトがとられてい
る。そして、これらシリコン基板１０及びガラス基板３
０の側面やバンプ４０の周囲には、これら外部配線４１
等を覆うようにして保護膜４２が形成されている。
【０００５】図８（ｂ）に、この半導体集積装置をガラ
ス基板３０側から見た平面図（底面図）を示す。同図８
（ｂ）に示すように、ガラス基板３０の底面には、上記
複数のバンプ４０がマトリクス状に配列されてボールグ
リッドアレイ（ＢＧＡ）を形成している。
【０００６】また、図９（ａ）は、この半導体集積装置
の上記外部配線４１周辺についてその断面構造を示した
ものである。同図９（ａ）に示すように、シリコン基板
１０上には、シリコン酸化膜（ＳｉＯ2）１２が形成さ
れている。そして、このシリコン酸化膜１２上には、外
部配線４１を介して、上記バンプ４０とシリコン基板１
０に形成された集積回路とのコンタクトをとる内部パッ
ド（内部端子）１４が形成されている。また、シリコン
酸化膜１２上には、内部パッド１４に隣接して、シリコ
ン窒化膜（Ｓｉ3Ｎ4）１３が形成されている。そして、
シリコン窒化膜１３上には、内部パッド１４とシリコン
基板１０に形成された集積回路との電気的なコンタクト
をとる内部配線１５が形成されている。
【０００７】ここで、上記内部パッド１４は、２層の金
属層からなる。すなわち、シリコン酸化膜１２上に形成
されている第１メタル層１４ａと、同第１メタル層１４
ａ上に形成されている第２メタル層１４ｂとからなる。
図９（ｂ）に、この内部パッド１４付近の平面構造を示
すように、内部パッド１４は、内部配線１５と比較して
その線幅が太く形成されている。このような構造の採用
により、内部パッド１４と外部配線４１とを電気的に低
抵抗にて接続することができる。
【０００８】また、図９（ａ）に示すように、上記内部
配線１５にはこれを覆うようにしてシリコン酸化膜（Ｓ
ｉＯ2）１６が形成されており、その表面は、上記エポ
キシ樹脂２１によって上記ガラス基板２０と貼り合わさ
れている。
【０００９】このような態様をもってシリコン基板１０
のパッケージングを行うことで、半導体集積装置として
の小型化を促進することができるようになる。
【００１０】
【発明が解決しようとする課題】ところで、上記態様に
てパッケージングされた半導体集積装置にあっては、そ
の構造上、温度上昇や吸湿に伴う膨張などによってその
内部で発生する応力（ストレス）が問題となり易い。こ
の応力は、半導体集積装置を構成する上記複数の材料の
膨張係数の違いによって引き起こされる。
【００１１】例えば半導体集積装置の温度が上昇するな
どすると、エポキシ樹脂２１、３１の膨張係数が大きい
ために、その膨張による体積変化が顕著となる。そし
て、エポキシ樹脂３１の膨張に伴い内部パッド１４や内
部配線１５に応力がかかることとなる。すなわち、エポ
キシ樹脂３１の膨張に伴い、内部パッド１４は、エポキ
シ樹脂３１の膨張係数と自身の膨張係数との差だけ、シ
リコン基板１０の表面に沿って、外側すなわち外部配線
４１の方向への応力を受ける。また、エポキシ樹脂３１
が収縮する場合には、その収縮に伴い、内部パッド１４
は、同じくシリコン基板１０の表面に沿って、内側すな
わち外部配線４１と反対の方向への応力を受ける。
【００１２】そして、上記のパッケージング構造におい
て、この応力は、内部配線１５に集中的に作用すること
となる。図１０に、このときの応力イメージを模式的に
示す。すなわち上述のように、シリコン基板１０と比較
してエポキシ樹脂３１の伸縮が大きいために、このエポ
キシ樹脂３１の伸縮に追従するかたちで内部パッド１４
は伸縮（同図１０では便宜上、バネＳＰのように表記）
するようになる。そしてこのとき、シリコン基板１０及
びエポキシ樹脂３１の界面近傍に位置する部分、すなわ
ち同図１０に破線領域Ｂとして示す部分に、このエポキ
シ樹脂３１の伸縮に伴う応力が集中することとなる。
【００１３】このような応力集中が内部配線１５の特定
の部分（破線領域Ｂ）に繰り返し生じると、やがてはそ
の疲労によって内部配線１５及び内部パッド１４間の断
線に至るなど半導体集積装置としての電気的な信頼性に
も大きな影響を及ぼすこととなる。
【００１４】なお、上記エポキシ樹脂３１にフィラーを
混入してその膨張係数を低減することも考えられるが、
シリコン基板１０と比較すると、このようにフィラーを
混入してもエポキシ樹脂３１の膨張係数は依然として高
く、上記問題を解消するための有効な手段には至ってい
ない。
【００１５】本発明はこうした実情に鑑みてなされたも
のであり、その目的は、半導体集積装置内の配線に生じ
る応力の集中を緩和して、その電気的な信頼性を高く維
持することのできる半導体集積装置及びその製造方法を
提供することにある。
【００１６】
【課題を解決するための手段】この発明は、一方の主面
上に複数の外部端子が形成される絶縁基板と、一方の主
面に複数の半導体素子が形成された半導体チップと、前
記半導体チップの側面を被いつつ前記絶縁基板の他方の
主面と前記半導体チップの他方の主面との間に充填され
る樹脂と、前記樹脂の前記半導体チップの側面との接触
面と対向する面を迂回しつつ、前記絶縁基板の複数の外
部端子と接続される外部配線と、前記樹脂の前記半導体
チップの一方の主面と同一面側に形成され、前記外部配
線と接続される内部端子と、を備え、前記内部端子は、
同内部端子の幅よりも狭い線幅を有する内部配線と接続
されると共に、前記半導体チップの側面と前記樹脂との
界面を被うように形成されることで、半導体集積装置内
の配線に生じる応力の集中を緩和して、その電気的な信
頼性を高く維持することを可能とする。
【００１７】また、この発明は、複数の半導体チップが
形成される半導体基板の一方の主面上に、隣接する前記
半導体チップの境界を跨る内部端子を形成する工程と、
前記半導体基板を他方の主面側から前記複数の半導体チ
ップの境界に沿ってエッチングし、前記内部端子の一部
を露出させる工程と、前記半導体基板の他方の主面及び
エッチング面を被うように樹脂層を積層させる工程と、
前記樹脂層を介して前記半導体基板の他方の主面側に絶
縁基板を装着すると共に、この絶縁基板上に複数の外部
端子を形成する工程と、前記絶縁基板及び前記樹脂層を
前記半導体基板の他方の主面側から前記複数の半導体チ
ップの境界に沿って切削し、前記内部端子の一部を再び
露出させる工程と、前記内部端子の露出部分と接続させ
ると共に、前記複数の外部端子と接続される外部配線を
形成する工程と、前記絶縁基板が装着された前記半導体
基板を前記複数の半導体チップの配列に合わせて分割す
る工程と、を有し、前記内部端子を前記半導体チップの
側面と前記樹脂との界面を被うように形成することで、
半導体集積装置内の配線に生じる応力の集中を緩和し
て、その電気的な信頼性を高く維持することを可能とす
る。
【００１８】
【発明の実施の形態】以下、本発明にかかる半導体集積
装置及びその製造方法をＣＣＤイメージセンサの形成さ
れた半導体集積装置及びその製造方法に適用した一実施
形態について、図面を参照しつつ説明する。
【００１９】図１に、ＣＣＤイメージセンサの構成を示
す。図１に示されるように、同ＣＣＤイメージセンサ１
１０は、光電変換を行う撮像部１１０Ｐと、この光電変
換された電荷を一時的に蓄えておく蓄積部１１０Ｃと、
同蓄積部１１０Ｃに蓄えられた電荷を出力部１１０Ｓに
出力するための水平転送部１１０Ｈとを有して構成され
ている。
【００２０】ここで、撮像部１１０Ｐは、照射された光
像に対応した光電変換を行う。続いて、画素毎に光電変
換された情報電荷は、蓄積部１１０Ｃに対し１フレーム
毎に高速転送（フレームシフト）される。この蓄積部１
１０Ｃに蓄積された１フレーム分の情報電荷は次に、水
平転送部１１０Ｈに１ライン毎に転送される。続いて、
水平転送部１Ｈに転送された情報電荷は、出力部１１０
Ｓに１画素毎に転送され、この出力部１１０Ｓに転送さ
れた情報電荷が電圧値に変換される。そして、出力端子
ＴＳを介して当該ＣＣＤイメージセンサ１１０の撮像信
号として信号処理系(図示略)に出力される。
【００２１】こうした情報電荷の転送動作は、ＣＣＤイ
メージセンサ１１０の各部のゲート電極に電圧を印加す
ることで行われる。詳しくは、撮像部１１０Ｐ及び蓄積
部１１０Ｃにおいては、３相の異なる電圧（φＰ１〜φ
Ｐ３、φＣ１〜φＣ３）を端子ＴＰ１〜ＴＰ３、ＴＣ１
〜ＴＣ３を介して所定のゲート電極に印加することで電
荷の転送を行う。これに対し、水平転送部１１０Ｈにお
いては、２相の異なる電圧（φＨ１、φＨ２）を端子Ｔ
Ｈ１及びＴＨ２を介して所定のゲート電極に印加するこ
とで電荷の転送を行う。
【００２２】このＣＣＤイメージセンサ１１０は、先の
図８に示したようなチップサイズパッケージでパッケー
ジングがなされている。図２に、このチップサイズパッ
ケージのなされたＣＣＤイメージセンサ１１０の断面構
成を示す。
【００２３】同図２に示すように、例えばシリコンから
なる半導体チップ１００の一方の主面には、ここでは図
示しないが、先の図１に示したＣＣＤイメージセンサ１
１０が形成されている。そして、このＣＣＤイメージセ
ンサ１１０の形成された半導体チップ１００上には、シ
リコン酸化膜（ＳｉＯ2）１２０が形成されている。そ
して、このシリコン酸化膜１２０上には、外部配線４１
０を介して外部端子と半導体チップ１００に形成された
集積回路との電気的なコンタクトをとる内部パッド１４
０が形成されている。また、シリコン酸化膜１２０上に
は、内部パッド１４０に隣接して、シリコン窒化膜（Ｓ
ｉ3Ｎ4）１３０も形成されている。そして、シリコン窒
化膜１３０上には、内部パッド１４０と半導体チップ１
００に形成された集積回路との電気的なコンタクトをと
る内部配線１５０が形成されている。
【００２４】上記内部パッド１４０は、２層の金属層か
らなる。すなわち、シリコン酸化膜１２０上に形成され
ている第１メタル層１４０ａと、同第１メタル層１４０
ａ上に形成されている第２メタル層１４０ｂとからな
る。図２（ｂ）に、この内部パッド１４０付近の平面図
を示す。同図２（ｂ）に示すように、内部パッド１４０
の電極幅Ｗ１４０は、内部配線１５０の線幅Ｗ１５０よ
りも太く設定されている。換言すれば、外部配線４１０
及び内部パッド１４０間の界面と半導体チップ１００の
面とで作られる線方向についての内部パッド１４０の電
極幅Ｗ１４０が、上記内部パッド１４０と内部配線１５
０との境界近傍の同内部配線１５０の線幅Ｗ１５０より
も太く設定されている。そして、上記内部配線１５０
は、内部パッド１４０のうちの第２メタル層１４０ｂと
接続されている。なお、内部配線１５０と第２メタル層
１４０ｂとは、同一の製造工程にて形成される。
【００２５】そして、図２（ａ）に示すように、これら
内部パッド１４０及び内部配線１５０を覆うようにして
シリコン酸化膜（ＳｉＯ2）１６０が形成されており、
その表面は、上記エポキシ樹脂２１０によって上記ガラ
ス基板２００と貼り合わされている。
【００２６】ここで、本実施形態においては、上記内部
パッド１４０の一端及び内部パッド１４０と内部配線１
５０との接続部分が半導体チップ１００の側面とエポキ
シ樹脂３１０との界面よりも内側（半導体チップ１００
側）に位置するように形成されている。すなわち、半導
体チップ１００面の法線方向への内部パッド１４０の投
影図が、半導体チップ１００に迫り出すように形成され
ている。換言すれば、図２（ｂ）に示すように、上記半
導体チップ１００の鉛直上方から見て内部パッド１４０
と半導体チップ１００とのオーバーラップ長Ｌｓが
「０」よりも大きな値となるように設定されている。
【００２７】これにより、エポキシ樹脂３１０の伸縮に
伴って内部配線１５０に生じる応力の緩和を図る。この
エポキシ樹脂３１０の伸縮に伴う応力は、半導体チップ
１００の膨張係数と比較してエポキシ樹脂３１０の膨張
係数の方が大きいために、半導体チップ１００とエポキ
シ樹脂３１０との界面上部において大きなものとなる。
そして、この界面上部に内部配線１５０が形成される場
合、ここに応力が集中することについては、先の図１０
に示したとおりである。これに対し、内部配線１５０よ
りも線幅の広い内部パッド１４０をこの界面上部に形成
することで、この内部パッド１４０を応力を抜くための
バッファ領域とすることができる。そして、このバッフ
ァ領域により応力を分散させ、応力集中を緩和すること
ができる。
【００２８】図３に、このときの応力イメージを模式的
に示す。すなわちこの場合においても、エポキシ樹脂３
１０の伸縮に追従するかたちで内部パッド１４０は伸縮
(同図３では便宜上、バネＳＰのように表記)するように
なる。ただし、この場合には、エポキシ樹脂３１０と内
部パッド１４０との界面近傍の応力は、その上部を覆う
内部パッド１４０がバッファ領域（破線Ａ領域）として
機能するために緩和される。
【００２９】このように内部パッド１４０がバッファ領
域として機能することは、図５に示すシミュレーション
結果からも明らかである。ここでは、外部配線４１０と
接続する内部パッド１４０に加わる応力について、図４
に示すような有限要素モデルを用いてシミュレーション
を行った。ここでは、同図４に示すように、外部配線４
１０（そのモデルを１４０ｍと表記）と接続する内部パ
ッド１４０を、白丸で表記する１２個の接点を有するモ
デル１４０ｍとした。このとき、シリコン基板とエポキ
シ樹脂との界面Ｌを矢印Ｓの方向に移動させて内部パッ
ドのモデル１４０ｍとシリコン基板とのオーバーラップ
長Ｌｓを変化させたときに、内部パッドのモデル１４０
ｍの配線と接続する側の端部Ａ、ＢにかかるＸ軸方向の
応力についてのシミュレーション結果が、図５である。
【００３０】この図５において、オーバーラップ長Ｌｓ
がマイナスとは、先の図４に示したように内部パッドの
モデル１４０ｍがシリコン基板の端部よりもエポキシ樹
脂側にあることを意味する。同図５に示されるように、
内部パッドのモデル１４０ｍとシリコン基板とのオーバ
ーラップ長Ｌｓが大きいほど、内部パッドのモデル１４
０ｍの配線と接続する側の端部Ａ、ＢにかかるＸ方向の
応力が低下している。
【００３１】また、本実施形態においては、先の図２
（ａ）に示すように、２層からなる内部パッド１４０の
第１メタル層１４０ａ及び第２メタル層１４０ｂの重な
り合う領域の一端が半導体チップ１００の側面とエポキ
シ樹脂３１０との界面よりも内側（半導体チップ１００
側）に位置するように形成されている。換言すれば、図
２（ｂ）に示すように、上記半導体チップ１００の鉛直
上方から見て、第１メタル層１４０ａ及び第２メタル層
１４０ｂの重なり合う領域の一端と半導体チップ１００
とのオーバーラップ長Ｌｘが「０」よりも大きな値とな
るようにする。これにより、内部配線１５０側から外部
配線４１０側へ向かってその断面積が段階的に拡大され
る２段階の形状を有する内部パッド１４０において、そ
の断面積が拡大されている領域が半導体チップ１００の
上方に迫り出すようになる。
【００３２】このように、その断面積が拡大されている
領域が半導体チップ１００の上方に迫り出すことで、エ
ポキシ樹脂３１０の伸縮に起因する応力を分散させるこ
とができる。
【００３３】次に、本実施形態にかかるチップサイズパ
ッケージのなされたＣＣＤイメージセンサ１１０の製造
工程について、図６及び図７を用いて説明する。
【００３４】ここではまず、図６（ａ）に示すように、
ＣＣＤイメージセンサ１１０が複数形成されたウエハ状
の基板１００’のうち、同ＣＣＤイメージセンサ１１０
の形成されている面（受光面）側に上記内部パッド１４
０の上記第１メタル層１４０ａとする例えばアルミ（Ａ
ｌ）からなる金属層１４０’を形成する。図６（ｂ）
に、この金属層１４０’の形成された基板１００’の平
面図を示す。同図６（ｂ）に示すように、この金属層１
４０’は、各ＣＣＤイメージセンサの境界を跨るように
形成されると共に、先の図１に示した端子ＴＰ１〜ＴＰ
３、ＴＣ１〜ＴＣ３、ＴＨ１及びＴＨ２、ＴＳ等に対応
して、各別に形成される。
【００３５】そして、この後、先の図２に示したシリコ
ン窒化膜１３０や、第２メタル層１４０ｂ及び内部配線
１５０、シリコン酸化膜１６０等を形成した後、図６
（ｃ）に示すように、基板１００’の受光面と上記ガラ
ス基板２００とするガラス基板２００’とをエポキシ樹
脂２１０によって貼り合わせる。次に、図６（ｄ）に示
すように、基板１００’のうち、上記受光面に対向する
面をグラインドする。更に、同図６（ｄ）に示すよう
に、基板１００’のうち、隣接するＣＣＤイメージセン
サ１１０の境界付近を基板１００’の裏面側からエッチ
ングして上記金属層１４０’の一部を露出させる。ここ
では、図６（ｄ）に示すように、半導体チップ１００の
側面がガラス基盤２００’側に広がる傾斜面となるよう
にする。更に、図７（ａ）に示すように、半導体チップ
１００のうち、上記グラインドがなされた面に先の図２
（ａ）に示したガラス基板３００とするガラス基板３０
０’をエポキシ樹脂にて貼り合わせる。すなわち、半導
体チップ１００のうちの上記面及びエッチングのなされ
た面（エッチング面）とを被うように樹脂層としてのエ
ポキシ樹脂を積層させた後、これにガラス基板３００’
を装着させる。これにここでは、半導体チップ１００の
切削された面にも上記エポキシ樹脂が充填されるように
する。
【００３６】次に、図７（ｂ）に示すように、ガラス基
板３００’上の上記外部端子としてのバンプが配置され
る場所に緩衝部材４４０を形成する。更に、図７（ｂ）
に示すように、例えばダイアモンドカッターを用いてガ
ラス基板３００’側から上記金属層１４０’を切断する
ことのできる深さまで、ガラス基板３００’等を逆Ｖ字
型に切削する。
【００３７】次に、図７（ｃ）に示すように、上記緩衝
部材４４０及び上記切削された面を覆うようにして、例
えばスパッタ法により金属(例えばアルミＡｌ)を堆積さ
せ、これをパターニングすることで上記外部配線４１０
を形成する。これにより、外部配線４１０は、エポキシ
樹脂の面のうち半導体チップ１００の側面との接触面に
対向する面上を通って、上記内部パッド１４０と外部端
子とを接続するようになる。
【００３８】次に、図７（ｃ）に示すように、上記バン
プの形成される領域を除き、ガラス基板３００及び半導
体チップ１００等の切削された傾斜面に保護膜４２０を
積層形成する。そして、図７（ｄ）に示すように、緩衝
部材４４０上にバンプ４００を形成する。更に、同図７
（ｄ）に一点鎖線で示す境界領域をダイシングし、パッ
ケージングされた各ＣＣＤイメージセンサのチップとし
て切断する。
【００３９】なお、これらの一連の工程において、ガラ
ス基板３００と基板１００’とを貼り合せる際に用いた
エポキシ樹脂３１０と半導体チップ１００の側面との界
面より内側に内部パッド１４０が迫り出すように設定す
る。この設定に際しては、先の図６（ａ）及び図６
（ｂ）に示した内部パッド（金属層１４０’）の形成に
際して、先の図６（ｄ）に示したエッチング工程におい
て半導体チップ１００の上方に内部パッドが十分に残留
するよう各ＣＣＤイメージセンサとする領域の内側方向
にマージンをとることが望ましい。これは、先の図６
（ｄ）に示した基板１００’をダイシングする工程や内
部パッド（金属層１４０’）が露出するまで切削する工
程よりも、先の図６（ａ）及び図６（ｂ）に示した内部
パッド（金属層１４０’）を形成する工程の方が、高い
精度を確保しやすいことによる。
【００４０】以上説明した本実施形態によれば、以下の
効果が得られるようになる。
【００４１】（１）上記内部パッド１４０が半導体チッ
プ１００の側面とエポキシ樹脂３１０との界面よりも内
側（半導体チップ１００側）に位置するようにした。こ
れにより、この内部パッド１４０を応力を抜くためのバ
ッファ領域とすることができ、このバッファ領域により
応力を分散させ、応力集中を緩和することができる。
【００４２】（２）２層からなる内部パッド１４０の第
１メタル層１４０ａ及び第２メタル層１４０ｂの重なり
部分が半導体チップ１００の上方に迫り出すように形成
した。これにより、内部配線１５０側から外部配線４１
０側へ向かってその断面積が段階的に拡大される２段階
の形状を有する内部パッド１４０において、その断面積
が拡大されている領域が半導体チップ１００の上方に迫
り出すように形成されるようになる。このため、エポキ
シ樹脂３１０の伸縮に起因する応力を分散させることが
できる。
【００４３】（３）内部パッド１４０を複数の層（ここ
では、２層）にて形成した。これにより、内部パッド１
４０と外部配線４１０とが接続する接続面の面積を大き
くすることができ、両者の電気抵抗を低減することがで
きる。
【００４４】（４）内部パッド１４０よりも内部配線１
５０の線幅を細くした。これにより、外部配線４１０と
ＣＣＤイメージセンサ１１０との電気的なコンタクトを
とる際に、内部配線１５０の引き回しを容易とすること
ができる。
【００４５】なお、上記各実施形態は、以下のように変
更して実施してもよい。
【００４６】・上記実施形態においては、内部パッド１
４０（第１メタル層１４０ａ）の一端及び内部配線１５
０と第２メタル層１４０ｂとの接続部分とが共に、半導
体チップ１００の側面とエポキシ樹脂３１０との界面よ
りも内側に位置するようにしたが、これに限られるもの
ではない。例えば、第１メタル層１４０ａの一端だけが
半導体チップ１００とエポキシ樹脂３１０との界面より
も外側に位置してもよい。このような場合、本実施形態
と比べて応力を緩和させる能力が若干劣ることとなる
が、内部配線１５０と第２メタル層１４０ｂとの境界部
分にかかる応力を緩和させることは可能である。
【００４７】・上記実施形態においては、配線よりも線
幅の太い内部パッドを２層にて形成したが、これに限ら
ず、単層構造であってもよい。この場合、エポキシ樹脂
３１０上には、第１メタル層１４０ａが形成されること
なく、内部配線１５０及び第２メタル層１４０ｂが形成
されるのみであり、内部配線１５０と第２メタル層１４
０ｂとの接続部分が半導体チップ１００とエポキシ樹脂
３１０との境界よりも内側に位置するようにすればよ
い。
【００４８】また、内部パッドを複数の層にて形成する
場合において、配線と接続される層は、必ずしも最上層
に限らない。例えば内部パッドを２層にて形成する場
合、下層（第１メタル層１４０ａ）と接続させてもよ
い。この場合、上層（第２メタル層１４０ｂ）について
はこれが半導体基板の上方に迫り出さなくても、配線よ
りも太い線幅を有する下層により応力を緩和することは
できる。
【００４９】同様に、上記実施形態のように上層と配線
とを接続する場合において上層のみが半導体基板の上方
に迫り出すようにしても、配線よりも太い線幅を有する
上層により応力を緩和することはできる。
【００５０】・内部パッドを複数の層から形成する代わ
りに、これを一層にて形成してもよい。この場合であ
れ、内部パッドを同内部パッドの電極幅よりも細い線幅
を有する内部配線と接続させるとともに、この内部パッ
ドが半導体基板の上方に迫り出すようにすることは有効
である。
【００５１】・半導体基板のうち、ＣＣＤイメージセン
サの形成された面と貼り合せる透明基板としては、ガラ
ス基板に限らない。また、半導体基板のうち、ＣＣＤイ
メージセンサの形成された面に対向する面と貼り合せる
絶縁基板についても、ガラス基板に限らない。
【００５２】・半導体基板と透明基板や絶縁基板とを貼
り合せる接着剤としては、エポキシ樹脂に限らない。こ
の際、この接着剤としては、半導体基板よりも膨張係数
が大きい等、伸縮性の大きなものであるなら、内部パッ
ドを同内部パッドの電極幅よりも線幅の細い内部配線と
接続させるとともに、この内部パッドを半導体基板の上
方に迫り出すようにすることは特に有効である。
【００５３】・先の図２に示した構成は、内部パッドを
同内部パッドの電極幅よりも線幅の細い内部配線と接続
させるとともに、この内部パッドが半導体基板の上方に
迫り出すように形成する範囲で、適宜変更してよい。
【００５４】・半導体基板に形成される集積回路として
は、フレームトランスファ型ＣＣＤイメージセンサに限
らず、例えばインターライン型ＣＣＤイメージセンサで
あってもよい。
【００５５】
【発明の効果】本願発明によれば、内部パッドが半導体
基板の上方に迫り出すようにして形成されるために、こ
の内部パッドを接着剤の伸縮に伴う応力を抜くためのバ
ッファ領域とすることができ、このバッファ領域により
応力を分散させ、応力集中を緩和することができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体集積装置をＣＣＤイメー
ジセンサの形成された半導体集積装置に適用した一実施
形態の構成を示すブロック図。
【図２】同実施形態の構成を示す図。
【図３】同実施形態における応力イメージを模式的に示
す図。
【図４】内部パッドのシミュレーションモデルを示す
図。
【図５】上記シミュレーションモデルに基づく内部パッ
ドにかかる応力についてのシミュレーションを示す図。
【図６】同実施形態の製造工程を示す断面図。
【図７】同実施形態の製造工程を示す断面図。
【図８】従来のチップサイズパッケージのなされた半導
体集積装置の構成を示す図。
【図９】上記従来の半導体集積装置の構成を示す図。
【図１０】上記従来の半導体集積装置にかかる応力イメ
ージを模式的に示す図。
【符号の説明】
１０…シリコン基板、１２…シリコン酸化膜、１３…シ
リコン窒化膜、１４…内部パッド１４ａ…第１メタル
層、１４ｂ…第２メタル層、１５…配線、１６…シリコ
ン酸化膜、２０…ガラス基板、２１…エポキシ樹脂、３
０…ガラス基板、３１…エポキシ樹脂、４０…バンプ、
４１…外部配線、４２…保護膜、１００…半導体チッ
プ、１１０…ＣＣＤイメージセンサ、１１０Ｃ…蓄積
部、１１０Ｈ…水平転送部、１１０Ｐ…撮像部、１１０
Ｓ…出力部、１２０…シリコン酸化膜、１３０…シリコ
ン窒化膜、１４０…内部パッド１４０ａ…第１メタル
層、１４０ｂ…第２メタル層、１５０…内部配線、１６
０…シリコン酸化膜、２００…ガラス基板、２１０…エ
ポキシ樹脂、３００…ガラス基板、３１０…エポキシ樹
脂、４００…バンプ、４１０…外部配線、４２０…保護
膜、４３０…緩衝部材。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１５年５月１５日（２００３．５．１
５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】図３に、このときの応力イメージを模式的
に示す。すなわちこの場合においても、エポキシ樹脂３
１０の伸縮に追従するかたちで内部パッド１４０は伸縮
(同図３では便宜上、バネＳＰのように表記)するように
なる。ただし、この場合には、エポキシ樹脂３１０と半
導体チップ１００との界面上部の応力は、その上部を覆
う内部パッド１４０がバッファ領域（破線Ａ領域）とし
て機能するために緩和される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正内容】
【００３８】次に、図７（ｄ）に示すように、上記バン
プの形成される領域を除き、ガラス基板３００及び半導
体チップ１００等の切削された傾斜面に保護膜４２０を
積層形成する。そして、緩衝部材４４０上にバンプ４０
０を形成する。更に、同図７（ｄ）に一点鎖線で示す境
界領域をダイシングし、パッケージングされた各ＣＣＤ
イメージセンサのチップとして切断する。
フロントページの続き Ｆターム(参考） 4M118 AA10 BA12 BA13 FA06 HA12 HA26 HA29 HA31 5F044 EE06 EE21 QQ06

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】一方の主面上に複数の外部端子が形成され
    る絶縁基板と、 一方の主面に複数の半導体素子が形成された半導体チッ
    プと、 前記半導体チップの側面を被いつつ前記絶縁基板の他方
    の主面と前記半導体チップの他方の主面との間に充填さ
    れる樹脂と、 前記樹脂の前記半導体チップの側面との接触面と対向す
    る面を迂回しつつ、前記絶縁基板の複数の外部端子と接
    続される外部配線と、 前記樹脂の前記半導体チップの一方の主面と同一面側に
    形成され、前記外部配線と接続される内部端子と、を備
    え、 前記内部端子は、同内部端子の幅よりも狭い線幅を有す
    る内部配線と接続されると共に、前記半導体チップの側
    面と前記樹脂との界面を被うように形成されることを特
    徴とする半導体集積装置。
  2. 【請求項２】請求項１記載の半導体集積装置において、 前記内部端子は、複数の層からなると共に、これら複数
    の層のうちの少なくとも前記樹脂と接する層が、前記半
    導体チップの側面と前記樹脂との界面を被うように形成
    されることを特徴とする半導体集積装置。
  3. 【請求項３】請求項１記載の半導体集積装置において、 前記内部端子は、複数の層からなると共に、これら複数
    の層の何れかの層と前記内部配線とが接続されており、
    前記複数の層の重なり合う領域が前記半導体チップの側
    面と前記樹脂との界面を被うように形成されることを特
    徴とする半導体集積装置。
  4. 【請求項４】複数の半導体チップが形成される半導体基
    板の一方の主面上に、隣接する前記半導体チップの境界
    を跨る内部端子を形成する工程と、 前記半導体基板を他方の主面側から前記複数の半導体チ
    ップの境界に沿ってエッチングし、前記内部端子の一部
    を露出させる工程と、 前記半導体基板の他方の主面及びエッチング面を被うよ
    うに樹脂層を積層させる工程と、 前記樹脂層を介して前記半導体基板の他方の主面側に絶
    縁基板を装着すると共に、この絶縁基板上に複数の外部
    端子を形成する工程と、 前記絶縁基板及び前記樹脂層を前記半導体基板の他方の
    主面側から前記複数の半導体チップの境界に沿って切削
    し、前記内部端子の一部を再び露出させる工程と、 前記内部端子の露出部分と接続させると共に、前記複数
    の外部端子と接続される外部配線を形成する工程と、 前記絶縁基板が装着された前記半導体基板を前記複数の
    半導体チップの配列に合わせて分割する工程と、を有
    し、 前記内部端子を前記半導体チップの側面と前記樹脂との
    界面を被うように形成することを特徴とする半導体集積
    装置の製造方法。
  5. 【請求項５】請求項４に記載の半導体集積装置の製造方
    法において、 前記半導体基板の一方の主面上に内部端子を形成する工
    程は、前記内部端子を複数の層で形成する工程を含み、 前記内部端子の複数の層のうちの少なくとも前記樹脂と
    接する層が前記半導体チップの側面と前記樹脂との界面
    を被うように形成することを特徴とする半導体集積装置
    の製造方法。
  6. 【請求項６】請求項４に記載の半導体集積装置の製造方
    法において、 前記半導体基板の一方の主面上に前記内部端子を形成す
    る工程は、前記内部端子を複数の層で形成する工程を含
    み、 前記内部端子の複数の層の重なり合う領域が前記半導体
    チップの側面と前記樹脂との界面を被うように形成され
    ることを特徴とする半導体集積装置の製造方法。
JP2002148049A 2002-05-22 2002-05-22 半導体集積装置及びその製造方法 Pending JP2003347476A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002148049A JP2003347476A (ja) 2002-05-22 2002-05-22 半導体集積装置及びその製造方法
CN03109540.2A CN1219326C (zh) 2002-05-22 2003-04-09 半导体集成装置及其制造方法
TW092108904A TWI231580B (en) 2002-05-22 2003-04-17 Semiconductor integrate device and the manufacturing method thereof
US10/442,685 US6812581B2 (en) 2002-05-22 2003-05-20 Chip size package with stress relieving internal terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002148049A JP2003347476A (ja) 2002-05-22 2002-05-22 半導体集積装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006206759A Division JP4338718B2 (ja) 2006-07-28 2006-07-28 半導体集積装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003347476A true JP2003347476A (ja) 2003-12-05

Family

ID=29545214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002148049A Pending JP2003347476A (ja) 2002-05-22 2002-05-22 半導体集積装置及びその製造方法

Country Status (4)

Country Link
US (1) US6812581B2 (ja)
JP (1) JP2003347476A (ja)
CN (1) CN1219326C (ja)
TW (1) TWI231580B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004047177A1 (ja) * 2002-11-19 2004-06-03 Sanyo Electric Co.,Ltd. 半導体集積装置及びその製造方法
JP2005252078A (ja) * 2004-03-05 2005-09-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007189198A (ja) * 2005-12-15 2007-07-26 Sanyo Electric Co Ltd 半導体装置
JP2008113020A (ja) * 2007-12-10 2008-05-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2010199625A (ja) * 2010-06-02 2010-09-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2012094904A (ja) * 2005-05-10 2012-05-17 Nippon Electric Glass Co Ltd 半導体素子用ガラス基板およびそれを用いたチップスケールパッケージ
US8410577B2 (en) 2007-04-20 2013-04-02 Sanyo Semiconductor Co., Ltd. Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224717B2 (ja) * 2005-07-11 2009-02-18 セイコーエプソン株式会社 半導体装置
DE102012205268A1 (de) * 2012-03-30 2013-10-02 Robert Bosch Gmbh Verfahren zum Herstellen von zumindest einer Kontaktierungsfläche eines Bauelementes und Sensor zum Aufnehmen einer Richtungskomponente einer gerichteten Messgröße

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004047177A1 (ja) * 2002-11-19 2004-06-03 Sanyo Electric Co.,Ltd. 半導体集積装置及びその製造方法
US7361525B2 (en) 2002-11-19 2008-04-22 Sanyo Electric Co., Ltd. Semiconductor integrated device having solid-state image sensor packaged within and production method for same
US7619292B2 (en) 2002-11-19 2009-11-17 Sanyo Electric Co., Ltd. Semiconductor integrated device having solid-state image sensor packaged within and production method for same
JP2005252078A (ja) * 2004-03-05 2005-09-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2012094904A (ja) * 2005-05-10 2012-05-17 Nippon Electric Glass Co Ltd 半導体素子用ガラス基板およびそれを用いたチップスケールパッケージ
JP2007189198A (ja) * 2005-12-15 2007-07-26 Sanyo Electric Co Ltd 半導体装置
US8410577B2 (en) 2007-04-20 2013-04-02 Sanyo Semiconductor Co., Ltd. Semiconductor device
JP2008113020A (ja) * 2007-12-10 2008-05-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2010199625A (ja) * 2010-06-02 2010-09-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN1459872A (zh) 2003-12-03
US6812581B2 (en) 2004-11-02
TWI231580B (en) 2005-04-21
US20040012095A1 (en) 2004-01-22
CN1219326C (zh) 2005-09-14
TW200307355A (en) 2003-12-01

Similar Documents

Publication Publication Date Title
US7259042B2 (en) Ultra thin dual chip image sensor package structure and method for fabrication
TWI570885B (zh) 具有嵌入微電子元件的載體上主動晶片或疊層晶片
US7316937B2 (en) Method for manufacturing a solid-state image sensing device, such as a CCD
US20080246133A1 (en) Flip-chip image sensor packages and methods of fabricating the same
TWI559474B (zh) 無穿矽埋孔結構的低散熱傳導係數中介層和其方法
JP2003347476A (ja) 半導体集積装置及びその製造方法
JPH11307724A (ja) 半導体集積回路
US7030489B2 (en) Multi-chip module having bonding wires and method of fabricating the same
JP2958136B2 (ja) 半導体集積回路装置、その製造方法および実装構造
JP2018531525A (ja) イメージセンシングチップパッケージ構造およびそのパッケージ方法
JPH0590452A (ja) 樹脂封止型半導体装置
US20040009647A1 (en) Method of manufacturing semiconductor device
JP4494745B2 (ja) 半導体装置
JP4351012B2 (ja) 半導体装置
JP4338718B2 (ja) 半導体集積装置の製造方法
JPH08236706A (ja) 半導体集積回路素子およびその素子を組み込んだ半導体装置
US20090026562A1 (en) Package structure for optoelectronic device
JP4401066B2 (ja) 半導体集積装置及びその製造方法
JP3796202B2 (ja) 半導体集積装置の製造方法
TWI285435B (en) Multi-chip sensor package
US7098518B1 (en) Die-level opto-electronic device and method of making same
JP2004165558A (ja) 半導体集積回路
WO2005031870A1 (ja) 半導体装置
JP4371679B2 (ja) 半導体集積装置及びその製造方法
TWI338364B (en) Image sensor chip package structure and method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050513

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060822