JP4494745B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4494745B2
JP4494745B2 JP2003333690A JP2003333690A JP4494745B2 JP 4494745 B2 JP4494745 B2 JP 4494745B2 JP 2003333690 A JP2003333690 A JP 2003333690A JP 2003333690 A JP2003333690 A JP 2003333690A JP 4494745 B2 JP4494745 B2 JP 4494745B2
Authority
JP
Japan
Prior art keywords
thinned portion
resin
semiconductor device
semiconductor substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003333690A
Other languages
English (en)
Other versions
JP2005101315A (ja
Inventor
宏也 小林
雅治 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2003333690A priority Critical patent/JP4494745B2/ja
Priority to CNB2004800266616A priority patent/CN100440520C/zh
Priority to US10/573,467 priority patent/US7696595B2/en
Priority to EP04788124.8A priority patent/EP1672695B1/en
Priority to PCT/JP2004/013965 priority patent/WO2005031872A1/ja
Publication of JP2005101315A publication Critical patent/JP2005101315A/ja
Application granted granted Critical
Publication of JP4494745B2 publication Critical patent/JP4494745B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置に係り、特に裏面入射型の半導体装置に関する。
従来からある半導体装置として、いわゆる裏面入射型の半導体光検出装置が知られている。この種の半導体装置は半導体基板を有し、その半導体基板の一面に光検出部を有している。そして、半導体基板には、光検出部と反対側で半導体基板の一部が削られて凹部が形成されている。このため、半導体基板には、光検出部がある薄型化部分が設けられている。この薄型化部分は、厚い半導体基板では吸収されて高感度に検出することができない紫外線、軟Ｘ線、電子線等のエネルギー線に対応して設けられるものであり、この薄型化部分では、半導体基板の凹部側の面に入射する光が光検出部で検出される。
裏面入射型の半導体装置の一つとして、ＢＴ−ＣＣＤ（裏面入射薄板型ＣＣＤ）を有する半導体装置がある。ＢＴ−ＣＣＤは、半導体検査装置の検出部として用いられている。ＢＴ−ＣＣＤを有する従来の半導体装置としては、例えば特許文献１に記載されたものがある。
図７は、特許文献１に記載された半導体装置の構成を示す断面図である。図７に示すように、パッケージ１０１内の底部に固定されている配線基板１０２上には、その配線基板１０２に対向する面にＣＣＤ１０３を有する半導体基板としてのＰ型シリコン層１０４が金属バンプ１０５を介して設置されている。金属バンプ１０５に一端が接続された配線基板１０２上の配線１０６の他端には、検出信号を外部から取り出すためのボンディングパッド（図示せず）が設けられており、そのボンディングパッドは、ボンディングワイヤ１０７によりパッケージ１０１のリード端子（図示せず）と電気的に接続されている。さらに、配線基板１０２とＰ型シリコン層１０４との間の空隙には、金属バンプ１０５の接合強度を補強するためのアンダーフィル樹脂１０８が充填されている。
特開平６−１９６６８０号公報
しかしながら、図７に示すように、アンダーフィル樹脂が半導体基板の薄型化部分と配線基板との間に充填されると、アンダーフィル樹脂の硬化時の加熱或いは冷却の際に、アンダーフィル樹脂と半導体基板との間に両者の熱膨張係数の違いに基づいて発生する応力により、薄型化部分が割れてしまう場合がある。また、割れないまでも、薄型化部分が収縮するアンダーフィル樹脂により引張られて撓んでしまう場合がある。このように半導体基板の薄型化部分が撓むと、半導体装置の使用時において光検出部に対するフォーカシングや光検出部における感度の均一性（ユニフォミティ）及び安定性に悪影響が出る場合がある。
本発明は、前記課題に鑑みてなされたものであり、半導体基板の薄型化部分の撓み及び割れを防止し、光検出部に対する高精度なフォーカシング及び光検出部における高い感度の均一性及び安定性を維持することができる半導体装置を提供することを目的とする。
前記課題を解決するために、本発明は、一方の面に形成された光検出部と、他方の面の光検出部に対向する領域がエッチングされることにより形成された薄型化部分と、該薄型化部分の外縁部の一方の面上に設けられ、光検出部と電気的に接続された第１の電極とを有する半導体基板と、半導体基板の一方の面側に対向配置され、導電性バンプを介して第１の電極に接続された第２の電極を有する配線基板と、第１の電極及び第２の電極のそれぞれと導電性バンプとの接合強度を補強するために、薄型化部分の外縁部と配線基板との間の空隙に充填された樹脂と、を備え、樹脂は、薄型化部分と配線基板との間の空隙の周囲を該周囲の一部を残して囲むように予め成形された樹脂シートであることを特徴とする。
この半導体装置においては、樹脂が薄型化部分の外縁部と配線基板との間の空隙に充填されている。これにより、薄型化部分の外縁部に設けられた第１の電極と導電性バンプとの接合強度、及びこの導電性バンプと配線基板の第２の電極との接合強度が補強される。その一方で、半導体基板の薄型化部分と配線基板との間の空隙に樹脂が充填されないため、樹脂の硬化時等の加熱或いは冷却の際に、樹脂と半導体基板との間に両者の熱膨張係数の違いに基づく応力が発生しても、その応力が薄型化部分に及ぼす影響は小さいため、薄型化部分の撓み及び割れが防止される。したがって、この半導体装置は、使用時において、光検出部に対する高精度なフォーカシングが可能であるとともに光検出部における高い感度の均一性及び安定性を呈することができる。
さらに、前記樹脂として、所望の形状、すなわち薄型化部分と配線基板との間の空隙の周囲をその周囲の一部を残して囲む形状に予め成形された樹脂シートを用いている。これにより、薄型化部分と配線基板との間の空隙を残して、導電性バンプが存在する空隙すなわち薄型化部分の外縁部と配線基板との間の空隙に樹脂が充填された構成を容易且つ確実に実現することができる。
また、薄型化部分と配線基板との間の空隙を前記樹脂によって完全に包囲すると、密閉された空間ができる場合がある。この場合、樹脂の硬化時等の加熱或いは冷却の際に、密閉された空間内の空気が膨張或いは収縮することにより、薄型化部分が撓んでしまうことがある。かかる問題に対して、この半導体装置においては、樹脂が前記空隙の周囲をその周囲の一部を残して囲む構成とすることにより、前記空隙が密閉されるのを防いでいる。しかも、予め成形された樹脂シートを用いていることにより、かかる構成もまた容易且つ確実に実現することができる。
光検出部は、一次元又は二次元に配列された複数の画素を有することを特徴としてもよい。この場合、複数の画素間において高い感度の均一性及び安定性が要求されるため、本発明による半導体装置が特に有用となる。
本発明によれば、半導体基板の薄型化部分の撓み及び割れを防止し、光検出部に対する高精度なフォーカシング及び光検出部における高い感度の均一性及び安定性を維持することができる半導体装置が実現される。
以下、図面とともに本発明による半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
図１は、本発明による半導体装置の一実施形態を示す断面図である。半導体装置１は、半導体基板１０、配線基板２０、導電性バンプ３０、及び樹脂３２を備えている。半導体基板１０は、ＢＴ−ＣＣＤ（裏面入射薄板型ＣＣＤ）であり、その表面Ｓ１側の表層の一部に光検出部としてのＣＣＤ１２が形成されている。半導体基板１０は、例えばシリコンのＰ＋層とその上に形成されたＰエピ層とで構成される。ＣＣＤ１２は、二次元的に配列された複数の画素を有している。また、裏面Ｓ２のＣＣＤ１２に対向する領域がエッチングされることにより薄型化された薄型化部分１４が形成されている。エッチングされた部分の輪郭は四角錐台状をしている。薄型化部分１４は、エッチングされている側の面が矩形状の平坦な光入射面Ｓ３となっており、この光入射面Ｓ３はＣＣＤ１２と略同じ大きさに形成されている。また、半導体基板１０全体としても平面視矩形状をしている。半導体基板１０の厚さは、例えば、薄型化部分１４が約１５〜４０μｍ、薄型化部分１４の外縁部１５が約３００〜６００μｍである。なお、薄型化部分１４の外縁部１５とは、半導体基板１０のうち薄型化部分１４周囲の、薄型化部分１４よりも厚い部分をいう。
外縁部１５の表面Ｓ１上には電極１６（第１の電極）が形成されている。この電極１６は、図示を省略する配線によりＣＣＤ１２と電気的に接続されている。また、半導体基板１０の裏面Ｓ２は、光入射面Ｓ３を含めて全体がアキュムレーション層１８によって覆われている。アキュムレーション層１８は、半導体基板１０と同じ導電型を有するが、その不純物濃度は半導体基板１０よりも高い。
半導体基板１０は、フリップチップボンディングにより配線基板２０に実装されている。すなわち、配線基板２０は、半導体基板１０の表面Ｓ１側に対向配置されている。配線基板２０には半導体基板１０の電極１６と対向する位置に電極２２（第２の電極）が形成されており、この電極２２は導電性バンプ３０を介して電極１６に接続されている。配線基板２０は、例えば多層セラミック基板からなる。また、配線基板２０の上面Ｓ４（半導体基板１０と対向する面）は、半導体基板１０よりも広い面積を有しており、上面Ｓ４の縁部には半導体基板１０と対向しない領域が存在する。
配線基板２０の底面Ｓ５（上面Ｓ４と反対側の面）にはリード端子２４が設けられている。リード端子２４は、配線基板２０の内部配線（図示せず）と接続されている。
半導体基板１０と配線基板２０との間には導電性バンプ３０が介在しているため空隙が存在する。この空隙のうち外縁部１５と配線基板２０とで挟まれる部分には、導電性バンプ３０の接合強度（具体的には電極１６及び電極２２のそれぞれと導電性バンプ３０との接合強度）を補強するため、絶縁性の樹脂３２（アンダーフィル樹脂）が充填されている。樹脂３２は樹脂シートであり、例えば、エポキシ系樹脂、ウレタン系樹脂、シリコーン系樹脂、若しくはアクリル系樹脂、又はこれらを複合させたものをシート状にした樹脂シートを用いることができる。
図２を用いて、樹脂３２の構成をより詳細に説明する。図２は、配線基板２０をその上面Ｓ４側から見た平面図である。図２において、破線Ｌ１，Ｌ２は、それぞれ半導体基板１０及び薄型化部分１４の輪郭を示している。この図のＩ−Ｉ線に沿った断面図が図１に対応している。この図に示すように、樹脂３２は、半導体基板１０の薄型化部分１４と配線基板２０との間の空隙の周囲を囲んでいるが、その周囲の全てを囲むのではなくその周囲の一部を残して囲んでいる。具体的には、配線基板２０において、薄型化部分に対向する領域（破線Ｌ２で囲まれる長方形の領域）の四隅のそれぞれから半導体基板１０と対向する領域の外側まで延びる領域を残して樹脂３２が設けられている。これにより、半導体基板１０と配線基板２０との間の空隙には、薄型化部分１４と配線基板２０との間の空隙と半導体装置１の外部とを連通する連通部３４が画成されている。
さらに、配線基板２０の上面Ｓ４には、複数のチップ抵抗２８が設けられている。チップ抵抗２８は、配線基板２０の薄型化部分１４に対向する領域内の図中上部及び下部それぞれにおいて、図中左右方向に一次元的に配列されている。
図１に戻って、半導体装置１の動作を説明する。光入射面Ｓ３から半導体基板１０の薄型化部分１４に入射した光はＣＣＤ１２により検出される。その検出信号は、電極１６、導電性バンプ３０及び電極２２を順に通って、配線基板２０に伝えられる。配線基板２０において、その検出信号は、内部配線を通ってリード端子２４に伝えられ、リード端子２４から半導体装置１の外部へと出力される。
続いて、半導体装置１の効果を説明する。樹脂３２が薄型化部分１４の外縁部１５と配線基板２０との間の空隙に充填されている。これにより、薄型化部分１４の外縁部１５に設けられた電極１６と導電性バンプ３０との接合強度、及び導電性バンプ３０と配線基板２０の電極２２との接合強度が補強される。その一方で、半導体基板１０の薄型化部分１４と配線基板２０との間の空隙に樹脂３２が充填されないため、樹脂３２の硬化時等の加熱或いは冷却の際に、樹脂３２と半導体基板１０との間に両者の熱膨張係数の違いに基づく応力が発生しても、その応力が薄型化部分１４に及ぼす影響は小さいため、薄型化部分１４の撓み及び割れが防止される。したがって、半導体装置１は、使用時において、ＣＣＤ１２に対する高精度なフォーカシングが可能であるとともにＣＣＤ１２における高い感度の均一性及び安定性を呈することができる。また、薄型化部分１４の割れが防止されているので、半導体装置１の歩留まりも向上する。
さらに、前記樹脂３２として、所望の形状、すなわち薄型化部分１４と配線基板２０との間の空隙の周囲をその周囲の一部を残して囲む形状に予め成形された樹脂シートを用いている。これにより、薄型化部分１４と配線基板２０との間の空隙を残して、導電性バンプ３０が存在する空隙すなわち薄型化部分１４の外縁部と配線基板２０との間の空隙に樹脂３２が充填された構成を容易且つ確実に実現することができる。
また、薄型化部分１４と配線基板２０との間の空隙を前記樹脂３２によって完全に包囲すると、密閉された空間ができる場合がある。この場合、樹脂の硬化時等の加熱或いは冷却の際に、密閉された空間内の空気が膨張或いは収縮することにより、薄型化部分１４が撓んでしまうことがある。かかる問題に対して、この半導体装置１においては、樹脂３２が前記空隙の周囲をその周囲の一部を残して囲む構成とすることにより、前記空隙が密閉されるのを防いでいる。しかも、予め成形された樹脂シートを用いていることにより、かかる構成もまた容易且つ確実に実現することができる。
また、半導体基板１０にアキュムレーション層１８が設けられている。これにより、半導体基板１０のアキュムレーション状態が維持される。このため、ＣＣＤ１２における短波長光に対する感度の均一性（ユニフォミティ）及び安定性を一層向上させることができる。
ところで、近年、裏面入射型の半導体装置においては、大面積化、及び高速応答特性の要求が高まっている。しかしながら、図７に示す半導体装置のように、半導体基板を配線基板に一旦ダイボンドした上で、その配線基板とパッケージのリード端子とをワイヤボンディングする構成では、大面積化と高速応答化とを共に実現することが困難である。すなわち、かかる構成の半導体装置において大面積化を図ろうとすると、それに伴いワイヤが長くなることにより抵抗が増大してしまうという問題がある。しかも、大面積化に伴って、ワイヤ同士が近接して高密度化することにより、クロストークが発生するとともに、ワイヤ間に容量（キャパシタ）が生じてしまう等の問題があり、高速応答化が一層困難となってしまう。
これに対し、半導体装置１においては、半導体基板１０が導電性バンプ３０を介して配線基板２０に実装されているため、半導体基板１０と配線基板２０とをワイヤボンディングする必要がない。さらに、配線基板２０にリード端子２４が設けられているため、半導体装置１においては、配線基板２０の他にパッケージを設ける必要がなく、したがって、配線基板２０とパッケージのリード端子とをワイヤボンディングする必要もない。このように半導体装置１においては全ての配線をワイヤボンディングを用いずに行うことができるため、大面積化を図っても、上述の問題、すなわち抵抗の増大、クロストークの発生及び容量の発生という問題が生じない。このため、半導体装置１は、大面積化及び高速応答化の要求を共に満たすことが可能である。例えばＣＣＤ１２の画素数を２０５４ピクセル×１０２４ピクセル（チップサイズ（半導体基板１０の面積）は４０．０ｍｍ×２０ｍｍ強）とする場合、従来の半導体装置では１．６Ｇピクセル／ｓｅｃ以上の高速化は困難であるのに対し、半導体装置１によれば３．２Ｇピクセル／ｓｅｃの高速動作が可能である。
図３は、図１の半導体装置１を製造する方法の一例を説明するための断面図である。本例では、樹脂３２として固体転写シートを用い、この固体転写シートを半導体基板１０の表面Ｓ１上の所定領域上に貼り付けておく。この所定領域とは、薄型化部分１４の周囲をその周囲の一部を残して囲む領域である。その後、半導体基板１０を配線基板２０に熱圧着することにより、図１に示す半導体装置１が得られる。なお、熱圧着の際にバンプ３０が固体転写シートを貫くため、固体転写シートにおけるバンプ３０に対応する部分に開口等を予め形成しておく必要はない。
図４は、図１の配線基板２０の一構成例を示す平面図である。本構成例の配線基板２０は、多層セラミック基板である。この配線基板２０は５８．４２０ｍｍ四方の平面視略正方形状をしている。配線基板２０の薄型化部分１４に対向する長方形状の領域（破線Ｌ２で示している）には、複数のチップ抵抗２８が設けられている。チップ抵抗２８は、この領域内の図中上部及び下部それぞれに２列ずつ、図中左右方向（前記長方形の長辺方向）に一次元的に配列されている。また、前記領域の外側の領域には、複数の電極２２が形成されている。電極２２は、前記長方形の四辺それぞれに沿って配列されており、長辺方向には３列ずつ、短辺方向には２列ずつ配列されている。電極２２の直径は０．０８０ｍｍである。
図５は、図４の構成例に係る配線基板２０の内部配線の構成を示す断面図である。内部配線６０は、信号出力用配線６０ａ，６０ｂ、クロック供給用配線６０ｃ，６０ｄ、及びＤＣバイアス（グランド）供給用配線６０ｅからなる。各内部配線６０は、電極２２、リード端子２４及びチップ抵抗２８の相互間を電気的に接続している。図６を用いて内部配線６０の構成をより詳細に説明する。図６においては、説明の便宜のために、配線基板２０の平面図上にリード端子２４を重ねて表示している。この図に示すように、薄型化部分１４に対向する領域内には、信号出力用配線６０ａ，６０ｂのみが形成されており、一方クロック供給用配線６０ｃ，６０ｄ及びＤＣバイアス（クロック）供給用配線６０ｅは、前記領域の外側に形成されている。このように、クロック供給用配線６０ｃ，６０ｄ及びＤＣバイアス供給用配線６０ｅ等の駆動系配線と、信号出力用配線６０ａ，６０ｂとを分離して配置することにより、駆動系信号と出力系信号との間におけるクロストークの発生を防ぐことができる。
本発明による半導体装置の一実施形態を示す断面図である。 図１の樹脂３２の構成を説明するための平面図である。 図１の半導体装置１を製造する方法の一例を説明するための断面図である。 図１の配線基板２０の一構成例を示す平面図である。 図４の構成例に係る配線基板２０の内部配線の構成を示す断面図である。 図５の内部配線６０の構成を説明するための断面図である。 従来の半導体装置の構成を示す断面図である。
符号の説明
１…半導体装置、１０…半導体基板、１４…薄型化部分、１５…外縁部、１６…電極、１８…アキュムレーション層、２０…配線基板、２２…電極、２４…リード端子、２８…チップ抵抗、３０…導電性バンプ、３２…樹脂、３４…連通部。

Claims (2)

  1. 一方の面に形成された光検出部と、他方の面の前記光検出部に対向する領域がエッチングされることにより形成された薄型化部分と、該薄型化部分の外縁部の前記一方の面上に設けられ、前記光検出部と電気的に接続された第１の電極とを有する半導体基板と、
    前記半導体基板の前記一方の面側に対向配置され、導電性バンプを介して前記第１の電極に接続された第２の電極を有する配線基板と、
    前記第１の電極及び前記第２の電極のそれぞれと前記導電性バンプとの接合強度を補強するために、前記薄型化部分の外縁部と前記配線基板との間の空隙に充填された樹脂と、を備え、
    前記樹脂は、前記薄型化部分と前記配線基板との間の空隙の周囲を該周囲の一部を残して囲むように予め成形された樹脂シートであることを特徴とする半導体装置。
  2. 前記光検出部は、一次元又は二次元に配列された複数の画素を有することを特徴とする請求項１に記載の半導体装置。
JP2003333690A 2003-09-25 2003-09-25 半導体装置 Expired - Lifetime JP4494745B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003333690A JP4494745B2 (ja) 2003-09-25 2003-09-25 半導体装置
CNB2004800266616A CN100440520C (zh) 2003-09-25 2004-09-24 半导体装置及其制造方法
US10/573,467 US7696595B2 (en) 2003-09-25 2004-09-24 Semiconductor device and method for manufacturing the same
EP04788124.8A EP1672695B1 (en) 2003-09-25 2004-09-24 Semiconductor device and process for manufacturing the same
PCT/JP2004/013965 WO2005031872A1 (ja) 2003-09-25 2004-09-24 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003333690A JP4494745B2 (ja) 2003-09-25 2003-09-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2005101315A JP2005101315A (ja) 2005-04-14
JP4494745B2 true JP4494745B2 (ja) 2010-06-30

Family

ID=34385998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003333690A Expired - Lifetime JP4494745B2 (ja) 2003-09-25 2003-09-25 半導体装置

Country Status (5)

Country Link
US (1) US7696595B2 (ja)
EP (1) EP1672695B1 (ja)
JP (1) JP4494745B2 (ja)
CN (1) CN100440520C (ja)
WO (1) WO2005031872A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4494746B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4351012B2 (ja) * 2003-09-25 2009-10-28 浜松ホトニクス株式会社 半導体装置
JP4641820B2 (ja) 2005-02-17 2011-03-02 三洋電機株式会社 半導体装置の製造方法
WO2006090684A1 (ja) * 2005-02-23 2006-08-31 A. L. M. T. Corp. 半導体素子搭載部材とそれを用いた半導体装置
EP1879230A1 (en) * 2006-07-10 2008-01-16 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same
JP4451864B2 (ja) * 2006-07-11 2010-04-14 浜松ホトニクス株式会社 配線基板及び固体撮像装置
US8907473B2 (en) * 2009-02-02 2014-12-09 Estivation Properties Llc Semiconductor device having a diamond substrate heat spreader
JP5940887B2 (ja) * 2012-05-18 2016-06-29 浜松ホトニクス株式会社 固体撮像装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629506A (ja) * 1992-07-09 1994-02-04 Hamamatsu Photonics Kk 半導体エネルギー検出器
JPH06196680A (ja) * 1992-12-22 1994-07-15 Hamamatsu Photonics Kk 半導体エネルギー検出器とその製造方法
JP2000156487A (ja) * 1998-11-19 2000-06-06 Sharp Corp 二次元画像検出器およびその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318651A (en) * 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
JP3263288B2 (ja) 1995-09-13 2002-03-04 株式会社東芝 半導体装置
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH1041694A (ja) * 1996-07-25 1998-02-13 Sharp Corp 半導体素子の基板実装構造及びその実装方法
JP3687280B2 (ja) 1997-07-02 2005-08-24 松下電器産業株式会社 チップ実装方法
JP3663938B2 (ja) * 1997-10-24 2005-06-22 セイコーエプソン株式会社 フリップチップ実装方法
US6040630A (en) 1998-04-13 2000-03-21 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same
DE19854733A1 (de) 1998-11-27 2000-05-31 Heidenhain Gmbh Dr Johannes Abtasteinheit einer Positionsmeßeinrichtung
AU1983199A (en) 1999-01-21 2000-08-07 Hamamatsu Photonics K.K. Electron tube
JP2000228573A (ja) 1999-02-05 2000-08-15 Canon Inc モジュールの基板構造
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
DE60035580T2 (de) * 1999-04-13 2008-04-17 Hamamatsu Photonics K.K., Hamamatsu Halbleiter
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
JP3880278B2 (ja) * 2000-03-10 2007-02-14 オリンパス株式会社 固体撮像装置及びその製造方法
US6571466B1 (en) 2000-03-27 2003-06-03 Amkor Technology, Inc. Flip chip image sensor package fabrication method
WO2001086716A1 (en) * 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
US6201305B1 (en) 2000-06-09 2001-03-13 Amkor Technology, Inc. Making solder ball mounting pads on substrates
JP2002009265A (ja) 2000-06-21 2002-01-11 Sony Corp 固体撮像装置
KR100343432B1 (ko) 2000-07-24 2002-07-11 한신혁 반도체 패키지 및 그 패키지 방법
US7242088B2 (en) * 2000-12-29 2007-07-10 Intel Corporation IC package pressure release apparatus and method
JP3696132B2 (ja) 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
JP2003078120A (ja) 2001-08-31 2003-03-14 Seiko Precision Inc 固体撮像装置
US6580174B2 (en) 2001-09-28 2003-06-17 Intel Corporation Vented vias for via in pad technology yield improvements
JP2003124259A (ja) * 2001-10-15 2003-04-25 Seiko Epson Corp 電子部品の実装構造、電子部品モジュール、および電子部品の実装方法
JP3787765B2 (ja) 2001-11-30 2006-06-21 松下電器産業株式会社 固体撮像装置およびその製造方法
JP3773177B2 (ja) * 2001-11-30 2006-05-10 松下電器産業株式会社 固体撮像装置およびその製造方法
JP3891133B2 (ja) * 2003-03-26 2007-03-14 セイコーエプソン株式会社 電子部品の製造方法および電子部品の実装方法
JP4271625B2 (ja) 2004-06-30 2009-06-03 株式会社フジクラ 半導体パッケージ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629506A (ja) * 1992-07-09 1994-02-04 Hamamatsu Photonics Kk 半導体エネルギー検出器
JPH06196680A (ja) * 1992-12-22 1994-07-15 Hamamatsu Photonics Kk 半導体エネルギー検出器とその製造方法
JP2000156487A (ja) * 1998-11-19 2000-06-06 Sharp Corp 二次元画像検出器およびその製造方法

Also Published As

Publication number Publication date
EP1672695A4 (en) 2008-10-01
EP1672695A1 (en) 2006-06-21
US20070272997A1 (en) 2007-11-29
CN1853274A (zh) 2006-10-25
JP2005101315A (ja) 2005-04-14
US7696595B2 (en) 2010-04-13
EP1672695B1 (en) 2014-07-23
CN100440520C (zh) 2008-12-03
WO2005031872A1 (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
US7781880B2 (en) Semiconductor package
JP4494745B2 (ja) 半導体装置
JP4351012B2 (ja) 半導体装置
US11158591B2 (en) Bond pad structure for bonding improvement
JP4494746B2 (ja) 半導体装置
TWI231580B (en) Semiconductor integrate device and the manufacturing method thereof
US10825730B2 (en) Manufacturing method for solid-state imaging device and solid-state imaging device
CN111211140B (zh) 一种固态图像拾取装置及其制造方法
JP4799746B2 (ja) 放射線検出器モジュール
US20090026562A1 (en) Package structure for optoelectronic device
CN111149208A (zh) 集成辐射探测器设备
CN220569663U (zh) 芯片封装结构
JP3796202B2 (ja) 半導体集積装置の製造方法
US20090212400A1 (en) Semiconductor device and manufacturing method and mounting method thereof
WO2021205792A1 (ja) 半導体装置および半導体装置の製造方法
JP2002033467A (ja) 半導体装置
WO2022080248A1 (ja) 半導体素子、半導体装置及び半導体素子の製造方法
CN117038594A (zh) 芯片封装结构及芯片封装方法
JP4338718B2 (ja) 半導体集積装置の製造方法
JP2006216656A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100408

R150 Certificate of patent or registration of utility model

Ref document number: 4494745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

EXPY Cancellation because of completion of term