WO2006090684A1 - 半導体素子搭載部材とそれを用いた半導体装置 - Google Patents

半導体素子搭載部材とそれを用いた半導体装置 Download PDF

Info

Publication number
WO2006090684A1
WO2006090684A1 PCT/JP2006/303021 JP2006303021W WO2006090684A1 WO 2006090684 A1 WO2006090684 A1 WO 2006090684A1 JP 2006303021 W JP2006303021 W JP 2006303021W WO 2006090684 A1 WO2006090684 A1 WO 2006090684A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
frame
semiconductor element
element mounting
bonding layer
Prior art date
Application number
PCT/JP2006/303021
Other languages
English (en)
French (fr)
Inventor
Daisuke Takagi
Takehisa Yamamoto
Kenjiro Higaki
Yoshiyuki Hirose
Yasushi Tsuzuki
Original Assignee
A. L. M. T. Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A. L. M. T. Corp. filed Critical A. L. M. T. Corp.
Priority to JP2007504712A priority Critical patent/JP4829877B2/ja
Publication of WO2006090684A1 publication Critical patent/WO2006090684A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Definitions

  • the present invention relates to a semiconductor element mounting member for forming a semiconductor device such as a semiconductor imaging device by mounting a semiconductor element, and a semiconductor device using the same.
  • the imaging device is usually used in a state of being mounted on a semiconductor element mounting member.
  • the semiconductor element mounting member is made of ceramic or the like and has a substrate having an element mounting region on one side, a frame surrounding the element mounting region of the substrate, and the frame on one side of the substrate, surrounding the element mounting region.
  • a cover made of a translucent material is airtightly sealed on the frame.
  • the bonding layer is conventionally formed mainly of low melting point glass.
  • the low melting point is formed on each of the bonding surfaces with the other member.
  • the paste containing glass is printed by screen printing or the like so as to have a predetermined planar shape, and dried to form a low melting point glass layer.
  • a tunnel type continuous heating furnace is used. Heat to about 300-400 ° C. by passing it through. Then, the two low melting point glass layers sandwiching the lead frame are melted and integrated with each other to airtightly bond the substrate and the frame, as described above, and airtightly connect the lead terminals.
  • the junction layer is formed penetrating while maintaining the After that, the lead terminal is separated from the frame to manufacture a semiconductor element mounting member.
  • the surface (light receiving surface) of the imaging element mounted in the element mounting region on the substrate and the lid joined on the frame are high. Alignment to a parallel state of accuracy is required. Then, in order to meet the above-mentioned requirements, a frame formed in a flat plate shape with a constant thickness is defined to the substrate, for example, in Japanese Industrial Standard JI SB 0022: 1984 “Datum for Geometric Tolerance”. It is necessary to fix it while maintaining a highly accurate parallel state of 30 zm or less.
  • the frame is simply placed on the substrate via the low melting point glass layer, the frame is inclined relative to the substrate particularly during bonding by heating. There is a problem that it is easy to occur. That is, in the bonding step by heating, when the low melting glass is melted, vibration is applied to the substrate, or if the molten low melting glass has partial viscosity variation, the frame is formed on the substrate. It is easy to produce an inclination.
  • the image sensor mounted on the device mounting area on the substrate is accurately aligned with the optical system such as a digital camera. If it is not possible to form a projection image by the optical system on the light receiving surface of the image pickup device well, there is a problem.
  • the imaging device is mounted on the device mounting area on the substrate, and the lid is formed by bonding the lid on the frame.
  • the conductor device is aligned with the optical system with the lid as a reference, or with the optical system with a substrate as a reference.
  • the light receiving surface of the imaging device may not match the focal point of the optical system, or the imaging surface of the projected image by the optical system It may not match.
  • the lid is disposed to be inclined with respect to the light receiving surface of the imaging device. The light exiting the system is refracted by passing through the inclined lid, and the imaging surface of the image projected by the optical system deviates from the light receiving surface of the imaging device. Therefore, the projected image by the optical system can not be formed well on the light receiving surface of the imaging device by any alignment method.
  • Patent Document 1 P2004- 247513A
  • the support piece is extremely minute in external dimensions of about 0.5 mm XO. 5 mm, it can be used as a substrate and a frame.
  • the task of arranging the support pieces evenly in multiple places is not easy, and adding the work of arranging the support piece to the manufacturing process does not lead to a decrease in the productivity of the semiconductor element mounting member. There is.
  • a substrate having an element mounting area on one side, a frame surrounding the element mounting area, and the frame on one side of the substrate surround the element mounting area.
  • the junction layer is made of resin, and has a junction layer closely joined and a lead terminal penetrating the middle position in the thickness direction of the junction layer while maintaining airtightness by the junction layer. Both are characterized in that the elastic modulus at 150 ° C. of the region between the one surface of the substrate and the lead terminal in the bonding layer is 100 MPa or more.
  • the substrate and the frame are joined at a lower temperature than in the prior art through the joining layer made of a resin.
  • a resin such as an epoxy resin
  • it is generally lower than the bonding temperature (300 to 400.degree. C.) of low melting point glass, about 100 to 270.degree. C., preferably about 100 to 200.degree.
  • the substrate and the frame are joined by heating in
  • the elastic modulus representing the hardness of at least the region between the one surface of the substrate and the lead terminal in the bonding layer is set to 100 MPa or more at 150 ° C.
  • the temperature is close to the process temperature when connecting the terminal of the semiconductor element to the lead terminal by, for example, wire bonding after mounting the semiconductor element such as an imaging element in the element mounting region.
  • the elastic modulus at 150 ° C. of the above-mentioned region is preferably 400 MPa or more, considering that the above-mentioned effect is to be exhibited more satisfactorily.
  • the bonding layer is provided on one side of the substrate, and faces the one side of the substrate of the frame and the layer of resin forming the first bonding layer having an elastic modulus of 150 MPa or more at 150 ° C.
  • the elastic modulus at 150 ° C. of the second bonding layer is preferably smaller than the elastic modulus at 150 ° C. of the first bonding layer.
  • the resin that forms the second bonding layer that satisfies the above-described characteristics is superior to the resin that forms the first bonding layer in fluidity when heated, and therefore, when heated under pressure, The resin can be allowed to flow better and sufficiently spread to the corners of the region between the substrate and the frame and the lead terminal to form a bonding layer. Therefore, the substrate and the frame can be joined by the joining layer with better airtightness, and the lead terminal can penetrate the joining layer while maintaining the airtightness more favorably.
  • the distance T between one surface of the substrate and the surface of the frame facing the one surface of the substrate in the state of being bonded by the bonding layer, and the thickness T of the lead terminal in the same direction are (1):
  • the bonding layer can be penetrated in a state in which the airtightness of the lead terminal is more favorably maintained by sufficiently securing the thickness of the bonding layer above and below the lead terminal.
  • the thickness of the bonding layer on the substrate side of the lead terminal is too large, and the bonding layer is prevented from becoming too soft, so that pressure at the time of connection by wire bonding etc. is sufficiently applied to the lead terminal.
  • the thermal conductivity of the substrate is 10 W / mK or more, the thermal expansion coefficient of preferably not more than 10 X 10- 6 Z ° C les. According to the above configuration, it is possible to cope with a high power and high density semiconductor device by enhancing the heat dissipation of the substrate. In addition, by making the thermal expansion coefficient of the substrate close to the range of general thermal expansion coefficients of semiconductor devices such as imaging devices, it is possible to reduce the occurrence of thermal stress on the devices due to thermal history, so It is also possible to sufficiently cope with the increase in the size of the imaging device and the like. In addition, as a forming material of the board
  • the thermal expansion coefficient of the frame below 10 X 10- 6 / ° C, and a thermal expansion coefficient of the frame, the difference between the thermal expansion coefficient of the substrate is below 3 X 10- 6 / ° C Is preferred.
  • the thermal expansion coefficient of the frame close to the thermal expansion coefficient of the substrate, it is possible to prevent the occurrence of deformation such as warpage at the time of bonding of the two, and to prevent heat from the element due to heat history. Since the occurrence of stress can be reduced, it is possible to sufficiently cope with the increase in size of the imaging device and the like. Therefore, the configuration of the present invention can be suitably applied to a large semiconductor element mounting member in which the area of the substrate is 500 mm 2 or more.
  • the semiconductor device of the present invention is characterized in that the semiconductor element is mounted on the element mounting region of the semiconductor element mounting member of the present invention, and the lid is airtightly joined to the upper surface of the frame. It is According to the present invention, since the semiconductor element mounting member of the present invention described above is used, the semiconductor element mounted on the element mounting region of the substrate and the lid airtightly joined to the upper surface of the frame The semiconductor element can be hermetically sealed in the state of high precision alignment.
  • the light-transmitting lid body and the imaging device as the semiconductor device with high accuracy, and the light-receiving surface of the imaging device described above is a digital camera. It is possible to reliably prevent the occurrence of problems such as non-coincidence with the imaging plane of the projected image by the optical system.
  • the present invention since it is not necessary to dispose a support piece, it can be manufactured without reducing productivity, and a semiconductor element in which a substrate and a frame are joined in parallel precisely.
  • a mounting member can be provided.
  • the semiconductor element mounting member of the present invention by using the semiconductor element mounting member of the present invention, the semiconductor element is sealed in a state in which the lid and the semiconductor element such as the imaging element are precisely aligned.
  • the semiconductor device can be provided.
  • FIG. 1 is a plan view showing an example of an embodiment of a semiconductor element mounting member of the present invention.
  • FIG. 2 is a cross-sectional view taken along line ii of FIG.
  • FIG. 3 is an enlarged sectional view of a part of FIG.
  • FIG. 1 is a plan view showing an example of the embodiment of the semiconductor element mounting member of the present invention.
  • FIG. 2 is a cross-sectional view taken along line i of FIG.
  • FIG. 3 is an enlarged sectional view of a part of FIG. Referring to FIGS.
  • the semiconductor element mounting member BL of this example has a substrate 1 having an element mounting area 10a on which a semiconductor element ID such as an imaging element is mounted on one side 10, and the element mounting area A middle position of the frame 2 surrounding the frame 10a, the bonding layer 3 airtightly bonded to the single side 10 of the substrate 1 by surrounding the element mounting area 10a, and the bonding layer 3 in the thickness direction, A plurality of lead terminals 4 penetrated while maintaining the airtightness by the bonding layer 3 are provided.
  • the substrate 1 is formed in a flat plate shape having a substantially rectangular shape in plan view.
  • the frame 2 is formed in a substantially rectangular shape whose outer shape substantially matches the substrate 1, and is formed in a planar shape having a substantially rectangular through hole 20 at the central portion.
  • a region of the single side 10 of the substrate 1 exposed through the through holes 20 of the frame 2 is an element mounting area It is supposed to be 10a.
  • the substrate 1 a thermal conductivity of 10 W / mK or more and a thermal expansion coefficient preferably formed by 10 X 10- 6 / ° C or less is an insulating material.
  • Thermal conductivity is lOWZmK or more
  • the heat dissipation of the substrate 1 can be enhanced to cope with a high power and high density semiconductor device.
  • the thermal expansion coefficient is 10 ⁇ 10 ⁇ so or less
  • the thermal expansion coefficient of the substrate 1 is
  • the substrate 1 As a material for forming the substrate 1 satisfying the above conditions, for example, A1N, Al 2 O, SiC,
  • Ceramics containing one or more of Si N, Be ⁇ , BN, etc. as the main component are mentioned.
  • the thermal conductivity of the substrate 1 is 80 WZ mK or more, preferably 150 W / m K or more, to achieve the high thermal conductivity, A1N or SiC is preferable. Also, in consideration of reducing the difference in thermal expansion coefficient with the semiconductor element, A1N or SiC is preferable.
  • the substrate 1 is formed by A10 if the heat dissipation performance that is preferable to form the substrate 1 by A1N or SiC is not required.
  • the thermal conductivity is preferably 300 W / mK or less.
  • expansion coefficient is preferably a 4 X 10- 6 ⁇ 7 X 10- 6 / ° C.
  • expansion coefficient of 1 0 X 10- 6 / ° C or less, in particular at 4 X 10- 6 ⁇ 7 X 10- 6 / ° C, and the difference between the thermal expansion coefficient of the substrate 1 is 3 X 10- 6 / ° C or less, especially 1 X 10- 6 / form by ° is C or less material is good better les.
  • the frame 2 is formed by O. Also, when the semiconductor element is an imaging element, the frame 2
  • both the substrate 1 and the frame 2 are formed of ceramic, as in the prior art, the above-mentioned A10 and the like are main components, and further, if necessary, SiMg, Mg ⁇ , CaO, CrO, MnO , Ti
  • Precursor of ceramic containing a component such as 2 3 2 2 3 2 0 in a well-known range as a so-called sintering aid The molded product may be formed into a predetermined three-dimensional shape, sintered, and further polished if necessary.
  • the configuration of the present invention is more effective as the area of the substrate 1 is larger, and in particular, a large image pickup device of APS-C size (22.7 ⁇ 15. 1 mm, area 342.8 mm 2 ) or more is mounted.
  • the area of the substrate 1 is 500 mm 2 or more, and 1000 mm 2 or more.
  • the upper limit of the area of the substrate 1 is not particularly limited, warpage or the like due to the difference in thermal expansion coefficient between the substrate 1 and the frame 2 made of ceramic etc. and the bonding layer 3 made of resin In consideration of preventing the occurrence of deformation, it is preferable to have a size of 5000 mm 2 or less.
  • the bonding layer 3 is formed of a resin.
  • the resin various conventionally known resins can be used, but as described above, the substrate 1 and the frame 2 are heated by heating at 100 to 270 ° C., preferably 100 to 200 ° C. It is preferable to use a heat-sensitive adhesive resin capable of airtightly bonding.
  • thermosetting resin that forms a cured product of high molecular weight to form a bonding layer 3 or softened or melted by heating in the above temperature range under pressure, and then solidified by cooling to form a bonding layer
  • thermoplastic resin which forms 3 is mentioned.
  • bonding layer 3 can be used for mounting semiconductor element ID on element mounting area 10 a by soldering or the like, or for bonding between semiconductor element ID and lead terminal 4. Sufficient for heat history, etc. when connecting the lead terminal 4 with an external circuit (not shown) by soldering etc. or when generating heat during driving of the semiconductor element ID. It is preferable to have heat resistance.
  • a resin for forming the bonding layer a thermosetting resin such as an epoxy resin, a thermosetting polyimide resin, or a polyamideimide resin is preferable. .
  • the bonding layer 3 is a layer of resin provided on the single side 10 of the substrate 1 and a layer of resin provided on the side 21 facing the single side 10 of the substrate 1 of the frame 2.
  • the layers are joined together by heating under pressure with the lead terminal 4 in between, and the resin is a thermosetting resin.
  • the first bonding layer 31 on the side of the substrate 1 and the second bonding on the side of the frame 2 formed by thermally curing the resin by heating under no pressure as necessary Layer 32 is formed in a two-layer structure.
  • the figure shows the first bonding layer 31 and the second bonding layer 32 in separate hatchings for the sake of clarity, in fact, under pressure when bonding, under pressure.
  • the resin that forms both bonding layers 31 and 32 that has been softened or melted by heating or the like may become indistinguishable at the interface between the two layers, making it difficult to distinguish between the two layers.
  • the bonding layer 3 can be formed in the above-mentioned region in a state of being filled without any gap. Therefore, the substrate 1 and the frame 2 can be joined airtightly by the joining layer 3, and the lead layer 4 can penetrate the joining layer 3 in a state where the airtightness is well maintained.
  • the first bonding layer 31 forming a region between the single side 10 of the substrate 1 and the lead terminal 4 mounts a semiconductor device ID such as an imaging device in the device mounting region 10 a Then, for example, the terminal temperature (not shown) of the semiconductor element ID is connected to the lead terminal 4 by wire bonding or the like, and the elasticity close to the process temperature at 150 The rate must be at least 100 MPa.
  • the first bonding layer 31 supporting the lead terminal 4 is too soft, so that the pressure at the time of connection can not be sufficiently applied to the lead terminal 4 and connection failure occurs. It is possible to prevent the airtightness from being broken due to deformation of the bonding layer 3 due to the pressure generated at the time of connection.
  • the elastic modulus at 150 ° C. of the first bonding layer 31 is considered to more reliably prevent the occurrence of the problem due to the first bonding layer 31 becoming too soft. Then, it is preferable that the pressure is 400 MPa or more, in particular lOOMPa or more, particularly 3000 MPa or more. However, if the elastic modulus of the first bonding layer 31 is too high, the flowability of the resin forming the first bonding layer 31 at the time of heating under pressure becomes too low, and The board 1 and the frame 2 are airtightly joined together, and the lead terminal 4 is airtightly sealed. There is a possibility that the bonding layer 3 can not be penetrated in the maintained state. Therefore, it is preferable that the elastic modulus at 150 ° C. of the first bonding layer 31 be, in particular, 100OOMPa or less even in the above-mentioned range.
  • the second bonding layer 32 preferably has a smaller elastic modulus at 25 to 200 ° C. than that of the first bonding layer 31, and in particular 150 More preferably, the elastic modulus at ° C. is less than 100 MPa.
  • the flowability of the resin forming the second bonding layer 32 when heated under pressure is enhanced, and the substrate 1 and the frame 2 are further airtightly bonded to each other. In a state where the air tightness is maintained better, the force S penetration of the bonding layer 3 is obtained.
  • the elastic modulus at 150 ° C. of the second bonding layer 32 is 50 MPa or less, particularly 10 MPa or less. Is preferred. However, if the modulus of elasticity of the second bonding layer 32 is too low, the fluidity of the resin forming the second bonding layer 32 when heated under pressure becomes too high. There is a possibility that the substrate 1 and the frame 2 can not be joined with good airtightness. At the same time, there is also a possibility that the bonding layer 3 can not be penetrated in a state where the lead terminal 4 is kept airtight well. Therefore, the elastic modulus at 150 ° C. of the second bonding layer 32 is preferably at least 0.1 MPa.
  • the kind, molecular structure, and molecular weight of the resin forming the respective bonding layers 31 and 32 In order to adjust the elastic modulus of the first and second bonding layers 31 and 32 within the above range, respectively, the kind, molecular structure, and molecular weight of the resin forming the respective bonding layers 31 and 32.
  • the curing degree (crosslinking degree) or the like may be adjusted, a filler such as inorganic fine particles may be blended in the resin, or the blending amount of the filler may be adjusted.
  • a test piece having a length of 80 mm, a height of 4 mm, and a width of 10 mm is prepared according to the present invention and is described in Japanese Industrial Standard JIS K6911: 1995 “Thermosetting plastic general test method”. From the load-deflection curve measured and drawn according to the test method of equation (2):
  • the glass transition temperature of the thermosetting resin after curing is 130 ° C. or more. Is preferred.
  • the semiconductor element ID is mounted on the element mounting area 10a by soldering or the like, or the mounted semiconductor element ID and lead terminal 4 And heat resistance at the time of connection of the lead terminal 4 with an external circuit (not shown) by soldering, etc., and heat generation at the time of driving the semiconductor element ID. Cracks in the bonding layer 3 or in the bonding layer 3, the substrate 1, the frame 2, etc., or in thermal acceleration tests which are a measure of long-term reliability, such as temperature cycling tests. Debonding tends to occur at the interface with the lead terminal 4.
  • the thermal expansion coefficient of the cured product of the thermosetting resin changes significantly before and after the glass transition temperature. Therefore, there is a possibility that the bonding layer 3 can not be penetrated in a state where the substrate 1 and the frame 2 are airtightly bonded by the bonding layer 3 and the lead terminal 4 is kept airtight properly. .
  • the glass transition temperature of the thermosetting resin after curing is 130 ° C. or higher, generation of cracks and peeling due to the various heat histories is reliably prevented, and the substrate 1 is obtained.
  • the bonding layer 3 makes it possible to bond the frame 2 and the frame 2 with good airtightness, and allows the lead layer 4 to penetrate the bonding layer 3 in a state where air tightness is maintained well.
  • the glass transition temperature of the thermosetting resin after curing is preferably 150 ° C. or more, particularly in the above range.
  • the layers of resin forming the first and second bonding layers 31 and 32 are, for example, on one surface 10 of the substrate 1 and the surface 21 of the frame 2 facing the one surface 10 of the substrate 1 respectively. It may be formed by applying a coating solution for forming a layer of the resin and then drying it, etc. However, a sheet of the resin formed in advance is laminated on the respective surfaces 10 and 21 and heat is applied. In the case of a sheet of a curable resin, it is heated to a temperature lower than the curing temperature of the thermosetting resin, and temporarily crimped. It is preferable to form.
  • the layer of resin thus formed has a uniform thickness on the sheet forming the layer of resin.
  • the substrate 1 and the frame 2 can be fixed in parallel with higher accuracy.
  • the degree of parallelism defined in the fore dJIS B 0022: 1984 “Datum for geometric tolerance” between one side 10 of the substrate 1 and the upper surface 22 of the frame 2 is preferably 30 ⁇ m or less, preferably Can be aligned in high accuracy parallel states, less than 20 zm, more preferably less than 10 zm.
  • the semiconductor element mounting member BL of the present invention by bonding the substrate 1 and the frame 2 using the sheet, first, as described above, one side of the substrate 1 10, After laminating a sheet of a thermosetting resin on the surface 21 of the frame 2 facing the single side 10 of the substrate 1 respectively, temporary compression bonding is performed by heating to a temperature lower than the curing temperature of the thermosetting resin. Form a layer of resin.
  • a heat press bonding apparatus is used. Using a resin that forms two resin layers by heating under pressure while maintaining the parallel state of the substrate 1, the frame 2 and the lead frame, the substrate 1, the frame 2 and the lead terminal The two layers are integrated while being well wrapped in the area between 4 and filling the area without gaps, and if necessary, the resin is heated by heating under no pressure, etc. After curing, a bonding layer 3 having a two-layer structure of a first bonding layer 31 on the substrate 1 side and a second bonding layer 32 on the frame 2 side is formed. Then, with the substrate 1 and the frame 2 maintained in a good parallel state, a semiconductor element mounting member BL bonded and integrated by the bonding layer 3 is manufactured.
  • the distance ⁇ and the thickness ⁇ ⁇ ⁇ of the lead terminal 4 satisfy the above equation (1).
  • the thickness of the bonding layer 3 in the top and bottom of the lead terminal 4 is The bonding layer 3 can be penetrated with the lead terminal 4 in a state where air tightness is maintained better by securing a sufficient amount of force S.
  • the thickness of the bonding layer 3 on the side closer to the substrate 1 than the lead terminals 4, that is, the thickness of the first bonding layer 31 becomes too large to suppress the first bonding layer 31 from becoming too soft The pressure at the time of connection by wire bonding or the like can not be sufficiently applied to the lead terminal 4, and a connection failure may occur, or the bonding layer 3 may be deformed by the pressure at the time of connection, and the frame 2 may be inclined. Can be prevented reliably.
  • the distance T and the thickness T can particularly be expressed by the equation (3), considering that these effects can be expressed more favorably.
  • a semiconductor element ID is mounted on the element mounting area 10 a of the semiconductor element mounting member BL as shown by a broken line in the figure, and then the semiconductor element ID is formed by wire bonding or the like. Is connected to the end of the lead terminal 4 exposed in the element mounting area 10a, and then the upper surface 22 of the frame 2 is provided with a similar adhesive layer made of a resin or the like.
  • a lid (not shown) is constructed by airtightly bonding.
  • the mounted semiconductor device ID include an imaging device such as a CCD imaging device or a CMOS imaging device.
  • the semiconductor element ID is an imaging element
  • the lid for example, one formed of a translucent material such as optical glass is used.
  • the semiconductor element ID mounted in the element mounting area 10 a of the semiconductor element mounting member BL and the lid airtightly joined to the upper surface 22 of the frame 2 can be made with high accuracy.
  • the semiconductor element ID can be sealed in the aligned state. Therefore, it is possible to align the light-transmitting lid body with the image pickup device as the semiconductor device ID with high accuracy, and the light receiving surface of the image pickup device is a combination of projected images by an optical system such as a digital camera. It is possible to reliably prevent the occurrence of problems such as nonconformity with the image plane.
  • a ceramic component predetermined amounts of Al 2 O, SiO, Mg ⁇ , CaO, Cr 2 O, MnO, and After the slurry was prepared by mixing Ti ⁇ with an organic binder, a solvent, a plasticizer, and a dispersant, the slurry was granulated by a spray drying method. Next, the granules are press-formed using a press die having a predetermined shape, fired at 1500 ° C., and the surface is lapped and polished to form a substantially rectangular flat substrate as shown in FIGS. 1 to 3. 1 and a frame 2 having a substantially rectangular shape whose outer shape matches the substrate 1 and having a substantially rectangular through hole 20 at the center thereof.
  • Substrate 1 has a length of 40 mm on the side on which lead terminal 4 is disposed, a length of 30 mm on the short side intersecting the long side, an area of 1200 mm 2 , and a thickness of 1.4 mm.
  • the flatness of the front and back sides of substrate 1 is 10 ⁇ m or less, and the flatness on the diagonal of the rectangle is 10 ⁇ m, as defined in d ⁇ IS B 0022: 1984 “Datum for Geometric Tolerance”. It was less than mZ 40 mm.
  • Frame 2 has a long side length S40 mm, a short side length 30 mm, a long side frame width force 3 ⁇ 4 mm, a short side frame width 5.5 mm, and a thickness 0.9 mm Met.
  • the parallelism of the front and back sides of the frame 2 was 10 / im or less, and the assumed flatness on the diagonal of the short side was 10 / im / 40 mm or less.
  • a sheet made of an uncured epoxy resin which has a modulus of elasticity of 200 MPa at 150 ° C. after thermosetting, was used.
  • the sheet of the epoxy resin was temporarily heated to 60 ° C. and temporarily bonded to one side 10 of the substrate 1 and the side 21 of the frame 2 for 30 seconds.
  • a thin plate made of Fe—Ni—Co alloy was punched out using a stamping die to produce a lead frame in which a large number of lead terminals 4 were integrally formed with the frame.
  • the thickness T of the lead terminal was 0.25 mm.
  • a heat press is performed in a state in which the lead terminal 4 of the lead frame is sandwiched by the layer of epoxy resin temporarily pressure-bonded to one surface 10 of the substrate 1 and the surface 21 of the frame 2.
  • the temperature is raised to 150 ° C, heating is performed for 30 seconds, and pressure is released again without pressure 180.
  • the epoxy resin is cured and integrated to form a bonding layer 3 having a two-layer structure of a first bonding layer 31 and a second bonding layer, Furthermore, lead terminal 4 from the frame After being separated, a semiconductor element mounting member BL shown in FIGS. 1 to 3 was manufactured.
  • the wire pnole strength was measured to be 12 g.
  • the wire plano strength is 6 g or more, and in particular, 8 g or more depending on the application. Therefore, in Example 1, it is confirmed that the Au wire is well connected and strained.
  • a layer of resin as a base of the first bonding layer 31 formed on one surface 10 of the substrate 1 and a second bonding layer formed on the surface 21 of the frame 2 facing the one surface 10 of the substrate 1 All use a sheet of uncured epoxy resin as the layer of the resin that becomes the basis of the heat curing, and the elastic modulus force at 150 ° C. after thermosetting becomes the value shown in Table 1 respectively.
  • a semiconductor element mounting member BL having the same shape and the same size was manufactured.
  • Example 2 After wire bonding of an Au wire with a diameter of 30 ⁇ to the tip of the lead terminal 4 exposed in the element mounting area 10a, the wire pull strength was measured in the same manner as in Example 1; Examples 2 and 3 were 9 g (Example 2) and 8 g (Example 3), respectively, and it was confirmed that they were well connected. Also, it was confirmed that Example 4 had 7 g, and although the wire pull strength was lower than Example:! To 3, it was well connected. However, Comparative Examples 1 and 2 are 5 g (Comparative Example 1) and 4 g (Comparative Example 2), respectively, and in wire bonding, the first bonding layer 31 supporting the lead terminal 4 is too soft. It was found that the wire pull strength was significantly reduced as the pressure at the time of connection could not be sufficiently applied to the lead terminal 4.
  • a paste containing low melting point glass is screen-printed into a predetermined planar shape by replacing the resin layer on one surface 10 of the substrate 1 and the surface 21 of the frame 2 facing the one surface 10 of the substrate 1 Printed and fired to form a low melting point glass layer on each side, and the formed low melting point glass layer sandwiching the lead terminal 4 part of the lead frame with the tunnel type By heating at 380 ° C. through a continuous heating furnace, the low melting point glass layer is melted and integrated to form a bonding layer in the same manner as in Example 1 except that it has the same shape and size.
  • a semiconductor element mounting member BL was manufactured.
  • the wire pull strength is measured in the same manner as in Example 1. As a result, it was confirmed to be 10 g and to be well connected.
  • the elastic modulus force at 150 ° C. after thermosetting is formed as a layer of a resin forming the second bonding layer 32 formed on the surface 21 of the frame 2 facing the single side 10 of the substrate 1.
  • a sheet made of an uncured epoxy resin having the values shown in Table 1 was used. Then, a semiconductor element mounting member BL having the same shape and the same size was manufactured.
  • the wire pull strength was measured in the same manner as in Example 1. It was 11 to 14 g, and it was confirmed that all were well connected.
  • the second bonding layer 32 can be compared to Examples 2 to 4 and Comparative Examples 1 and 2 described above. It was also confirmed that good wire connection can be ensured while maintaining high wire penetration strength while maintaining the same or higher air tightness.
  • Table 2 The above results are summarized in Table 2 together with the results of Example 1.
  • the thickness of the sheet of uncured epoxy resin which is the basis of the first and second bonding layers 31 and 32 is adjusted, and one side 10 of the substrate 1 in a state of being bonded by the bonding layer 3;
  • Example 2 In the same manner as in Example 1 except that it is the same shape, same size except for the thickness
  • the semiconductor element mounting member BL of the law was manufactured.
  • the wire pull strength was measured in the same manner as in Example 1 Among them, it was confirmed that, as the thickness of the lead terminal 4 is increased, the wire pull strength is improved and the connection can be surely made.
  • the thickness T in the direction is preferably in the range satisfying the equation (1).
  • the length and area of the substrate 1 and the frame 2 are the same as in Example 1 except that the long side is 30 mm, the short side is 20 mm, and the area of the substrate 1 is 600 mm 2.
  • a semiconductor element mounting member BL of the same shape and size was manufactured.
  • the length and area of the substrate 1 and the frame 2 are the same as in Example 1 except that the long side length is 20 mm, the short side length is 10 mm, and the area of the substrate 1 is 200 mm 2.
  • a semiconductor element mounting member BL of the same shape and size was manufactured.
  • the length and area of the substrate 1 and the frame 2 are the same as in Comparative Example 3 except that the long side is 30 mm, the short side is 20 mm, and the area of the substrate 1 is 600 mm 2.
  • a semiconductor element mounting member BL of the same shape and size was manufactured.
  • the length and area of the substrate 1 and the frame 2 are the same as in Comparative Example 3 except that the long side is 20 mm, the short side is 10 mm, and the area of the substrate 1 is 200 mm 2.
  • a semiconductor element mounting member BL of the same shape and size was manufactured.
  • the degree of parallelism between the one side 10 of the substrate 1 and the upper surface 22 of the frame 2 of the manufactured semiconductor element mounting member BL was measured in the same manner as described above.
  • the frame 2 melts the low melting point glass regardless of the size of the substrate 1 because the parallelism is as large as 32 to 63 / m. It was found that the substrate 1 was fixed while being inclined.
  • the degree of parallelism is 5 to 8 ⁇ ⁇ ⁇ ⁇ , and in any case, the substrate 1 and the frame 2 are aligned in a highly accurate parallel state. It was confirmed that it was.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　基板と枠体とが、生産性よく、しかも、精度良く、平行に接合された半導体素子搭載部材と、前記半導体素子搭載部材を用いることで、蓋体と、撮像素子等の半導体素子とが高精度に位置合わせされた状態で、半導体素子が封止された半導体装置とを提供することを目的とする。半導体素子搭載部材ＢＬは、基板１と枠体２とを、接着性を有する樹脂からなる接合層３によって接合すると共に、この接合層３のうち、基板１の片面１０とリード端子４との間の領域の、１５０°Cでの弾性率を４００ＭＰａ以上とした。半導体装置は、上記半導体素子搭載部材ＢＬの素子搭載部１０ａに半導体素子を搭載し、枠体２上に蓋体を接合した。

Description

明 細 書
半導体素子搭載部材とそれを用レ、た半導体装置
技術分野
[0001] 本発明は、半導体素子を搭載することで、半導体撮像装置等の半導体装置を形成 するための半導体素子搭載部材と、それを用いた半導体装置に関するものである。 背景技術
[0002] 近年、デジタルカメラやカメラ付携帯電話の普及に伴って、 CCD撮像素子、 CMO S撮像素子等の撮像素子の需要が急速に増加しつつある。また、画像の高画質化の 要求に応じるために、撮像素子の画素数が飛躍的に増加する傾向にある上、特に、 デジタル一眼レフカメラの普及に伴って、撮像素子の大型化も進展しつつある。
[0003] 撮像素子は、通常、半導体素子搭載部材に搭載された状態で使用される。半導体 素子搭載部材としては、セラミック等からなり、片面に素子搭載領域を有する基板と、 前記基板の素子搭載領域を囲む枠体と、前記枠体を、基板の片面に、素子搭載領 域を囲んで気密に接合する接合層と、前記接合層の、厚み方向の中間位置を、接合 層による気密を維持しつつ貫通するリード端子とを有するものが、一般的に用いられ る。
[0004] 撮像素子を、前記半導体素子搭載部材の素子搭載領域に搭載し、撮像素子の端 子をリード端子と接続した後、枠体の上に、透光性の材料力 なる蓋体を気密に接合 すると、撮像素子を、蓋体を通しての受光が可能な状態で、外部環境から遮断して 封止すること力 Sできる。
[0005] 前記半導体素子搭載部材において、接合層は、従来、主として、低融点ガラスによ つて形成されていた。低融点ガラスからなる接合層を介して、基板と枠体とを接合し て、半導体素子搭載部材を製造するためには、両者の、相手部材との接合面に、そ れぞれ、低融点ガラスを含むペーストを、スクリーン印刷等によって、所定の平面形 状となるように印刷し、乾燥させて、低融点ガラスの層を形成する。
[0006] 次に、多数のリード端子をフレームと一体形成したリードフレームを、基板側および 枠体側の低融点ガラスの層で挟んだ状態で、例えば、トンネル型の連続式加熱炉を 通す等して、およそ 300〜400°C程度に加熱する。そうすると、リードフレームを挟む 2層の低融点ガラスの層が溶融して、互いに一体化することで、先に説明したように、 基板と枠体とを気密に接合すると共に、リード端子を、気密を維持しつつ貫通させた 接合層が形成される。この後、リード端子をフレームから切り離せば、半導体素子搭 載部材が製造される。
[0007] 通常、撮像素子用の半導体素子搭載部材においては、基板上の素子搭載領域に 搭載される撮像素子の表面 (受光面）と、枠体の上に接合される蓋体とを、高精度の 平行状態に位置合わせすることが求められる。そして、前記要求に対応するために、 厚みが一定の平板状に形成された枠体を、基板に対して、例えば、 日本工業規格 JI S B 0022 : 1984「幾何公差のためのデータム」に規定された平行度が 30 z m以 下という、高精度の平行状態を維持しながら固定することが必要とされる。
[0008] ところ力 前記製造工程において、枠体は、基板上に、低融点ガラスの層を介して 単に載置されているだけであるため、特に、加熱による接合時に、基板に対して傾き を生じやすいという問題がある。すなわち、加熱による接合工程において、低融点ガ ラスが溶融した状態で、基板に振動が加えられたり、溶融した低融点ガラスに、部分 的な粘度のばらつきが生じたりすると、枠体が、基板に対して傾きを生じやすい。
[0009] そして、枠体が、基板に対して傾いた状態で固定されてしまうと、基板上の素子搭 載領域に搭載される撮像素子を、デジタルカメラ等の光学系と、正確に位置合わせ できないため、前記光学系による投影像を、撮像素子の受光面に、良好に結像させ ることができないとレ、う問題がある。
[0010] すなわち、撮像素子を、光学系と位置合わせするために、従来は、前記撮像素子 を、基板上の素子搭載領域に搭載すると共に、枠体上に蓋体を接合して形成した半 導体装置を、前記蓋体を基準として、光学系と位置合わせするか、または、基板を基 準として、光学系と位置合わせするのが一般的である。
[0011] しかし、先に説明したように、枠体が、基板に対して傾いた状態で固定されていると
、前者の方法では、撮像素子を、光学系に対して正確に位置合わせできないため、 前記撮像素子の受光面が、光学系の焦点と一致しなくなったり、光学系による投影 像の結像面と一致しなくなったりする。 [0012] また、後者の方法では、撮像素子自体は、光学系に対して正確に位置合わせされ るものの、蓋体が、撮像素子の受光面に対して傾斜して配設されるため、光学系を出 た光が、傾斜した蓋体を通過することで屈折されて、光学系による投影像の結像面 が、撮像素子の受光面からずれてしまう。そのため、いずれの位置合わせ方法によつ ても、光学系による投影像を、撮像素子の受光面に、良好に結像させることができな いのである。
[0013] そこで、基板と枠体との間の複数箇所に、ガラスやセラミック等の絶縁体からなる支 持片を配設して、両者間の平行を維持した状態で、先に説明した工程を実施するこ とによって、基板と枠体とを接合させて、半導体素子搭載部材を製造することが提案 されている（特許文献 1参照）。
特許文献 1 :】P2004— 247513A
発明の開示
発明が解決しょうとする課題
[0014] しかし、支持片は、特許文献 1に記載されているように、外形寸法が、 0. 5mm X O . 5mm程度という、ごく微小なものであるため、それを、基板と枠体との間の複数箇所 に、均等に配設する作業は容易ではなぐ製造工程に、前記支持片を配設する作業 が追加されること自体と相まって、半導体素子搭載部材の生産性が低下するという問 題がある。
[0015] 本発明の目的は、支持片を配設する必要がないため、生産性を低下させることなく 製造することができる上、基板と枠体とが、精度良く平行に接合された半導体素子搭 載部材を提供することにある。また、本発明の目的は、前記半導体素子搭載部材を 用いることで、蓋体と、撮像素子等の半導体素子とが高精度に位置合わせされた状 態で、半導体素子が封止された半導体装置を提供することにある。
課題を解決するための手段
[0016] 本発明の半導体素子搭載部材は、片面に素子搭載領域を有する基板と、前記素 子搭載領域を囲む枠体と、前記枠体を、基板の片面に、素子搭載領域を囲んで気 密に接合した接合層と、前記接合層の、厚み方向の中間位置を、接合層による気密 を維持しつつ貫通したリード端子とを有し、接合層が、樹脂によって形成されていると 共に、前記接合層のうち、基板の片面とリード端子との間の領域の、 150°Cでの弾性 率が lOOMPa以上であることを特徴とするものである。
[0017] 本発明の半導体素子搭載部材においては、基板と枠体とが、樹脂からなる接合層 を介して、従来に比べて、より低温で接合される。例えば、エポキシ樹脂等の樹脂に よれば、一般に、低融点ガラスによる接合温度（300〜400°C)よりさらに低レ、、およ そ 100〜270°C程度、好ましくは 100〜200°C程度での加熱によって、基板と枠体と が接合される。
[0018] そのため、接合に際して、トンネル型の連続式加熱炉等を使用する必要がなぐ例 えば、基板と枠体とを、両者間に、接合層を形成する樹脂の層を挟んだ状態で、良 好な平行度を出しやすい熱プレス式の接合装置を用いて、加圧下で加熱すること等 によって、両者の良好な平行状態を維持しながら、接合すること力できる。したがって 、本発明によれば、支持片を配設する必要がないこと、熱プレス式の接合装置等によ る接合時間が、従来の、トンネル型の連続式加熱炉等を用いた加熱に比べて短時間 で済むこと等に基づいて、基板と枠体とを、生産性よぐしかも、精度良ぐ平行に接 合すること力 Sできる。
[0019] また、本発明では、接合層のうち、少なくとも、基板の片面とリード端子との間の領 域の、硬さを表す弾性率が、 150°Cにおいて、 lOOMPa以上とされる。前記温度は、 素子搭載領域に撮像素子等の半導体素子を搭載した後、例えば、ワイヤボンディン グ等によって、半導体素子の端子をリード端子と接続する際のプロセス温度に近い。
[0020] そのため、ワイヤボンディング等による接続の際に、リード端子を下支えする前記領 域が柔らかくなりすぎて、接続時の圧力を、リード端子に十分に加えることができずに 、接続不良が生じたり、接続時の圧力によって接合層が変形して、気密が破られたり するのを防止することもできる。なお、前記効果を、より一層、良好に発現させることを 考慮すると、前記領域の、 150°Cでの弾性率は、 400MPa以上であるのが好ましい
[0021] 接合層は、基板の片面に設けられた、 150°Cでの弾性率が lOOMPa以上である第 1の接合層を形成する樹脂の層と、枠体の、基板の片面に対向する面に設けられた 、第 2の接合層を形成する樹脂の層とを、リード端子を挟んで、一体に接合することで 形成されているのが好ましい。前記構成によれば、加圧下で加熱した際に、前記 2層 の樹脂の層を形成する樹脂を、基板と枠体とリード端子との間の領域に、隙間なく充 てんした状態で、接合層を形成することができる。そのため、基板と枠体とを、前記接 合層によって、気密性良く接合すると共に、リード端子を、良好に気密を維持した状 態で、接合層を貫通させることができる。
[0022] 第 2の接合層の、 150°Cでの弾性率は、第 1の接合層の、 150°Cでの弾性率よりも 小さいのが好ましい。前記特性を満足する第 2の接合層を形成する樹脂は、第 1の接 合層を形成する樹脂よりも、加熱した際の流動性に優れているため、加圧下で加熱し た際に、前記樹脂を、より一層、良好に流動させて、基板と枠体とリード端子との間の 領域の隅々まで、十分に行き渡らせて、接合層を形成することができる。そのため、 基板と枠体とを、接合層によって、さらに気密性良く接合すると共に、リード端子を、さ らに良好に気密を維持した状態で、接合層を貫通させることができる。
[0023] 接合層によって接合された状態での、基板の片面と、枠体の、基板の片面に対向 する面との間の距離 Tと、リード端子の、同方向の厚み Tとは、式 (1) :
1 2
0. 3 X T≤T≤0. 95 Χ Τ (1)
1 2 1
を満足しているのが好ましい。
[0024] 前記構成によれば、リード端子の上下において、接合層の厚みを十分に確保して、 リード端子を、さらに良好に気密を維持した状態で、接合層を貫通させることができる 。また、リード端子より基板側の接合層の厚みが大きくなりすぎて、前記接合層が柔ら 力べなりすぎるのを抑制して、ワイヤボンディング等による接続時の圧力を、リード端 子に十分に加えることができずに接続不良が生じたり、接続時の圧力によって接合 層が変形して気密が破られたりするのを防止することもできる。
[0025] 基板の熱伝導率は 10W/mK以上、熱膨張係数は 10 X 10— 6Z°C以下であるのが 好ましレ、。前記構成によれば、基板の放熱性を高めることで、高出力、高密度の半導 体素子に対応することが可能となる。また、基板の熱膨張係数を、撮像素子等の半 導体素子の、一般的な熱膨張係数の範囲に近づけることによって、熱履歴による素 子への熱応力の発生を低減できるため、先に説明した撮像素子等の大型化に、十 分に対応することも可能となる。なお、前記特性を満足する基板の形成材料としては 、 A1N、 Al Oおよび SiCからなる群より選ばれる少なくとも 1種を含むセラミックが好ま しい。
[0026] 枠体の熱膨張係数は 10 X 10— 6/°C以下で、かつ枠体の熱膨張係数と、基板の熱 膨張係数との差は 3 X 10— 6/°C以下であるのが好ましい。前記構成によれば、枠体 の熱膨張係数を、基板の熱膨張係数と近づけることによって、両者の接合時に、反り 等の変形が発生するのを防止すると共に、熱履歴による、素子への熱応力の発生を 低減できるため、撮像素子等の大型化に、十分に対応することが可能となる。そのた め、本発明の構成は、基板の面積が 500mm2以上の、大型の半導体素子搭載部材 に、好適に適用することができる。
[0027] 本発明の半導体装置は、本発明の半導体素子搭載部材の素子搭載領域に半導 体素子が搭載されると共に、枠体の上面に、蓋体が、気密に接合されたことを特徴と するものである。本発明によれば、先に説明した本発明の半導体素子搭載部材を用 レ、ているため、基板の素子搭載領域に搭載した半導体素子と、枠体の上面に気密に 接合した蓋体とを高精度に位置合わせした状態で、半導体素子を、気密に封止する ことが可能となる。
[0028] そのため、例えば、透光性を有する蓋体と、半導体素子としての撮像素子とを、高 精度に位置合わせすることが可能となり、先に説明した、撮像素子の受光面が、デジ タルカメラ等の光学系による投影像の結像面と一致しなくなる等の問題が発生するの を、確実に防止することができる。
発明の効果
[0029] 本発明によれば、支持片を配設する必要がないため、生産性を低下させることなく 製造することができる上、基板と枠体とが、精度良く平行に接合された半導体素子搭 載部材を提供することができる。また、本発明によれば、前記本発明の半導体素子 搭載部材を用いることで、蓋体と、撮像素子等の半導体素子とが高精度に位置合わ せされた状態で、半導体素子が封止された半導体装置を提供することができる。 図面の簡単な説明
[0030] [図 1]図 1は、本発明の半導体素子搭載部材の、実施の形態の一例を示す平面図で ある。 [図 2]図 2は、図 1の i i線断面図である。
[図 3]図 3は、図 2の一部を拡大した断面図である。
符号の説明
[0031] 1 基板
10 片面
10a 素子搭載領域
2 枠体
21 面
3 接合層
31 第 1の接合層
32 第 2の接合層
4 リード端子
BL 半導体素子搭載部材
発明の実施形態
[0032] 図 1は、本発明の半導体素子搭載部材の、実施の形態の一例を示す平面図である 。図 2は、図 1の i一 i線断面図である。図 3は、図 2の一部を拡大した断面図である。 図 1〜図 3を参照して、この例の半導体素子搭載部材 BLは、片面 10に、撮像素子 等の半導体素子 IDが搭載される素子搭載領域 10aを有する基板 1と、前記素子搭 載領域 10aを囲む枠体 2と、前記枠体 2を、基板 1の片面 10に、素子搭載領域 10aを 囲んで気密に接合する接合層 3と、前記接合層 3の、厚み方向の中間位置を、接合 層 3による気密を維持しつつ貫通する複数のリード端子 4とを備えている。
[0033] 基板 1は、平面形状が略矩形の平板状に形成されている。また、枠体 2は、外形が 基板 1とほぼ一致する略矩形状に形成されていると共に、中央部に、略矩形状の通 孔 20を備えた平面形状に形成されている。前記枠体 2を、基板 1の片面 10に、接合 層 3を介して接合した状態で、前記基板 1の片面 10のうち、枠体 2の通孔 20を通して 露出された領域が、素子搭載領域 10aとされている。
[0034] 基板 1は、熱伝導率が 10W/mK以上で、かつ熱膨張係数が 10 X 10— 6/°C以下で ある絶縁性の材料によって形成するのが好ましい。熱伝導率が lOWZmK以上であ れば、基板 1の放熱性を高めて、高出力、高密度の半導体素子に対応することが可 能となる。また、熱膨張係数が 10 X 10—ソで以下であれば、基板 1の熱膨張係数を
、撮像素子等の半導体素子の、一般的な熱膨張係数の範囲に近づけることができる ため、熱履歴による、素子への熱応力の発生を低減でき、撮像素子等の大型化に対 応すること力 s可肯 となる。
[0035] 前記条件を満足する基板 1を形成する材料としては、例えば、 A1N、 Al O、 SiC、
2 3
Si N、 Be〇、 BN等の 1種または 2種以上を、主成分として含むセラミックが挙げられ
3 4
、コストの点では Al Oが好ましい。しかし、基板 1の放熱性をさらに向上することを考
2 3
慮すると、基板 1の熱伝導率は 80WZmK以上、特に 150W/mK以上であるのが 好ましぐ前記高い熱伝導率を達成するためには、 A1Nや SiCが好ましい。また、半 導体素子との熱膨張係数の差を小さくすることを考慮した場合も、 A1Nまたは SiCが 好ましい。
[0036] 要するに、放熱性能を最優先するなら、 A1Nまたは SiCによって基板 1を形成する のが好ましぐ放熱性能がさほど要求されない場合には、 A1〇によって基板 1を形成
2 3
するのが好ましい。ただし、機械的強度等の、基板 1の、他の物性との兼ね合いや、 基板 1の製造コスト等を考慮すると、セラミックの場合、熱伝導率は 300W/mK以下 であるのが好ましぐ熱膨張係数は 4 X 10— 6〜7 X 10— 6/°Cであるのが好ましい。
[0037] また、枠体 2は、基板 1と積層した状態での、反り等の変形の発生を防止することや 、半導体素子との熱膨張係数の差を小さくすること等を考慮すると、熱膨張係数が 1 0 X 10— 6/°C以下、特に 4 X 10— 6〜7 X 10— 6/°Cで、かつ、基板 1の熱膨張係数との 差が 3 X 10— 6/°C以下、特に 1 X 10— 6/°C以下である材料によって形成するのが好 ましレ、。さらに言えば、基板 1と同じ材料で枠体 2を形成して、熱膨張係数の差を全く 無くしてしまうのが好ましい。例えば、基板 1を Al Oで形成する場合は、枠体 2も A1
2 3 2
Oで形成するのが好ましい。また、枠体 2は、半導体素子が撮像素子である場合、遮
3
光性を有しているのが好ましい。
[0038] 基板 1および枠体 2を、共にセラミックによって形成する場合は、従来同様に、前記 A1〇等を主成分とし、さらに必要に応じて、 Si〇、 Mg〇、 CaO、 Cr O、 MnO、 Ti
2 3 2 2 3 2 o等の成分を、いわゆる焼結助剤として、周知の範囲で含有するセラミックの前駆体 を、所定の立体形状となるように成形した後、焼結し、さらに必要に応じて研磨等す ればよい。
[0039] 本発明の構成は、基板 1の面積が大きいほど有効であり、特に、 APS— Cサイズ（2 2. 7 X 15. lmm、面積 342. 8mm2)以上の大型の撮像素子を搭載することができ る素子搭載領域 10aの面積を確保するために、基板 1の面積が 500mm2以上である のが好ましぐ 1000mm2以上であるのがさらに好ましレ、。基板 1の面積の上限は、特 に限定されないが、セラミック等で形成される基板 1および枠体 2と、樹脂によって形 成される接合層 3との、熱膨張係数の差による、反り等の変形の発生を防止すること を考慮すると 5000mm2以下であるのが好ましレ、。
[0040] 接合層 3は、樹脂によって形成される。樹脂としては、従来公知の種々の樹脂が使 用可能であるが、先に説明したように、 100〜270°C、好ましくは 100〜200°Cでの 加熱によって、基板 1と枠体 2とを気密に接合することができる、感熱接着性を有する 樹脂が好ましい。
[0041] 前記樹脂としては、例えば、加圧下で、前記温度範囲での加熱によって軟化または 溶融した後、さらに、必要に応じて、非加圧下で加熱等することで、熱硬化反応して、 高分子量の硬化物を生成して接合層 3を形成する熱硬化性樹脂や、あるいは、加圧 下で、前記温度範囲での加熱によって軟化または溶融した後、冷却することで固化 して接合層 3を形成する熱可塑性樹脂が挙げられる。
[0042] ただし、接合層 3は、半導体素子 IDを、素子搭載領域 10a上に、はんだ付け等によ つて搭載する際や、搭載した半導体素子 IDとリード端子 4との間を、ワイヤボンディン グ等によって接続する際、あるいは、リード端子 4を、図示しない外部回路等と、はん だ付け等によって接続する際の熱履歴や、半導体素子 IDの駆動時の発熱等に対し て、十分な耐熱性を有しているのが好ましい。耐熱性に優れた接合層を形成すること を考慮すると、前記接合層を形成する樹脂としては、エポキシ系樹脂、熱硬化性ポリ イミド系樹脂、ポリアミドイミド系樹脂等の、熱硬化性樹脂が好ましい。
[0043] また、図の例では、接合層 3は、基板 1の片面 10に設けられた樹脂の層と、枠体 2 の、基板 1の片面 10に対向する面 21に設けられた樹脂の層とを、リード端子 4を挟ん で、加圧下で加熱することによって、一体に接合すると共に、樹脂が熱硬化性樹脂で ある場合は、さらに、必要に応じて非加圧下で加熱等して、樹脂を熱硬化させて形成 された、基板 1側の第 1の接合層 31と、枠体 2側の第 2の接合層 32の 2層構造に形成 されている。
[0044] なお、図では、判りやすいように、第 1の接合層 31と第 2の接合層 32とを、別のハツ チングで示しているが、実際には、接合時の、加圧下での加熱等によって軟化または 溶融した、両接合層 31、 32を形成する樹脂が、両層の界面において渾然一体とな つて、両層の区別がつかなくなつている場合もある。
[0045] 図の例のように、 2層の樹脂の層を一体に接合して、第 1および第 2の接合層 31、 3 2からなる 2層構造の接合層 3を形成した場合には、加圧下で加熱した際に、前記 2 層の樹脂の層を形成する、加熱によって軟化または溶融した樹脂を、基板 1と枠体 2 とリード端子 4との間の領域に、良好に回り込ませて、前記領域に、隙間なく充てんし た状態で、接合層 3を形成することができる。そのため、基板 1と枠体 2とを、前記接合 層 3によって、気密性良く接合すると共に、リード端子 4を、良好に気密を維持した状 態で、接合層 3を貫通させることができる。
[0046] 前記接合層 3のうち、基板 1の片面 10と、リード端子 4との間の領域を形成する第 1 の接合層 31は、素子搭載領域 10aに撮像素子等の半導体素子 IDを搭載した後、例 えば、ワイヤボンディング等によって、前記半導体素子 IDの端子（図示せず）を、リー ド端子 4と接続する際のプロセス温度に近レ、 150°Cでの、硬さを表す弾性率が 100 MPa以上である必要がある。これにより、ワイヤボンディング等によって接続する際に 、リード端子 4を下支えする第 1の接合層 31が柔らかすぎて、接続時の圧力を、リード 端子 4に十分に加えることができずに、接続不良が生じたり、接続時の圧力によって 接合層 3が変形して、気密が破られたりするのを防止することができる。
[0047] なお、第 1の接合層 31の、 150°Cでの弾性率は、前記第 1の接合層 31が柔らかす ぎて、前記問題が生じるのを、より確実に防止することを考慮すると 400MPa以上、 中でも lOOOMPa以上、特に 3000MPa以上であるのが好ましレ、。ただし、第 1の接 合層 31の弾性率が高すぎる場合には、前記第 1の接合層 31を形成する樹脂の、加 圧下での加熱時の流動性が低くなりすぎて、樹脂が、隅々まで、十分に行き渡りにく くなつて、基板 1と枠体 2とを、気密性良く接合したり、リード端子 4を、良好に気密を 維持した状態で、接合層 3を貫通させたりすることができないおそれがある。そのため 、第 1の接合層 31の、 150°Cでの弾性率は、前記範囲内でも特に lOOOOMPa以下 であるのが好ましい。
[0048] また、 2層構造の接合層 3のうち、第 2の接合層 32は、 25〜200°Cでの弾性率が、 第 1の接合層 31よりも小さいことが好ましぐ特に 150°Cでの弾性率が lOOMPa以下 であることがさらに好ましい。これにより、第 2の接合層 32を形成する樹脂の、加圧下 での加熱時の流動性を高めて、基板 1と枠体 2とを、より一層、気密性良く接合すると 共に、リード端子 4を、より一層、良好に気密を維持した状態で、接合層 3を貫通させ ること力 S可肯 となる。
[0049] なお、第 2の接合層 32を形成する樹脂の流動性をさらに向上することを考慮すると 、前記第 2の接合層 32の、 150°Cでの弾性率は 50MPa以下、特に lOMPa以下で あるのが好ましい。ただし、第 2の接合層 32の弾性率が低すぎる場合には、前記第 2 の接合層 32を形成する樹脂の、加圧下での加熱時の流動性が高くなりすぎて、却つ て、基板 1と枠体 2とを、気密性良く接合することができないおそれがある。それと共に 、リード端子 4を、良好に気密を維持した状態で、接合層 3を貫通させることができな いおそれもある。そのため、第 2の接合層 32の、 150°Cでの弾性率は 0. IMPa以上 であるのが好ましい。
[0050] 第 1および第 2の接合層 31、 32の弾性率を、それぞれ、前記範囲内に調整するた めには、それぞれの接合層 31、 32を形成する樹脂の種類や分子構造、分子量、熱 硬化性樹脂の場合は硬化度 (架橋度)等を調整したり、樹脂中に無機微粒子等のフ イラ一を配合したり、前記フィラーの配合量を調整したりすればよい。
[0051] なお、本発明では、弾性率は、長さ 80mm、高さ 4mm、幅 10mmの試験片を作製 して、 日本工業規格 JIS K6911 : 1995「熱硬化性プラスチック一般試験方法」に所 載の試験方法に準拠して測定して作図した荷重一たわみ曲線から、式 (2) :
[数 1]
Figure imgf000012_0001
によって算出した曲げ弾性率 E (MPa)でもって表すこととする。式中の Lは支点間 距離（mm)、 Wは試験片の幅（= 10mm)、 hは試験片の高さ（ = 4mm)、 F/Yは荷 重一たわみ曲線の直線部分のこう配 (N/mm)である。
[0052] 前記 2層構造の接合層 31、 32等の、接合層 3を形成する樹脂が熱硬化性樹脂で ある場合、前記熱硬化性樹脂の、硬化後のガラス転移温度は 130°C以上であるのが 好ましい。熱硬化性樹脂の硬化物のガラス転移温度が 130°C未満では、半導体素 子 IDを、素子搭載領域 10a上に、はんだ付け等によって搭載する際や、搭載した半 導体素子 IDとリード端子 4との間を、ワイヤボンディング等によって接続する際、ある レ、は、リード端子 4を、図示しない外部回路等と、はんだ付け等によって接続する際 の熱履歴や、半導体素子 IDの駆動時の発熱等によって、あるいは、温度サイクル試 験等の、長期信頼性の尺度となる熱的加速試験等において、接合層 3にクラックが発 生したり、前記接合層 3と、基板 1や枠体 2、リード端子 4との界面ではく離が発生した りしやすい。
[0053] これは、熱硬化性樹脂の硬化物の熱膨張係数が、ガラス転移温度の前後で大きく 変化するためである。そのため、基板 1と枠体 2とを、前記接合層 3によって、気密性 良く接合すると共に、リード端子 4を、良好に気密を維持した状態で、接合層 3を貫通 させることができないおそれがある。これに対し、前記熱硬化性樹脂の、硬化後のガ ラス転移温度が 130°C以上であれば、前記各種の熱履歴によってクラックやはく離が 発生するのを、確実に防止して、基板 1と枠体 2とを、前記接合層 3によって、気密性 良く接合すると共に、リード端子 4を、良好に気密を維持した状態で、接合層 3を貫通 させることが可能となる。なお、前記効果を、より一層、良好に発現させることを考慮 すると、熱硬化性樹脂の、硬化後のガラス転移温度は、前記範囲内でも、特に 150 °C以上であるのが好ましい。
[0054] 第 1および第 2の接合層 31、 32を形成する樹脂の層は、例えば、基板 1の片面 10 、および枠体 2の、基板 1の片面 10に対向する面 21に、それぞれ、前記樹脂の層を 形成するための塗布液を塗布したのち、乾燥させる等して形成してもよいが、あらか じめ形成した樹脂のシートを、それぞれの面 10、 21に積層し、熱硬化性樹脂のシー トの場合は、前記熱硬化性樹脂の硬化温度より低い温度に加熱して、仮圧着させて 形成するのが好ましい。
[0055] このようにして形成される樹脂の層は、前記樹脂の層を形成するシートが均一な厚 みに形成されるため、前記シートを使用して、 2層構造の接合層 31、 32を形成するこ とで、基板 1と枠体 2とを、より一層、精度良く平行に固定することが可能となる。具体 的には、基板 1の片面 10と、枠体 2の上面 22との間の、前曾 dJIS B 0022 : 1984「 幾何公差のためのデータム」に規定された平行度を 30 x m以下、好ましくは 20 z m 以下、より好ましくは 10 z m以下という、高精度の平行状態に位置合わせすることが できる。
[0056] 前記シートを用いて、基板 1と枠体 2とを接合して、本発明の半導体素子搭載部材 BLを形成するには、まず、先に説明したように、基板 1の片面 10、および枠体 2の、 基板 1の片面 10に対向する面 21に、それぞれ、熱硬化性樹脂のシートを積層した後 、前記熱硬化性樹脂の硬化温度より低い温度に加熱することで仮圧着させて、樹脂 の層を形成する。
[0057] 次に、多数のリード端子 4をフレームと一体形成したリードフレームを、基板 1側およ び枠体 2側の樹脂の層で挟んだ状態で、例えば、熱プレス式の接合装置を用いて、 基板 1と枠体 2とリードフレームの平行状態を維持しながら、加圧下で加熱する等して 、 2層の樹脂の層を形成する樹脂を、基板 1と枠体 2とリード端子 4との間の領域に、 良好に回り込ませて、前記領域に、隙間なく充てんしながら、両層を一体化させ、さら に必要に応じて、非加圧下で加熱等して、樹脂を熱硬化させて、基板 1側の第 1の接 合層 31と、枠体 2側の第 2の接合層 32との 2層構造を有する接合層 3を形成する。そ うすると、基板 1と枠体 2とが、良好な平行状態を維持した状態で、接合層 3によって 接合、一体化された半導体素子搭載部材 BLが製造される。
[0058] 製造された半導体素子搭載部材 BLにおいて、接合層 3によって接合された状態で の、基板 1の片面 10と、枠体 2の、基板 1の片面 10に対向する面 21との間の距離 T
1 と、リード端子の、同方向の厚み Tとは、式 (1) :
2
0. 3 X T≤T≤0. 95 Χ Τ (1)
1 2 1
を満足していることが好ましい。距離 Τと、リード端子 4の厚み Τとが、前記式 (1)を満
1 2
足する範囲に設定されていれば、リード端子 4の上下において、接合層 3の厚みを十 分に確保して、リード端子 4を、さらに良好に気密を維持した状態で、接合層 3を貫通 させること力 Sできる。
[0059] また、リード端子 4より基板 1側の接合層 3、つまり第 1の接合層 31の厚みが大きくな りすぎて、前記第 1の接合層 31が柔らかくなりすぎるのを抑制して、ワイヤボンディン グ等による接続時の圧力を、リード端子 4に十分に加えることができずに、接続不良 が生じたり、接続時の圧力によって接合層 3が変形して、枠体 2が傾いたりするのを、 確実に防止することができる。なお、これらの効果を、より一層、良好に発言させること を考慮すると、前記距離 Tと厚み Tとは、特に式 (3) :
1 2
0. 5 X T≤T≤0. 8 Χ Τ (3)
1 2 1
を満足していることが、さらに好ましレ、。
[0060] 本発明の半導体装置は、前記半導体素子搭載部材 BLの素子搭載領域 10aに、 図中に破線で示すように、半導体素子 IDを搭載し、次いで、ワイヤボンディング等に よって、半導体素子 IDの端子を、素子搭載領域 10aに露出されたリード端子 4の先 端部と接続した後、枠体 2の上面 22に、同様の、接着性を有する樹脂等からなる接 合層を介して、蓋体 (いずれも図示せず）を、気密に接合することによって構成される 。搭載される半導体素子 IDとしては、先に説明したように、 CCD撮像素子、 CMOS 撮像素子等の撮像素子が挙げられる。また、半導体素子 IDが撮像素子であるとき、 蓋体としては、例えば光学ガラス等の、透光性の材料によって形成されたものが用い られる。
[0061] 本発明の半導体装置によれば、半導体素子搭載部材 BLの素子搭載領域 10aに 搭載した半導体素子 IDと、枠体 2の上面 22に、気密に接合した蓋体とを、高精度に 位置合わせした状態で、半導体素子 IDを封止することができる。そのため、透光性を 有する蓋体と、半導体素子 IDとしての撮像素子とを、高精度に位置合わせすること が可能となり、撮像素子の受光面が、デジタルカメラ等の光学系による投影像の結像 面と一致しなくなる等の問題が発生するのを、確実に防止することができる。
実施例
[0062] 〈実施例 1〉
セラミック成分としての、所定量の Al O、 SiO、 Mg〇、 CaO、 Cr O、 MnO、およ び Ti〇を、有機バインダ、溶剤、可塑剤、および分散剤と混合してスラリーを調製し た後、前記スラリーを、スプレードライ法によって顆粒化した。次いで、前記顆粒を、 所定形状のプレス金型を用いてプレス成形し、 1500°Cで焼成した後、表面をラップ 研磨して、図 1〜図 3に示すように、略矩形平板状の基板 1と、外形が基板 1と一致す る略矩形状に形成されていると共に、その中央部に、略矩形状の通孔 20を備えた平 面形状を有する枠体 2とを形成した。
[0063] 基板 1は、リード端子 4が配設される側の長辺の長さが 40mm、長辺と交差する短 辺の長さが 30mm、面積が 1200mm2、厚みが 1. 4mmであった。また、基板 1の表 裏両面の、前曾 d!IS B 0022 : 1984「幾何公差のためのデータム」に規定された平 行度は 10 μ m以下、矩形の対角線上における平面度は 10 μ mZ40mm以下であ つた。また、枠体 2は、長辺の長さ力 S40mm、短辺の長さが 30mm、長辺側の枠の幅 力 ¾mm、短辺側の枠の幅が 5. 5mm,厚みが 0. 9mmであった。また枠体 2の表裏 両面の平行度は 10 /i m以下、短辺の対角線上における、想定される平面度は 10 /i m/40mm以下であった。
[0064] 基板 1の片面 10に形成される第 1の接合層 31のもとになる樹脂の層、および枠体 2 の、基板 1の片面 10に対向する面 21に形成される第 2の接合層 32のもとになる樹脂 の層としては、いずれも、熱硬化後の、 150°Cでの弾性率力 200MPaとなる、未硬 化のエポキシ樹脂からなるシートを用いた。
[0065] 前記エポキシ樹脂のシートを、基板 1の片面 10、および枠体 2の面 21に、それぞれ 、 60°Cに加熱して 30秒間、仮圧着させた。また、 Fe— Ni— Co合金からなる薄板を、 スタンビング金型を用いて打ち抜いて、多数のリード端子 4をフレームと一体形成した リードフレームを作製した。リード端子の厚み T =0. 25mmとした。
[0066] 次に、基板 1の片面 10、および枠体 2の面 21に、それぞれ仮圧着させたエポキシ 樹脂の層で、前記リードフレームの、リード端子 4の部分を挟んだ状態で、熱プレス式 の接合装置を用いて、加圧下で、まず 100°Cで 30秒間、加熱した後、 150°Cに昇温 して 30秒間、加熱し、さらに加圧を解除した無加圧下で、 180°Cに昇温して 60分間 、加熱してエポキシ樹脂を硬化させると共に、一体化させて、第 1の接合層 31と第 2 の接合層の 2層構造を有する接合層 3を形成し、さらに、リード端子 4をフレームから 切り離して、図 1〜図 3に示す半導体素子搭載部材 BLを製造した。
[0067] 接合層 3によって接合された状態での、基板 1の片面 10と、枠体 2の、基板 1の片面 10に対向する面 21との間の距離 Tは 0. 35mm, T =0. 71 XTであった。また、基
1 2 1
板 1の片面 10と、枠体 2の上面 22との間の、 JIS B 0022 : 1984「幾何公差のため のデータム」に規定された平行度を測定したところ、 8 x mであって、基板 1と枠体 2と は、高精度の平行状態に位置合わせされていることが確認された。
[0068] また、素子搭載領域 10aに露出したリード端子 4の先端部に、直径 30 μ m φの Au ワイヤをワイヤボンディングした後、アメリカ国防総省/軍用規格 MIL— STD— 883 E： 1996 (N-4)「試験方法の規格—マイクロサーキット（N— 4まで含む）」の MET HOD 201. 7に規定された方法に則って、ワイヤプノレ強度を測定したところ、 12g であった。半導体装置の信頼性を考慮すると、ワイヤプノレ強度は 6g以上、特に、用 途によっては 8g以上であるのが好ましいことから、実施例 1では、 Auワイヤが良好に 接続されてレヽることが確認された。
[0069] さらに、同じ規格の METHOD 1014. 9に規定された方法に則って、基板 1と枠 体 2との間の Heリークレートを測定したところ、 1. 2 X 10— 9atm cc/secであった。 半導体装置の信頼性を考慮すると、 Heリークレートは 5 X 10— 9atm cc/sec以下、 特に、 2 X 10— 9atm cc/sec以下であるのが好ましいことから、実施例 1では、基板 1 と枠体 2との間が、接合層 3によって気密に接合されていると共に、リード端子 4が、接 合層 3を、良好に気密を維持しながら貫通されていることが確認された。
[0070] 〈実施例 2〜4、比較例 1、 2〉
基板 1の片面 10に形成される第 1の接合層 31のもとになる樹脂の層、および枠体 2 の、基板 1の片面 10に対向する面 21に形成される第 2の接合層 32のもとになる樹脂 の層として、いずれも、熱硬化後の、 150°Cでの弾性率力 それぞれ、表 1に示す値 となる、未硬化のエポキシ樹脂からなるシートを用いたこと以外は、実施例 1と同様に して、同形状、同寸法の半導体素子搭載部材 BLを製造した。
[0071] 製造した半導体素子搭載部材 BLの、基板 1の片面 10と、枠体 2の上面 22との間の 平行度を、実施例 1と同様にして測定したところ、 9〜： 12 z mであって、いずれのもの も、基板 1と枠体 2とは、高精度の平行状態に位置合わせされていることが確認され た。
[0072] また、素子搭載領域 10aに露出したリード端子 4の先端部に、直径 30 μ ϊη φの Au ワイヤをワイヤボンディングした後、実施例 1と同様にして、ワイヤプル強度を測定し たところ、実施例 2、 3は、それぞれ 9g (実施例 2)、 8g (実施例 3)であって、良好に接 続されていることが確認された。また、実施例 4は 7gであって、実施例:!〜 3よりわワイ ャプル強度が低いものの、良好に接続されていることが確認された。しかし、比較例 1 、 2は、それぞれ 5g (比較例 1)、 4g (比較例 2)であって、ワイヤボンディングの際に、 リード端子 4を下支えする第 1の接合層 31が柔らかすぎて、接続時の圧力をリード端 子 4に十分に加えることができずに、ワイヤプル強度が大きく低下してレ、ることが判つ た。
[0073] さらに、実施例 1と同様にして、基板 1と枠体 2との間の Heリークレートを測定したと ころ、 0. 7 X 10— 9〜： 1. 1 X 10— 9atm ccZsecであって、いずれのものも、基板 1と枠 体 2との間が、接合層 3によって気密に接合されていると共に、リード端子 4が、接合 層 3を、良好に気密を維持しながら貫通されていることが確認された。
[0074] 〈比較例 3〉
基板 1の片面 10、および枠体 2の、基板 1の片面 10に対向する面 21に、樹脂の層 に代えて、低融点ガラスを含むペーストを、スクリーン印刷によって、所定の平面形状 となるように印刷し、焼成して、それぞれの面に、低融点ガラスの層を形成すると共に 、形成した低融点ガラスの層で、リードフレームの、リード端子 4の部分を挟んだ状態 で、トンネル型の連続式加熱炉を通して 380°Cに加熱することで、低融点ガラスの層 を溶融させ、一体化させて接合層を形成したこと以外は、実施例 1と同様にして、同 形状、同寸法の半導体素子搭載部材 BLを製造した。
[0075] 製造した半導体素子搭載部材 BLの、基板 1の片面 10と、枠体 2の上面 22との間の 平行度を、実施例 1と同様にして測定したところ、 63 z mであって、低融点ガラスが溶 融する際に、枠体 2が、基板 1に対して傾きを生じた状態で固定されてしまったことが 判った。
[0076] また、素子搭載領域 10aに露出したリード端子 4の先端部に、直径 30 μ m φの Au ワイヤをワイヤボンディングした後、実施例 1と同様にして、ワイヤプル強度を測定し たところ、 10gであって、良好に接続されていることが確認された。
さらに、実施例 1と同様にして、基板 1と枠体 2との間の Heリークレートを測定したと ころ、 1. 1 X 10— 9atm cc/secであって、基板 1と枠体 2との間力 S、接合層 3によって 気密に接合されていると共に、リード端子 4が、接合層 3を、良好に気密を維持しなが ら貫通されていることが確認された。以上の結果を表 1にまとめた。
[表 1]
Figure imgf000020_0001
実施例 5〜8 :
枠体 2の、基板 1の片面 10に対向する面 21に形成される、第 2の接合層 32のもと になる樹脂の層として、熱硬化後の、 150°Cでの弾性率力 それぞれ、表 1に示す値 となる、未硬化のエポキシ樹脂からなるシートを用いたこと以外は、実施例 1と同様に して、同形状、同寸法の半導体素子搭載部材 BLを製造した。
[0079] 製造した半導体素子搭載部材 BLの、基板 1の片面 10と、枠体 2の上面 22との間の 平行度を、実施例 1と同様にして測定したところ、 9〜： 13 /i mであって、いずれのもの も、基板 1と枠体 2とは、高精度の平行状態に位置合わせされていることが確認され た。
[0080] また、素子搭載領域 10aに露出したリード端子 4の先端部に、直径 30 μ m φの Au ワイヤをワイヤボンディングした後、実施例 1と同様にして、ワイヤプル強度を測定し たところ、 l l〜14gであって、いずれのものも、良好に接続されていることが確認され た。
[0081] さらに、実施例と同様にして、基板 1と枠体 2との間の Heリークレートを測定したとこ ろ、 0. 5 X 10— 9〜： 1. 1 X 10— 9atm cc/secであって、いずれのものも、基板 1と枠体 2との間が、接合層 3によって気密に接合されていると共に、リード端子 4が、接合層 3 を、良好に気密を維持しながら貫通されていることが確認された。また、第 2の接合層 32の弾性率が低いほど、気密性を向上でき、第 2の接合層 32の弾性率の好適な範 囲は lOOMPa以下であることも確認された。
[0082] さらに、弾性率の低い第 2の接合層 32を、弾性率の高い第 1の接合層 31と組み合 わせることで、前記実施例 2〜4、比較例 1、 2に比べて、同等、またはそれ以上の気 密性を維持しながら、なおかつ、高いワイヤプノレ強度を維持して、良好な接続を確保 できることも確認された。以上の結果を、実施例 1の結果と共に、表 2にまとめた。
[表 2]
Figure imgf000022_0001
〈実施例 9〜： 12〉
第 1および第 2の接合層 31、 32のもとになる、未硬化のエポキシ樹脂のシートの厚 みを調整して、接合層 3によって接合された状態での、基板 1の片面 10と、枠体 2の、 基板 1の片面 10に対向する面 21との間の距離 Tを 0. 35mmに維持しながら、リード 端子 4の厚み Tを 0· 3mm (実施例 9、 Τ =0· 86 X T )、0. 2mm (実施例 10、 Τ =
2 2 1 2
0. 57 ΧΤ )、 0. 15mm (実施例 11、 Τ =0. 43 ΧΤ )、 0. 1mm (実施例 12、 Τ =0
1 2 1 2
. 29 XT )としたこと以外は、実施例 1と同様にして、前記厚み以外は同形状、同寸
1
法の半導体素子搭載部材 BLを製造した。
[0084] 製造した半導体素子搭載部材 BLの、基板 1の片面 10と、枠体 2の上面 22との間の 平行度を、実施例 1と同様にして測定したところ、 5〜22 z mであって、いずれのもの も、基板 1と枠体 2とは、高精度の平行状態に位置合わせされているものの、その中 でも、リード端子 4の厚みを大きくするほど、平行状態の精度を向上できることが確認 された。
[0085] また、素子搭載領域 10aに露出したリード端子 4の先端部に、直径 30 μ m φの Au ワイヤをワイヤボンディングした後、実施例 1と同様にして、ワイヤプル強度を測定し たところ、 l l〜14gであって、いずれのものも、良好に接続されているものの、その中 でも、リード端子 4の厚みを大きくするほど、ワイヤプル強度を向上して、確実に接続 できることが確認された。
[0086] さらに、実施例 1と同様にして、基板 1と枠体 2との間の Heリークレートを測定したと ころ、 1. 0 X 10— 9〜2. 3 X 10— 9atm cc/secであって、いずれのものも、基板 1と枠 体 2との間が、接合層 3によって気密に接合されていると共に、リード端子 4が、接合 層 3を、良好に気密を維持しながら貫通されているものの、その中でも、リード端子 4 の厚みを小さくするほど、より良好に、気密を維持できることが確認された。
[0087] そして、これらの結果から、接合層 3によって接合された状態での、基板 1の片面 10 と、枠体 2の、基板 1の片面 10に対向する面 21との間の距離 Tと、リード端子 4の、同
1
方向の厚み Tとは、前記式 (1)を満足する範囲内にあるのが好ましぐ特に、前記式 (3
2
)を満足する範囲内にあるのが好ましいことが確認された。以上の結果を、実施例 1の 結果と共に、表 3にまとめた。
[表 3]
Figure imgf000024_0001
〈実施例 13〉
基板 1および枠体 2の、長辺の長さを 30mm、短辺の長さを 20mm、基板 1の面積 を 600mm2としたこと以外は、実施例 1と同様にして、前記長さと面積以外は同形状、 同寸法の半導体素子搭載部材 BLを製造した。 [0089] 〈実施例 14〉
基板 1および枠体 2の、長辺の長さを 20mm、短辺の長さを 10mm、基板 1の面積 を 200mm2としたこと以外は、実施例 1と同様にして、前記長さと面積以外は同形状、 同寸法の半導体素子搭載部材 BLを製造した。
[0090] 〈比較例 4〉
基板 1および枠体 2の、長辺の長さを 30mm、短辺の長さを 20mm、基板 1の面積 を 600mm2としたこと以外は、比較例 3と同様にして、前記長さと面積以外は同形状、 同寸法の半導体素子搭載部材 BLを製造した。
[0091] 〈比較例 5〉
基板 1および枠体 2の、長辺の長さを 20mm、短辺の長さを 10mm、基板 1の面積 を 200mm2としたこと以外は、比較例 3と同様にして、前記長さと面積以外は同形状、 同寸法の半導体素子搭載部材 BLを製造した。
[0092] 製造した半導体素子搭載部材 BLの、基板 1の片面 10と、枠体 2の上面 22との間の 平行度を前記と同様にして測定したところ、比較例 3〜5は、いずれも、平行度が 32 〜63 / mと大きいこと力 、従来の、低融点ガラスを用いた接合構造では、基板 1の 大きさに拘らず、低融点ガラスが溶融する際に、枠体 2が、基板 1に対して傾きを生じ た状態で固定されてしまうことが判った。これに対し、実施例 1、 12、 13は、いずれも 、平行度が 5〜8 μ ΐηであって、いずれのものも、基板 1と枠体 2とは、高精度の平行 状態に位置合わせされていることが確認された。
[0093] そして、これらの結果から、本発明の構成によれば、基板 1の面積に拘らず、枠体 2 を、高精度の平行状態に位置合わせできることが確認された。また、このこと力ら、基 板 1の面積が 500mm2以上、特に、 1000mm2以上という大型の半導体素子搭載部 材 BLにおいて、本発明の効果が顕著になることが確認された。以上の結果を、実施 例 1、比較例 3の結果と共に、表 4にまとめた。
[表 4]
Figure imgf000026_0001

Claims

請求の範囲
[1] 片面に素子搭載領域を有する基板と、前記素子搭載領域を囲む枠体と、前記枠体 を、基板の片面に、素子搭載領域を囲んで気密に接合した接合層と、前記接合層の 、厚み方向の中間位置を、接合層による気密を維持しつつ貫通したリード端子とを有 する半導体素子搭載部材であって、接合層が、樹脂によって形成されていると共に、 前記接合層のうち、基板の片面とリード端子との間の領域の、 150°Cでの弾性率が 1
OOMPa以上であることを特徴とする半導体素子搭載部材。
[2] 接合層のうち、基板の片面とリード端子との間の領域の、 150°Cでの弾性率が 400
MPa以上である請求項 1記載の半導体素子搭載部材。
[3] 接合層が、基板の片面に設けられた、 150°Cでの弾性率が lOOMPa以上である第
1の接合層のもとになる樹脂の層と、枠体の、基板の片面に対向する面に設けられた
、第 2の接合層のもとになる樹脂の層とを、リード端子を挟んで、一体に接合すること で形成されている請求項 1記載の半導体素子搭載部材。
[4] 第 2の接合層の、 150°Cでの弾性率力 第 1の接合層の、 150°Cでの弾性率よりも 小さい請求項 3記載の半導体素子搭載部材。
[5] 接合層によって接合された状態での、基板の片面と、枠体の、基板の片面に対向 する面との間の距離 Tと、リード端子の、同方向の厚み Tとが、式 (1) :
1 2
0. 3 X T≤T≤0. 95 Χ Τ (1)
1 2 1
を満足する請求項 1記載の半導体素子搭載部材。
[6] 基板の熱伝導率が 10W/mK以上、熱膨張係数が 10 X 10— 6/°C以下である請求 項 1記載の半導体素子搭載部材。
[7] 基板が、 A1N、 Al Oおよび SiCからなる群より選ばれる少なくとも 1種を含むセラミ
2 3
ックからなる請求項 6記載の半導体素子搭載部材。
[8] 枠体の熱膨張係数が 10 X 10— 6Z°C以下で、かつ枠体の熱膨張係数と、基板の熱 膨張係数との差が 3 X 10— 6/°C以下である請求項 6記載の半導体素子搭載部材。
[9] 基板の面積が 500mm2以上である請求項 1記載の半導体素子搭載部材。
[10] 請求項 1記載の半導体素子搭載部材の素子搭載領域に半導体素子が搭載される と共に、枠体の上面に、蓋体が、気密に接合されたことを特徴とする半導体装置。 半導体素子が撮像素子であると共に、蓋体が、透光性の材料によって形成されて いる請求項 10記載の半導体装置。
PCT/JP2006/303021 2005-02-23 2006-02-21 半導体素子搭載部材とそれを用いた半導体装置 WO2006090684A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007504712A JP4829877B2 (ja) 2005-02-23 2006-02-21 半導体素子搭載部材とそれを用いた半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-047480 2005-02-23
JP2005047480 2005-02-23

Publications (1)

Publication Number Publication Date
WO2006090684A1 true WO2006090684A1 (ja) 2006-08-31

Family

ID=36927324

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/303021 WO2006090684A1 (ja) 2005-02-23 2006-02-21 半導体素子搭載部材とそれを用いた半導体装置

Country Status (3)

Country Link
JP (1) JP4829877B2 (ja)
TW (1) TW200636940A (ja)
WO (1) WO2006090684A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007077752A1 (ja) * 2005-12-27 2007-07-12 Sumitomo Electric Industries, Ltd. 半導体素子搭載部材、その製造方法、及び半導体装置
JP2016106402A (ja) * 2010-11-05 2016-06-16 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
WO2019142785A1 (ja) * 2018-01-16 2019-07-25 富士フイルム株式会社 撮像ユニット及び撮像装置
WO2021070373A1 (ja) * 2019-10-11 2021-04-15 日本碍子株式会社 パッケージ

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291206A (ja) * 1993-03-31 1994-10-18 Sony Corp 半導体装置
WO1999048145A1 (fr) * 1998-03-19 1999-09-23 Hitachi, Ltd. Dispositif a semi-conducteur, procede de fabrication et structure de montage associes
JP2000003922A (ja) * 1998-06-16 2000-01-07 Nitto Denko Corp 半導体装置の製法
JP2002076313A (ja) * 2000-08-28 2002-03-15 Canon Inc 固体撮像装置
JP2002158930A (ja) * 2000-11-16 2002-05-31 Canon Inc 固体撮像装置、その製造方法及びシステム
JP2002237581A (ja) * 2001-02-07 2002-08-23 Canon Inc 固体撮像装置
JP2002305261A (ja) * 2001-01-10 2002-10-18 Canon Inc 電子部品及びその製造方法
JP2002353352A (ja) * 2001-05-30 2002-12-06 Kyocera Corp 撮像素子収納用パッケージ
JP2004172511A (ja) * 2002-11-22 2004-06-17 Yoshikawa Kogyo Co Ltd 半導体光センサー
JP2005101315A (ja) * 2003-09-25 2005-04-14 Hamamatsu Photonics Kk 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291206A (ja) * 1993-03-31 1994-10-18 Sony Corp 半導体装置
WO1999048145A1 (fr) * 1998-03-19 1999-09-23 Hitachi, Ltd. Dispositif a semi-conducteur, procede de fabrication et structure de montage associes
JP2000003922A (ja) * 1998-06-16 2000-01-07 Nitto Denko Corp 半導体装置の製法
JP2002076313A (ja) * 2000-08-28 2002-03-15 Canon Inc 固体撮像装置
JP2002158930A (ja) * 2000-11-16 2002-05-31 Canon Inc 固体撮像装置、その製造方法及びシステム
JP2002305261A (ja) * 2001-01-10 2002-10-18 Canon Inc 電子部品及びその製造方法
JP2002237581A (ja) * 2001-02-07 2002-08-23 Canon Inc 固体撮像装置
JP2002353352A (ja) * 2001-05-30 2002-12-06 Kyocera Corp 撮像素子収納用パッケージ
JP2004172511A (ja) * 2002-11-22 2004-06-17 Yoshikawa Kogyo Co Ltd 半導体光センサー
JP2005101315A (ja) * 2003-09-25 2005-04-14 Hamamatsu Photonics Kk 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007077752A1 (ja) * 2005-12-27 2007-07-12 Sumitomo Electric Industries, Ltd. 半導体素子搭載部材、その製造方法、及び半導体装置
JP5038156B2 (ja) * 2005-12-27 2012-10-03 住友電気工業株式会社 半導体素子搭載部材、その製造方法、及び半導体装置
JP2016106402A (ja) * 2010-11-05 2016-06-16 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US10170598B2 (en) 2010-11-05 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2019142785A1 (ja) * 2018-01-16 2019-07-25 富士フイルム株式会社 撮像ユニット及び撮像装置
JPWO2019142785A1 (ja) * 2018-01-16 2020-11-19 富士フイルム株式会社 撮像ユニット及び撮像装置
US11064099B2 (en) 2018-01-16 2021-07-13 Fujifilm Corporation Imager and imaging device
WO2021070373A1 (ja) * 2019-10-11 2021-04-15 日本碍子株式会社 パッケージ
JPWO2021070373A1 (ja) * 2019-10-11 2021-10-28 日本碍子株式会社 パッケージ
JP7008169B2 (ja) 2019-10-11 2022-01-25 日本碍子株式会社 パッケージ

Also Published As

Publication number Publication date
TW200636940A (en) 2006-10-16
JP4829877B2 (ja) 2011-12-07
JPWO2006090684A1 (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
JP6296687B2 (ja) 電子部品、電子モジュールおよびこれらの製造方法。
US9585287B2 (en) Electronic component, electronic apparatus, and method for manufacturing the electronic component
US20020121706A1 (en) Semiconductor-chip mounting substrate and method of manufacturing the same
JP6732932B2 (ja) 撮像素子実装用基体、撮像装置および撮像モジュール
US10580711B2 (en) Electronic device mounting board and electronic package
US20070262440A1 (en) Sealing structure and method of manufacturing the sealing structure
WO2006090684A1 (ja) 半導体素子搭載部材とそれを用いた半導体装置
WO2019082923A1 (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
JP7059237B2 (ja) 電子部品、電子モジュールおよびこれらの製造方法
JP2004349545A (ja) 撮像素子の実装方法
JPH04137663A (ja) 固体撮像装置
KR20170037555A (ko) 카메라의 이미지 센서용 기판 구조체
JP2010153763A (ja) 撮像素子収納用パッケージおよび撮像装置
CN108450036B (zh) 摄像元件安装用基板及摄像装置
JP6567934B2 (ja) 撮像装置
JP7340009B2 (ja) 電子部品モジュール、及び、窒化珪素回路基板
JP6908506B2 (ja) 撮像装置
KR102671539B1 (ko) 전자 부품 모듈, 및 질화규소 회로 기판
JP2010103456A (ja) 撮像素子収納用パッケージおよび撮像装置
US11417575B2 (en) Board and semiconductor apparatus
JP6693754B2 (ja) 撮像素子実装用基板および撮像装置
JP2012049377A (ja) 撮像素子収納用パッケージおよび撮像装置
JP2002134638A (ja) 光半導体素子収納用パッケージ
JP2003174154A (ja) 固体撮像装置およびその製造方法
JP2016139736A (ja) 撮像素子収納用パッケージ、撮像装置および撮像モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007504712

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06714161

Country of ref document: EP

Kind code of ref document: A1