JPH04137663A - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JPH04137663A
JPH04137663A JP2259035A JP25903590A JPH04137663A JP H04137663 A JPH04137663 A JP H04137663A JP 2259035 A JP2259035 A JP 2259035A JP 25903590 A JP25903590 A JP 25903590A JP H04137663 A JPH04137663 A JP H04137663A
Authority
JP
Japan
Prior art keywords
solid
image sensor
substrate
state image
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2259035A
Other languages
English (en)
Inventor
Masayuki Saito
雅之 斉藤
Takeshi Kondo
雄 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2259035A priority Critical patent/JPH04137663A/ja
Publication of JPH04137663A publication Critical patent/JPH04137663A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ビデオカメラや電子スチルカメラ等に用いら
れる固体撮像装置に係わり、特に固体撮像素子のパッケ
ージング技術の改良をはかった固体撮像装置に関する。
（従来の技術） 従来、ＣＣＤ等を用いた固体撮像素子は、セラミックの
パッケージ内に収容されている。第４図は、セラミック
パッケージ内に固体撮像素子を収容した固体撮像装置の
概略構成を示す断面図である。
セラミックのパッケージ１上に固体撮像素子デツプ２が
ダイボンド用接着剤３によって固定され、パッケージ１
上に形成された印刷電極４と固体撮像素子チップ２の電
極パッド（図示せず）とがボンディングワイヤ５によっ
て電気的に接続されている。また、印刷電極４はパ・ン
ケージ１の側面に回り込んでおり、ここで金属製のリー
ド電極６とロウ付は等の方法によって接続されている。
さらに、素子の信頼性を確保するためパッケージ１上に
封止用樹脂７によって保護用光学ガラス８が取り付けら
れており、内部空間は窒素雰囲気で満たされている。
しかしながら、この種の固体撮像装置にあっては、次の
■〜■のような問題があった。
■部品点数が多く、工程が複雑であること。
特に、部品のうちセラミックのパッケージはセラミック
とバインダを混ぜ合わせたグリーンシートを幾層にも重
ねて焼成することによって作られるため、その間に電極
となる金属材料を印刷する等、特殊な技術を必要とする
。
従って、専業メーカーの経験に頼るところが大きく、特
定のメーカーのみによって製造されコストが高い。
■固体撮像素子チップをパッケージに固定するダイボン
ドや、チップとパッケージを電気的に接続するワイヤボ
ンディング、そして窒素雰囲気中での樹脂とガラスによ
る封止等の工程の複雑化は、それ自体製造コストの上昇
につながる。さらに、工程数が増えることによって固体
撮像素子チップの受光エリアへのゴミの混入確率が増大
し、不良の発生率の増加を招き、歩留りを下げてしまう
。
■固体撮像素子チップにおいては、レンズに対する位置
精度、特にアオリの問題か重要である。現在は、固体撮
像素子チップのパッケージに対する位置合わせ精度はセ
ラミックの加工精度に頼っているが、セラミックは焼成
することによって縮むためその寸法精度を高めるのは非
常に困難である。さらに、電極も印刷によって形成する
ため、その精度には限界がある。
■固体撮像素子チップは導電性の接着剤によってパッケ
ージに固定されるが、接着剤の硬化時には体積変化を伴
うため、十分な位置精度を得るのは困難である。
■パッケージのレンズに対する位置精度を高めるために
は、リードの加工や取り付けに・も工夫が必要である。
■最近、家庭用のビデオムービーにおいては小型軽量化
が要求されているか、セラミ・ツクや金属製のリードを
用いたバ・ソケージでは限界がある。
（発明が解決しようとする課題） このように従来、セラミックツク・ソケージを用いた固
体撮像装置においては、部品点数、工程数の多さ、そし
て歩留りの低下からくるコスト高、さらに位置精度の出
し難さは避けられない問題であった。また、セラミック
パ・ンケージ自体の大きさが、収納されている固体撮像
素子チップに比較して数倍も大きく、製品の小型軽量化
の妨げになるものであった。
本発明は、上記事情を考慮してなされたもので、その目
的とするところは、構造か簡単て部品点数及び工程数が
少なく、歩留り向上及び製造コストの低減をはかり得、
且つ実装後の位置精度の向上をはかり得る固体撮像装置
を提供することにある。
［発明の構成コ （課題を解決するための手段） 本発明の骨子は、パッケージとして光透過性基板を用い
、この基板に固体撮像素子チップを直接固定することに
ある。
即ち本発明は、一主面に導体パターンが形成された透光
性基板と、この基板の導体パターンが形成された面に受
光面が対向するように固定された固体撮像素子チップと
、前記透光性基板の導体パターンに電気的に接続された
リード電極とを備えた固体撮像装置において、前記導体
パターンとして、厚膜配線を用いるようにしたものであ
る。
より具体的には本発明は、一主面にスクリーン印刷法に
より厚膜配線からなる導体パターンか形成された透光性
基板と、この基板の導体バターンの一部に形成された突
起状電極と、この突起状電極よりも硬度が大きいバンプ
電極を受光面側に有し、該バンプ電極を突起状電極に接
続して固定された固体撮像素子チップと、前記基板の導
体パターンに半田を介して接続され、前記基板の主面に
対して略垂直方向に立設されたリード電極と、前記基板
と固体撮像素子チップとの間に充填された透光性樹脂と
を具備してなることを特徴としている。
（作用） 本発明によれば、固体撮像素子チップが透光性を有する
基板（例えばガラス基板）に直接取り付けられているた
め、従来のセラミックパッケージを用いたものと比較す
ると、部品点数や工程数を減らすことができ、製造コス
トの低減につながるだけでなく、歩留りの向上も期待て
きる。また、セラミック基板とは異なりガラス基板は焼
成等の工程が不要であり、その寸法精度を高めることも
容易であり、これにより固体撮像素子チップのパッケー
ジに対する位置合わせ精度を向上させることか可能とな
る。
また、光学ガラス基板上の導体パターン（厚膜配線）の
形成にスクリーン印刷技術等のアディティブ法を用いれ
ば、撮像面に対する着膜工程がなくなるので、ゴミや汚
れか付着する可能性が大幅に減じることになる。さらに
、厚膜配線の厚さが１μｍ以下であればリード電極を半
田付けする時に発生する半田の応力でガラス基板にクラ
ックを生じさせることがあるが、その厚さが概略１μｍ
以上の場合は厚膜配線が緩衝材として働き、良好な接続
が得られる。
また、撮像素子チップの受光面と透光性基板のとの間隔
を２０μｍを越えて保つようにすれば、その間隙に樹脂
を封入する際、ボイドが入らず確実に含浸できるので信
頼性が向上する。さらに、撮像素子チップと透光性基板
との熱膨張差に起因する応力は、撮像素子チップと透光
性基板との間隔か小さくなる程に大きくなり、この間隔
が２０μｍ以下の場合には接続バンプに集中していた応
力によって接続部が破断する等の不良が発生するか、２
０μｍ以上の間隔かあれば熱ストレスに十分耐え得る接
続が得られる。
（実施例） 以下、本発明の詳細を図示の実施例によって説明する。
第１図は本発明の一実施例に係わる固体撮像装置の概略
構成を示す断面図である。
図中１０はガラス等の透光性基板であり、この基板１０
の一生面には導体パターン１１が形成され、導体パター
ン１１の一部には突起状電極１２が形成されている。一
方、受光面側にバンプ電極２１を有する固体撮像素子チ
ップ２゜は、透光性基板１０の導体パターン１１が形成
された面に受光面が対向するように配置され、バンプ電
極２１を突起状電極１２に接続して固定されている。ま
た、透光性基板１ｏの導体パターン１１には、リード電
極１３が半田１４により接続されている。そして、固体
撮像素子チップ２０と透光性基板１０との間には透光性
樹脂１５が充填され、さらに基板１０の一生面。
側面及び固体撮像素子チップ２０を覆うようにモールド
用樹脂１６が設けられている。
次に、上記構成の固体撮像装置の製造方法について、第
２図及び第３図を参照して説明する。
まず、第２図（ａ）に示すように、透光性基板１０上に
スクリーン印刷法により導体パターン１１を形成する。
この導体パターン１１か形成された状態を第３図に示す
。第３図で破線部分は後に搭載される固体撮像素子チッ
プ２０の配置領域を示している。
ここで、透光性基板１０としてはプラスチックやガラス
等を用いることができる。特に、ガラスは加工精度が高
く、中でも無アルカリガラスはナトリウム、カリウム、
塩素等のイオン性元素の含有量が極めて微小に制限され
ており、そのため半導体素子の特性に悪影響を及ぼさず
好適な材料である。ここでは、厚さ　０．８ｍｏ＋、サ
イズ１０ａ＋ｍＸ　７　■の無アルカリガラス（以下、
ガラス基板と称する）を用いた。
導体パターン１１の材料としては、金、銀。
銅、ニッケル、モリブデン、クロム、チタン。
タングステン等の金属材料を単独で或いはこれらの材料
を主成分とした複合材料を用いることもできるし、さら
に酸化スズ、　　Ｉ　Ｔｏ　（ＩｎｄｉｕｍＴｉｎ　０
ｘｉｄｅ）等の透明導電金属酸化物や有機金属材料を使
用することかできる。ここては、粒径数μｍ〜数ｌＯμ
ｍの金粉、ガラスフリット。
レジン、フラックス及び溶剤を含んだ、いわゆる厚膜金
ペーストを用いて、ガラス基板１０上にスクリーン印刷
した。その後、　１５０℃３０分間乾燥し、トンネル型
焼成炉を使用し、ピーク温度５６０℃で１５分間焼成し
て導体パターン１１を形成した。導体パターン１１の厚
さは１５μｍであった。スクリーン印刷性以外にも、前
記配線材料を適当な塗料状にして、導電塗料を微細なノ
ズルが吐出して直接ガラス基板１０上に導体パターン１
５を形成する方法でもよい。
次いで、第２図（ｂ）に示すように、導体パターン１１
の一部に突起状電極１２を形成する。
この突起状電極１２は、固体撮像素子チップ２０のバン
プ電極２１と対応し、た位置に配置しており、インジウ
ム、スズ、鉛、アンチモン、銀。
ビスマス、カドミウム、銅、金等を単体か、或いはこれ
ら金属を少なくとも１種類以上含む合金を用いることか
できる。ここでは、インジウムと鉛からなる合金粉末と
適当な有機バインダー及びフラックスからなる半田ベー
スとを用いてスクリーン印刷し、２５０℃にて５分間リ
フローを行い、突起状電極１２（以下、半田バンプと称
する）を形成した。半田バンプ１２の高さは、配線層を
含め２５μｍであった。
一方、固体撮像素子チップ２０には、第２図（Ｃ）に示
すようにバンプ電極２１を有するものを用いる。半導体
素子のバンプ電極は一般に、メツキ法で形成されるが、
固体撮像素子チップの撮像エリア表面には高分子体から
なるフィルタか形成されているので、固体撮像素子ナツ
プ２０を化学薬品中や高温度中に晒すことはできない。
そのため、バンプ電極２１は２５μｍ径の金ワイヤを用
いて、固体撮像素子チップ２０のアルミニウムパッド上
にボールボンディングした後、ワイヤを切断することに
よって形成した（以下、金ボールバンプと称する）。こ
の金ボールバンプ２１の寸法は、概略直径９０μｍで高
さは４０μｍとした。この他のバンプ電極の形成方法と
しては、別の基板上に電気メツキ法で形成したバンプ電
極を転写する方法を用いることもできる。
次いで、第２図（ｄ）に示すように、ガラス基板１０の
半田バンプ１２と固体撮像素子チップ２０の金ボールバ
ンプ２１の位置を合ゎぜ、固体撮像素子チップ２ｏの裏
面から加熱し適当な圧力を加えて接続した。加熱温度は
Ｌ７０”Ｃで、圧力は１　ｋｇｆ’　、接合時間は１５
秒とした。ガラス基板１０上の半田バンプ１２の硬さは
固体撮像素子チップ２ｏの金ボールバンプ２］の硬さの
半分程度なので、加熱加圧プロセスによって金ボールバ
ンプ２１は半田バンプ１３の中に埋め込まれるように接
合する。このとき、固体撮像素子チップ２０とガラス基
板１ｏとの隙間は４８μｍであった。
次いで、第２図（ｅ）に示すように、固体撮像素子チッ
プ２０とガラス基板１０との隙間に透光性樹脂１５を封
入する。ここで用いる封止樹脂は、種々の環境条件にお
いて、高信頼性が要求されるものであることは勿論であ
るが、高い透光性が必要である。このような条件を満た
す封止樹脂としては、シリコーン系樹脂、アクリル系樹
脂、エポキシ系樹脂等が適当である。ここでは、可視光
領域での光透過率が９８％以上であるシリコーン樹脂を
用いた。硬化条件は１５０℃１時間である。
次いで、ガラス基板１０の周辺部において導体パターン
１１に、半田１４を用いてリード電極１３を接続する。
即ち、リード電極１３をガラス基板面に対して概略垂直
に立て、錫／鉛共晶半田１４を用いて接続した。ガラス
基板ｌ。
上の導体パターン１１に対する半田付けは、溶融半田が
固まるときに発生する応力によってガラス基板１０にク
ラックを生しさせる虞れがある。しかし、本実施例では
導体パターン１１として厚膜配線を用いているので、配
線材料か緩和材の働きをすることになり、信頼性の高い
接続が得られる。なお、ガラス基板１０に対する入出力
配線の接続方法として、フレキシブルプリント基板を異
方性導電フィルムを介して接続する方法も適用できる。
これ以降は、固体撮像素子チップ２０やリード電極接合
部の機械的保護のためにモールド用樹脂１６をコーティ
ングして補強することにより、前記第１図に示す構造か
完成する。モールド用樹脂１６としては、エポキシ系樹
脂、フェノール系樹脂、アクリル系樹脂、シリコーン系
樹脂、弗素系樹脂、ブタジェン系樹脂等を用いることが
できる。
このようにして作成された固体撮像装置を画像処理回路
基板に実装し、さらに光学レンズユニットに組み込んだ
ところ、撮像面と光学レンズユニットとの面精度を１０
μｍ以下に搭載することができ、また出画状、態も画素
欠陥がなく良好であった。
このように本実施例によれば、従来のセラミックパッケ
ージに代わって透光性基板１０を用い、この基板１０に
固体撮像素子チップ２ｏを直接固定するようにしている
ので、構造が簡単で部品点数及び工程数が少なく、歩留
り向上及び製造コストの低減をはかることができる。ま
た、透光性基板１０を固体撮像素子チップ２０の撮像面
との位置精度及び面精度を格段に向上できるので、画質
の向上をはかることができる。
しかも、導体パターン１１としてスクリーン印刷による
厚膜配線を用いているので、導体パターン１１の形成の
際にパターン形成部以外に着膜する必要がないので、基
板表面にゴミや汚れが付着する可能性を少なくすること
ができる。
即ち、固体撮像素子チップ２０の撮像面と対向する部分
にゴミや汚れが付着する可能性が少なくなり、これらに
起因する画質の劣化を未然に防止することができる。ま
た、導体パターン１１として厚膜配線を用い、且っ撮像
素子チップ２０のバンプ電極２１としてボールバンプ等
を用いていることから、最終的な基板１０と撮像素子チ
ップ２０の撮像面との距離を大きく（２０μｍ以上）す
ることかでき、これにより基板１０とチップ２０の間隙
に樹脂１５を封入する際、ボイドが入らず確実に含浸で
きるので信頼性が向上する。さらに、撮像素子チップ２
０と透光性基板１０との熱膨張差に起因する応力を緩和
することができ、接続部が破断する等の不良を防止して
、熱ストレスに十分耐え得る接続が得られる。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、透光性基板上に形成する導体パターンは必
ずしもスクリーン印刷法によるものではなく、アディテ
ィブ法により形成された厚膜配線であればよい。また、
透光性基板と撮像素子チップとの間に封止した透光性樹
脂やモールド用樹脂は必ずしも必要なく、省略すること
も可能である。その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施することかできる。
［発明の効果コ 以上詳述したように本発明によれば、従来のセラミック
パッケージに代わって透光性基板を用い、この基板に固
体撮像素子チップを直接固定するようにしているので、
構造が簡単で部品点数及び工程数が少なく、歩留り向上
及び製造コストの低減をはかることができる。また、透
光性基板を固体撮像素子チップの撮像面との位置精度及
び面精度を格段に向上できるので、画質の向上をはかる
ことができる。
【図面の簡単な説明】
第１図は本発明の一実施例に係わる固体撮像装置の概略
構成を示す断面図、第２図は上記実施例装置の製造工程
を示す断面図、第３図は導体パターンの配置例を示す平
面図、第４図は従来技術によるセラミックパッケージを
用いた固体撮像装置の概略構成を示す断面図である。 １０・・・透光性基板、 １１・・・導体パターン、 ２・・・半田バンプ（突起状電極）、 ３・・・リード電極、 ４・・・半田、 ５・・・透光性樹脂、 ６・・モールド用樹脂、 ０・・・固体撮像素子チップ、

Claims (2)

    【特許請求の範囲】
  1. （１）一主面に導体パターンが形成された透光性基板と
    、この基板の導体パターンが形成された面に受光面が対
    向するように固定された固体撮像素子チップと、前記透
    光性基板の導体パターンに電気的に接続されたリード電
    極とを備えた固体撮像装置において、 前記導体パターンは、厚膜配線からなるものであること
    を特徴とする固体撮像装置。
  2. （２）一主面にスクリーン印刷法により厚膜配線からな
    る導体パターンが形成された透光性基板と、この基板の
    導体パターンの一部に形成された突起状電極と、この突
    起状電極よりも硬度が大きいバンプ電極を受光面側に有
    し、該バンプ電極を突起状電極に接続して固定された固
    体撮像素子チップと、前記基板の導体パターンに半田を
    介して接続され、前記基板の主面に対して略垂直方向に
    立設されたリード電極と、前記基板と固体撮像素子チッ
    プとの間に充填された透光性樹脂とを具備してなること
    を特徴とする固体撮像装置。
JP2259035A 1990-09-28 1990-09-28 固体撮像装置 Pending JPH04137663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2259035A JPH04137663A (ja) 1990-09-28 1990-09-28 固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2259035A JPH04137663A (ja) 1990-09-28 1990-09-28 固体撮像装置

Publications (1)

Publication Number Publication Date
JPH04137663A true JPH04137663A (ja) 1992-05-12

Family

ID=17328431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2259035A Pending JPH04137663A (ja) 1990-09-28 1990-09-28 固体撮像装置

Country Status (1)

Country Link
JP (1) JPH04137663A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5405809A (en) * 1992-10-02 1995-04-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device, an image sensor device, and methods for producing the same
US5523586A (en) * 1993-09-20 1996-06-04 Kabushiki Kaisha Toshiba Burn-in socket used in a burn-in test for semiconductor chips
JPH08148495A (ja) * 1994-11-25 1996-06-07 Fujitsu Ltd 半導体装置及びその製造方法、半導体装置におけるバンプ密着性評価方法
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
JP2003100998A (ja) * 2001-09-19 2003-04-04 Sony Corp 固体撮像装置
KR100464563B1 (ko) * 2000-07-12 2004-12-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
JP2007507880A (ja) * 2003-10-01 2007-03-29 ネペス カンパニー リミテッド 半導体撮像素子のパッケージ構造及びその製造方法
JP2013183105A (ja) * 2012-03-02 2013-09-12 Toyota Industries Corp 回路基板およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5405809A (en) * 1992-10-02 1995-04-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device, an image sensor device, and methods for producing the same
US5408121A (en) * 1992-10-02 1995-04-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device, an image sensor device, and methods for producing the same
US5523586A (en) * 1993-09-20 1996-06-04 Kabushiki Kaisha Toshiba Burn-in socket used in a burn-in test for semiconductor chips
JPH08148495A (ja) * 1994-11-25 1996-06-07 Fujitsu Ltd 半導体装置及びその製造方法、半導体装置におけるバンプ密着性評価方法
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
KR100464563B1 (ko) * 2000-07-12 2004-12-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
JP2003100998A (ja) * 2001-09-19 2003-04-04 Sony Corp 固体撮像装置
JP2007507880A (ja) * 2003-10-01 2007-03-29 ネペス カンパニー リミテッド 半導体撮像素子のパッケージ構造及びその製造方法
JP2013183105A (ja) * 2012-03-02 2013-09-12 Toyota Industries Corp 回路基板およびその製造方法

Similar Documents

Publication Publication Date Title
KR960001345B1 (ko) 글래스 리드 탑재형 반도체 장치
US7242433B2 (en) Small-sized image pickup device having a solid-state image pickup element and a lens holder mounted on opposite sides of a transparent substrate
US7443028B2 (en) Imaging module and method for forming the same
US6046074A (en) Hermetic thin film metallized sealband for SCM and MCM-D modules
US20020121706A1 (en) Semiconductor-chip mounting substrate and method of manufacturing the same
KR101142347B1 (ko) 포토센서 패키지 모듈 및 제작 방법
JPWO2018235715A1 (ja) モジュールおよびその製造方法
US11646331B2 (en) Package substrate
JPWO2018079644A1 (ja) 撮像素子実装用基体、撮像装置および撮像モジュール
JPH04137663A (ja) 固体撮像装置
JP6971826B2 (ja) 固体撮像装置及びその製造方法
JPH05218230A (ja) 半導体装置
CN101010807A (zh) 制造晶片级摄像头模块的方法
JPH03155671A (ja) 固体撮像装置
US20130140664A1 (en) Flip chip packaging structure
JP4829877B2 (ja) 半導体素子搭載部材とそれを用いた半導体装置
JP2011096756A (ja) 電子部品収納用パッケージおよび電子装置
JP2009158873A (ja) 光学デバイスおよび光学デバイスの製造方法
JP5511156B2 (ja) 半導体デバイスの実装方法、半導体素子モジュールおよび電子情報機器
EP2500942A1 (en) Solid-state image pickup device and method for manufacturing same
CN210245481U (zh) 一种影像传感芯片封装结构
JP2006245359A (ja) 光電変換装置及びその製造方法
KR20050116760A (ko) 이미지 센서용 패키지
JP2010153763A (ja) 撮像素子収納用パッケージおよび撮像装置
JP3099914B2 (ja) 固体撮像装置