JP4829877B2 - 半導体素子搭載部材とそれを用いた半導体装置 - Google Patents

半導体素子搭載部材とそれを用いた半導体装置 Download PDF

Info

Publication number
JP4829877B2
JP4829877B2 JP2007504712A JP2007504712A JP4829877B2 JP 4829877 B2 JP4829877 B2 JP 4829877B2 JP 2007504712 A JP2007504712 A JP 2007504712A JP 2007504712 A JP2007504712 A JP 2007504712A JP 4829877 B2 JP4829877 B2 JP 4829877B2
Authority
JP
Japan
Prior art keywords
substrate
element mounting
bonding layer
semiconductor element
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007504712A
Other languages
English (en)
Other versions
JPWO2006090684A1 (ja
Inventor
大輔 高木
剛久 山本
賢次郎 桧垣
義幸 広瀬
保志 筑木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ALMT Corp
Original Assignee
ALMT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ALMT Corp filed Critical ALMT Corp
Priority to JP2007504712A priority Critical patent/JP4829877B2/ja
Publication of JPWO2006090684A1 publication Critical patent/JPWO2006090684A1/ja
Application granted granted Critical
Publication of JP4829877B2 publication Critical patent/JP4829877B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、半導体素子を搭載することで、半導体撮像装置等の半導体装置を形成するための半導体素子搭載部材と、それを用いた半導体装置に関するものである。
近年、デジタルカメラやカメラ付携帯電話の普及に伴って、ＣＣＤ撮像素子、ＣＭＯＳ撮像素子等の撮像素子の需要が急速に増加しつつある。また、画像の高画質化の要求に応じるために、撮像素子の画素数が飛躍的に増加する傾向にある上、特に、デジタル一眼レフカメラの普及に伴って、撮像素子の大型化も進展しつつある。
撮像素子は、通常、半導体素子搭載部材に搭載された状態で使用される。半導体素子搭載部材としては、セラミック等からなり、片面に素子搭載領域を有する基板と、前記基板の素子搭載領域を囲む枠体と、前記枠体を、基板の片面に、素子搭載領域を囲んで気密に接合する接合層と、前記接合層の、厚み方向の中間位置を、接合層による気密を維持しつつ貫通するリード端子とを有するものが、一般的に用いられる。
撮像素子を、前記半導体素子搭載部材の素子搭載領域に搭載し、撮像素子の端子をリード端子と接続した後、枠体の上に、透光性の材料からなる蓋体を気密に接合すると、撮像素子を、蓋体を通しての受光が可能な状態で、外部環境から遮断して封止することができる。
前記半導体素子搭載部材において、接合層は、従来、主として、低融点ガラスによって形成されていた。低融点ガラスからなる接合層を介して、基板と枠体とを接合して、半導体素子搭載部材を製造するためには、両者の、相手部材との接合面に、それぞれ、低融点ガラスを含むペーストを、スクリーン印刷等によって、所定の平面形状となるように印刷し、乾燥させて、低融点ガラスの層を形成する。
次に、多数のリード端子をフレームと一体形成したリードフレームを、基板側および枠体側の低融点ガラスの層で挟んだ状態で、例えば、トンネル型の連続式加熱炉を通す等して、およそ３００〜４００℃程度に加熱する。そうすると、リードフレームを挟む２層の低融点ガラスの層が溶融して、互いに一体化することで、先に説明したように、基板と枠体とを気密に接合すると共に、リード端子を、気密を維持しつつ貫通させた接合層が形成される。この後、リード端子をフレームから切り離せば、半導体素子搭載部材が製造される。
通常、撮像素子用の半導体素子搭載部材においては、基板上の素子搭載領域に搭載される撮像素子の表面（受光面）と、枠体の上に接合される蓋体とを、高精度の平行状態に位置合わせすることが求められる。そして、前記要求に対応するために、厚みが一定の平板状に形成された枠体を、基板に対して、例えば、日本工業規格ＪＩＳ Ｂ ００２２：１９８４「幾何公差のためのデータム」に規定された平行度が３０μｍ以下という、高精度の平行状態を維持しながら固定することが必要とされる。
ところが、前記製造工程において、枠体は、基板上に、低融点ガラスの層を介して単に載置されているだけであるため、特に、加熱による接合時に、基板に対して傾きを生じやすいという問題がある。すなわち、加熱による接合工程において、低融点ガラスが溶融した状態で、基板に振動が加えられたり、溶融した低融点ガラスに、部分的な粘度のばらつきが生じたりすると、枠体が、基板に対して傾きを生じやすい。
そして、枠体が、基板に対して傾いた状態で固定されてしまうと、基板上の素子搭載領域に搭載される撮像素子を、デジタルカメラ等の光学系と、正確に位置合わせできないため、前記光学系による投影像を、撮像素子の受光面に、良好に結像させることができないという問題がある。
すなわち、撮像素子を、光学系と位置合わせするために、従来は、前記撮像素子を、基板上の素子搭載領域に搭載すると共に、枠体上に蓋体を接合して形成した半導体装置を、前記蓋体を基準として、光学系と位置合わせするか、または、基板を基準として、光学系と位置合わせするのが一般的である。
しかし、先に説明したように、枠体が、基板に対して傾いた状態で固定されていると、前者の方法では、撮像素子を、光学系に対して正確に位置合わせできないため、前記撮像素子の受光面が、光学系の焦点と一致しなくなったり、光学系による投影像の結像面と一致しなくなったりする。
また、後者の方法では、撮像素子自体は、光学系に対して正確に位置合わせされるものの、蓋体が、撮像素子の受光面に対して傾斜して配設されるため、光学系を出た光が、傾斜した蓋体を通過することで屈折されて、光学系による投影像の結像面が、撮像素子の受光面からずれてしまう。そのため、いずれの位置合わせ方法によっても、光学系による投影像を、撮像素子の受光面に、良好に結像させることができないのである。
そこで、基板と枠体との間の複数箇所に、ガラスやセラミック等の絶縁体からなる支持片を配設して、両者間の平行を維持した状態で、先に説明した工程を実施することによって、基板と枠体とを接合させて、半導体素子搭載部材を製造することが提案されている（特許文献１参照）。
ＪＰ２００４−２４７５１３Ａ
しかし、支持片は、特許文献１に記載されているように、外形寸法が、０．５ｍｍ×０．５ｍｍ程度という、ごく微小なものであるため、それを、基板と枠体との間の複数箇所に、均等に配設する作業は容易ではなく、製造工程に、前記支持片を配設する作業が追加されること自体と相まって、半導体素子搭載部材の生産性が低下するという問題がある。
本発明の目的は、支持片を配設する必要がないため、生産性を低下させることなく製造することができる上、基板と枠体とが、精度良く平行に接合された半導体素子搭載部材を提供することにある。また、本発明の目的は、前記半導体素子搭載部材を用いることで、蓋体と、撮像素子等の半導体素子とが高精度に位置合わせされた状態で、半導体素子が封止された半導体装置を提供することにある。
本発明の半導体素子搭載部材は、片面に素子搭載領域を有する基板と、前記素子搭載領域を囲む枠体と、前記枠体を、基板の片面に、素子搭載領域を囲んで気密に接合した接合層と、前記接合層の、厚み方向の中間位置を、接合層による気密を維持しつつ貫通したリード端子とを有し、接合層が、樹脂によって形成されていると共に、前記接合層のうち、基板の片面とリード端子との間の領域の、１５０℃での弾性率が１００ＭＰａ以上であることを特徴とするものである。
本発明の半導体素子搭載部材においては、基板と枠体とが、樹脂からなる接合層を介して、従来に比べて、より低温で接合される。例えば、エポキシ樹脂等の樹脂によれば、一般に、低融点ガラスによる接合温度（３００〜４００℃）よりさらに低い、およそ１００〜２７０℃程度、好ましくは１００〜２００℃程度での加熱によって、基板と枠体とが接合される。
そのため、接合に際して、トンネル型の連続式加熱炉等を使用する必要がなく、例えば、基板と枠体とを、両者間に、接合層を形成する樹脂の層を挟んだ状態で、良好な平行度を出しやすい熱プレス式の接合装置を用いて、加圧下で加熱すること等によって、両者の良好な平行状態を維持しながら、接合することができる。したがって、本発明によれば、支持片を配設する必要がないこと、熱プレス式の接合装置等による接合時間が、従来の、トンネル型の連続式加熱炉等を用いた加熱に比べて短時間で済むこと等に基づいて、基板と枠体とを、生産性よく、しかも、精度良く、平行に接合することができる。
また、本発明では、接合層のうち、少なくとも、基板の片面とリード端子との間の領域の、硬さを表す弾性率が、１５０℃において、１００ＭＰａ以上とされる。前記温度は、素子搭載領域に撮像素子等の半導体素子を搭載した後、例えば、ワイヤボンディング等によって、半導体素子の端子をリード端子と接続する際のプロセス温度に近い。
そのため、ワイヤボンディング等による接続の際に、リード端子を下支えする前記領域が柔らかくなりすぎて、接続時の圧力を、リード端子に十分に加えることができずに、接続不良が生じたり、接続時の圧力によって接合層が変形して、気密が破られたりするのを防止することもできる。なお、前記効果を、より一層、良好に発現させることを考慮すると、前記領域の、１５０℃での弾性率は、４００ＭＰａ以上であるのが好ましい。
接合層は、基板の片面に設けられた、１５０℃での弾性率が１００ＭＰａ以上である第１の接合層を形成する樹脂の層と、枠体の、基板の片面に対向する面に設けられた、第２の接合層を形成する樹脂の層とを、リード端子を挟んで、一体に接合することで形成されているのが好ましい。前記構成によれば、加圧下で加熱した際に、前記２層の樹脂の層を形成する樹脂を、基板と枠体とリード端子との間の領域に、隙間なく充てんした状態で、接合層を形成することができる。そのため、基板と枠体とを、前記接合層によって、気密性良く接合すると共に、リード端子を、良好に気密を維持した状態で、接合層を貫通させることができる。
第２の接合層の、１５０℃での弾性率は、第１の接合層の、１５０℃での弾性率よりも小さいのが好ましい。前記特性を満足する第２の接合層を形成する樹脂は、第１の接合層を形成する樹脂よりも、加熱した際の流動性に優れているため、加圧下で加熱した際に、前記樹脂を、より一層、良好に流動させて、基板と枠体とリード端子との間の領域の隅々まで、十分に行き渡らせて、接合層を形成することができる。そのため、基板と枠体とを、接合層によって、さらに気密性良く接合すると共に、リード端子を、さらに良好に気密を維持した状態で、接合層を貫通させることができる。
接合層によって接合された状態での、基板の片面と、枠体の、基板の片面に対向する面との間の距離Ｔ1と、リード端子の、同方向の厚みＴ2とは、式(1)：
０．３×Ｔ1≦Ｔ2≦０．９５×Ｔ1 (1)
を満足しているのが好ましい。
前記構成によれば、リード端子の上下において、接合層の厚みを十分に確保して、リード端子を、さらに良好に気密を維持した状態で、接合層を貫通させることができる。また、リード端子より基板側の接合層の厚みが大きくなりすぎて、前記接合層が柔らかくなりすぎるのを抑制して、ワイヤボンディング等による接続時の圧力を、リード端子に十分に加えることができずに接続不良が生じたり、接続時の圧力によって接合層が変形して気密が破られたりするのを防止することもできる。
基板の熱伝導率は１０Ｗ/ｍＫ以上、熱膨張係数は１０×１０-6／℃以下であるのが好ましい。前記構成によれば、基板の放熱性を高めることで、高出力、高密度の半導体素子に対応することが可能となる。また、基板の熱膨張係数を、撮像素子等の半導体素子の、一般的な熱膨張係数の範囲に近づけることによって、熱履歴による素子への熱応力の発生を低減できるため、先に説明した撮像素子等の大型化に、十分に対応することも可能となる。なお、前記特性を満足する基板の形成材料としては、ＡｌＮ、Ａｌ2Ｏ3およびＳｉＣからなる群より選ばれる少なくとも１種を含むセラミックが好ましい。
枠体の熱膨張係数は１０×１０-6／℃以下で、かつ枠体の熱膨張係数と、基板の熱膨張係数との差は３×１０-6／℃以下であるのが好ましい。前記構成によれば、枠体の熱膨張係数を、基板の熱膨張係数と近づけることによって、両者の接合時に、反り等の変形が発生するのを防止すると共に、熱履歴による、素子への熱応力の発生を低減できるため、撮像素子等の大型化に、十分に対応することが可能となる。そのため、本発明の構成は、基板の面積が５００ｍｍ2以上の、大型の半導体素子搭載部材に、好適に適用することができる。
本発明の半導体装置は、本発明の半導体素子搭載部材の素子搭載領域に半導体素子が搭載されると共に、枠体の上面に、蓋体が、気密に接合されたことを特徴とするものである。本発明によれば、先に説明した本発明の半導体素子搭載部材を用いているため、基板の素子搭載領域に搭載した半導体素子と、枠体の上面に気密に接合した蓋体とを高精度に位置合わせした状態で、半導体素子を、気密に封止することが可能となる。
そのため、例えば、透光性を有する蓋体と、半導体素子としての撮像素子とを、高精度に位置合わせすることが可能となり、先に説明した、撮像素子の受光面が、デジタルカメラ等の光学系による投影像の結像面と一致しなくなる等の問題が発生するのを、確実に防止することができる。
本発明によれば、支持片を配設する必要がないため、生産性を低下させることなく製造することができる上、基板と枠体とが、精度良く平行に接合された半導体素子搭載部材を提供することができる。また、本発明によれば、前記本発明の半導体素子搭載部材を用いることで、蓋体と、撮像素子等の半導体素子とが高精度に位置合わせされた状態で、半導体素子が封止された半導体装置を提供することができる。
図１は、本発明の半導体素子搭載部材の、実施の形態の一例を示す平面図である。 図２は、図１のｉ−ｉ線断面図である。 図３は、図２の一部を拡大した断面図である。
符号の説明
１ 基板
１０ 片面
１０ａ 素子搭載領域
２ 枠体
２１ 面
３ 接合層
３１ 第１の接合層
３２ 第２の接合層
４ リード端子
ＢＬ 半導体素子搭載部材
発明の実施形態
図１は、本発明の半導体素子搭載部材の、実施の形態の一例を示す平面図である。図２は、図１のｉ−ｉ線断面図である。図３は、図２の一部を拡大した断面図である。図１〜図３を参照して、この例の半導体素子搭載部材ＢＬは、片面１０に、撮像素子等の半導体素子ＩＤが搭載される素子搭載領域１０ａを有する基板１と、前記素子搭載領域１０ａを囲む枠体２と、前記枠体２を、基板１の片面１０に、素子搭載領域１０ａを囲んで気密に接合する接合層３と、前記接合層３の、厚み方向の中間位置を、接合層３による気密を維持しつつ貫通する複数のリード端子４とを備えている。
基板１は、平面形状が略矩形の平板状に形成されている。また、枠体２は、外形が基板１とほぼ一致する略矩形状に形成されていると共に、中央部に、略矩形状の通孔２０を備えた平面形状に形成されている。前記枠体２を、基板１の片面１０に、接合層３を介して接合した状態で、前記基板１の片面１０のうち、枠体２の通孔２０を通して露出された領域が、素子搭載領域１０ａとされている。
基板１は、熱伝導率が１０Ｗ/ｍＫ以上で、かつ熱膨張係数が１０×１０-6／℃以下である絶縁性の材料によって形成するのが好ましい。熱伝導率が１０Ｗ／ｍＫ以上であれば、基板１の放熱性を高めて、高出力、高密度の半導体素子に対応することが可能となる。また、熱膨張係数が１０×１０-6／℃以下であれば、基板１の熱膨張係数を、撮像素子等の半導体素子の、一般的な熱膨張係数の範囲に近づけることができるため、熱履歴による、素子への熱応力の発生を低減でき、撮像素子等の大型化に対応することが可能となる。
前記条件を満足する基板１を形成する材料としては、例えば、ＡｌＮ、Ａｌ2Ｏ3、ＳｉＣ、Ｓｉ3Ｎ4、ＢｅＯ、ＢＮ等の１種または２種以上を、主成分として含むセラミックが挙げられ、コストの点ではＡｌ2Ｏ3が好ましい。しかし、基板１の放熱性をさらに向上することを考慮すると、基板１の熱伝導率は８０Ｗ／ｍＫ以上、特に１５０Ｗ／ｍＫ以上であるのが好ましく、前記高い熱伝導率を達成するためには、ＡｌＮやＳｉＣが好ましい。また、半導体素子との熱膨張係数の差を小さくすることを考慮した場合も、ＡｌＮまたはＳｉＣが好ましい。
要するに、放熱性能を最優先するなら、ＡｌＮまたはＳｉＣによって基板１を形成するのが好ましく、放熱性能がさほど要求されない場合には、Ａｌ2Ｏ3によって基板１を形成するのが好ましい。ただし、機械的強度等の、基板１の、他の物性との兼ね合いや、基板１の製造コスト等を考慮すると、セラミックの場合、熱伝導率は３００Ｗ／ｍＫ以下であるのが好ましく、熱膨張係数は４×１０-6〜７×１０-6／℃であるのが好ましい。
また、枠体２は、基板１と積層した状態での、反り等の変形の発生を防止することや、半導体素子との熱膨張係数の差を小さくすること等を考慮すると、熱膨張係数が１０×１０-6／℃以下、特に４×１０-6〜７×１０-6／℃で、かつ、基板１の熱膨張係数との差が３×１０-6／℃以下、特に１×１０-6／℃以下である材料によって形成するのが好ましい。さらに言えば、基板１と同じ材料で枠体２を形成して、熱膨張係数の差を全く無くしてしまうのが好ましい。例えば、基板１をＡｌ2Ｏ3で形成する場合は、枠体２もＡｌ2Ｏ3で形成するのが好ましい。また、枠体２は、半導体素子が撮像素子である場合、遮光性を有しているのが好ましい。
基板１および枠体２を、共にセラミックによって形成する場合は、従来同様に、前記Ａｌ2Ｏ3等を主成分とし、さらに必要に応じて、ＳｉＯ2、ＭｇＯ、ＣａＯ、Ｃｒ2Ｏ3、ＭｎＯ2、ＴｉＯ2等の成分を、いわゆる焼結助剤として、周知の範囲で含有するセラミックの前駆体を、所定の立体形状となるように成形した後、焼結し、さらに必要に応じて研磨等すればよい。
本発明の構成は、基板１の面積が大きいほど有効であり、特に、ＡＰＳ−Ｃサイズ（２２．７×１５．１ｍｍ、面積３４２．８ｍｍ2）以上の大型の撮像素子を搭載することができる素子搭載領域１０ａの面積を確保するために、基板１の面積が５００ｍｍ2以上であるのが好ましく、１０００ｍｍ2以上であるのがさらに好ましい。基板１の面積の上限は、特に限定されないが、セラミック等で形成される基板１および枠体２と、樹脂によって形成される接合層３との、熱膨張係数の差による、反り等の変形の発生を防止することを考慮すると５０００ｍｍ2以下であるのが好ましい。
接合層３は、樹脂によって形成される。樹脂としては、従来公知の種々の樹脂が使用可能であるが、先に説明したように、１００〜２７０℃、好ましくは１００〜２００℃での加熱によって、基板１と枠体２とを気密に接合することができる、感熱接着性を有する樹脂が好ましい。
前記樹脂としては、例えば、加圧下で、前記温度範囲での加熱によって軟化または溶融した後、さらに、必要に応じて、非加圧下で加熱等することで、熱硬化反応して、高分子量の硬化物を生成して接合層３を形成する熱硬化性樹脂や、あるいは、加圧下で、前記温度範囲での加熱によって軟化または溶融した後、冷却することで固化して接合層３を形成する熱可塑性樹脂が挙げられる。
ただし、接合層３は、半導体素子ＩＤを、素子搭載領域１０ａ上に、はんだ付け等によって搭載する際や、搭載した半導体素子ＩＤとリード端子４との間を、ワイヤボンディング等によって接続する際、あるいは、リード端子４を、図示しない外部回路等と、はんだ付け等によって接続する際の熱履歴や、半導体素子ＩＤの駆動時の発熱等に対して、十分な耐熱性を有しているのが好ましい。耐熱性に優れた接合層を形成することを考慮すると、前記接合層を形成する樹脂としては、エポキシ系樹脂、熱硬化性ポリイミド系樹脂、ポリアミドイミド系樹脂等の、熱硬化性樹脂が好ましい。
また、図の例では、接合層３は、基板１の片面１０に設けられた樹脂の層と、枠体２の、基板１の片面１０に対向する面２１に設けられた樹脂の層とを、リード端子４を挟んで、加圧下で加熱することによって、一体に接合すると共に、樹脂が熱硬化性樹脂である場合は、さらに、必要に応じて非加圧下で加熱等して、樹脂を熱硬化させて形成された、基板１側の第１の接合層３１と、枠体２側の第２の接合層３２の２層構造に形成されている。
なお、図では、判りやすいように、第１の接合層３１と第２の接合層３２とを、別のハッチングで示しているが、実際には、接合時の、加圧下での加熱等によって軟化または溶融した、両接合層３１、３２を形成する樹脂が、両層の界面において渾然一体となって、両層の区別がつかなくなっている場合もある。
図の例のように、２層の樹脂の層を一体に接合して、第１および第２の接合層３１、３２からなる２層構造の接合層３を形成した場合には、加圧下で加熱した際に、前記２層の樹脂の層を形成する、加熱によって軟化または溶融した樹脂を、基板１と枠体２とリード端子４との間の領域に、良好に回り込ませて、前記領域に、隙間なく充てんした状態で、接合層３を形成することができる。そのため、基板１と枠体２とを、前記接合層３によって、気密性良く接合すると共に、リード端子４を、良好に気密を維持した状態で、接合層３を貫通させることができる。
前記接合層３のうち、基板１の片面１０と、リード端子４との間の領域を形成する第１の接合層３１は、素子搭載領域１０ａに撮像素子等の半導体素子ＩＤを搭載した後、例えば、ワイヤボンディング等によって、前記半導体素子ＩＤの端子（図示せず）を、リード端子４と接続する際のプロセス温度に近い１５０℃での、硬さを表す弾性率が１００ＭＰａ以上である必要がある。これにより、ワイヤボンディング等によって接続する際に、リード端子４を下支えする第１の接合層３１が柔らかすぎて、接続時の圧力を、リード端子４に十分に加えることができずに、接続不良が生じたり、接続時の圧力によって接合層３が変形して、気密が破られたりするのを防止することができる。
なお、第１の接合層３１の、１５０℃での弾性率は、前記第１の接合層３１が柔らかすぎて、前記問題が生じるのを、より確実に防止することを考慮すると４００ＭＰａ以上、中でも１０００ＭＰａ以上、特に３０００ＭＰａ以上であるのが好ましい。ただし、第１の接合層３１の弾性率が高すぎる場合には、前記第１の接合層３１を形成する樹脂の、加圧下での加熱時の流動性が低くなりすぎて、樹脂が、隅々まで、十分に行き渡りにくくなって、基板１と枠体２とを、気密性良く接合したり、リード端子４を、良好に気密を維持した状態で、接合層３を貫通させたりすることができないおそれがある。そのため、第１の接合層３１の、１５０℃での弾性率は、前記範囲内でも特に１００００ＭＰａ以下であるのが好ましい。
また、２層構造の接合層３のうち、第２の接合層３２は、２５〜２００℃での弾性率が、第１の接合層３１よりも小さいことが好ましく、特に１５０℃での弾性率が１００ＭＰａ以下であることがさらに好ましい。これにより、第２の接合層３２を形成する樹脂の、加圧下での加熱時の流動性を高めて、基板１と枠体２とを、より一層、気密性良く接合すると共に、リード端子４を、より一層、良好に気密を維持した状態で、接合層３を貫通させることが可能となる。
なお、第２の接合層３２を形成する樹脂の流動性をさらに向上することを考慮すると、前記第２の接合層３２の、１５０℃での弾性率は５０ＭＰａ以下、特に１０ＭＰａ以下であるのが好ましい。ただし、第２の接合層３２の弾性率が低すぎる場合には、前記第２の接合層３２を形成する樹脂の、加圧下での加熱時の流動性が高くなりすぎて、却って、基板１と枠体２とを、気密性良く接合することができないおそれがある。それと共に、リード端子４を、良好に気密を維持した状態で、接合層３を貫通させることができないおそれもある。そのため、第２の接合層３２の、１５０℃での弾性率は０．１ＭＰａ以上であるのが好ましい。
第１および第２の接合層３１、３２の弾性率を、それぞれ、前記範囲内に調整するためには、それぞれの接合層３１、３２を形成する樹脂の種類や分子構造、分子量、熱硬化性樹脂の場合は硬化度（架橋度）等を調整したり、樹脂中に無機微粒子等のフィラーを配合したり、前記フィラーの配合量を調整したりすればよい。
なお、本発明では、弾性率は、長さ８０ｍｍ、高さ４ｍｍ、幅１０ｍｍの試験片を作製して、日本工業規格ＪＩＳ Ｋ６９１１：１９９５「熱硬化性プラスチック一般試験方法」に所載の試験方法に準拠して測定して作図した荷重−たわみ曲線から、式(2)：
によって算出した曲げ弾性率Ｅf（ＭＰａ）でもって表すこととする。式中のＬvは支点間距離（ｍｍ）、Ｗは試験片の幅（＝１０ｍｍ）、ｈは試験片の高さ（＝４ｍｍ）、Ｆ／Ｙは荷重−たわみ曲線の直線部分のこう配（Ｎ／ｍｍ）である。
前記２層構造の接合層３１、３２等の、接合層３を形成する樹脂が熱硬化性樹脂である場合、前記熱硬化性樹脂の、硬化後のガラス転移温度は１３０℃以上であるのが好ましい。熱硬化性樹脂の硬化物のガラス転移温度が１３０℃未満では、半導体素子ＩＤを、素子搭載領域１０ａ上に、はんだ付け等によって搭載する際や、搭載した半導体素子ＩＤとリード端子４との間を、ワイヤボンディング等によって接続する際、あるいは、リード端子４を、図示しない外部回路等と、はんだ付け等によって接続する際の熱履歴や、半導体素子ＩＤの駆動時の発熱等によって、あるいは、温度サイクル試験等の、長期信頼性の尺度となる熱的加速試験等において、接合層３にクラックが発生したり、前記接合層３と、基板１や枠体２、リード端子４との界面ではく離が発生したりしやすい。
これは、熱硬化性樹脂の硬化物の熱膨張係数が、ガラス転移温度の前後で大きく変化するためである。そのため、基板１と枠体２とを、前記接合層３によって、気密性良く接合すると共に、リード端子４を、良好に気密を維持した状態で、接合層３を貫通させることができないおそれがある。これに対し、前記熱硬化性樹脂の、硬化後のガラス転移温度が１３０℃以上であれば、前記各種の熱履歴によってクラックやはく離が発生するのを、確実に防止して、基板１と枠体２とを、前記接合層３によって、気密性良く接合すると共に、リード端子４を、良好に気密を維持した状態で、接合層３を貫通させることが可能となる。なお、前記効果を、より一層、良好に発現させることを考慮すると、熱硬化性樹脂の、硬化後のガラス転移温度は、前記範囲内でも、特に１５０℃以上であるのが好ましい。
第１および第２の接合層３１、３２を形成する樹脂の層は、例えば、基板１の片面１０、および枠体２の、基板１の片面１０に対向する面２１に、それぞれ、前記樹脂の層を形成するための塗布液を塗布したのち、乾燥させる等して形成してもよいが、あらかじめ形成した樹脂のシートを、それぞれの面１０、２１に積層し、熱硬化性樹脂のシートの場合は、前記熱硬化性樹脂の硬化温度より低い温度に加熱して、仮圧着させて形成するのが好ましい。
このようにして形成される樹脂の層は、前記樹脂の層を形成するシートが均一な厚みに形成されるため、前記シートを使用して、２層構造の接合層３１、３２を形成することで、基板１と枠体２とを、より一層、精度良く平行に固定することが可能となる。具体的には、基板１の片面１０と、枠体２の上面２２との間の、前記ＪＩＳ Ｂ ００２２：１９８４「幾何公差のためのデータム」に規定された平行度を３０μｍ以下、好ましくは２０μｍ以下、より好ましくは１０μｍ以下という、高精度の平行状態に位置合わせすることができる。
前記シートを用いて、基板１と枠体２とを接合して、本発明の半導体素子搭載部材ＢＬを形成するには、まず、先に説明したように、基板１の片面１０、および枠体２の、基板１の片面１０に対向する面２１に、それぞれ、熱硬化性樹脂のシートを積層した後、前記熱硬化性樹脂の硬化温度より低い温度に加熱することで仮圧着させて、樹脂の層を形成する。
次に、多数のリード端子４をフレームと一体形成したリードフレームを、基板１側および枠体２側の樹脂の層で挟んだ状態で、例えば、熱プレス式の接合装置を用いて、基板１と枠体２とリードフレームの平行状態を維持しながら、加圧下で加熱する等して、２層の樹脂の層を形成する樹脂を、基板１と枠体２とリード端子４との間の領域に、良好に回り込ませて、前記領域に、隙間なく充てんしながら、両層を一体化させ、さらに必要に応じて、非加圧下で加熱等して、樹脂を熱硬化させて、基板１側の第１の接合層３１と、枠体２側の第２の接合層３２との２層構造を有する接合層３を形成する。そうすると、基板１と枠体２とが、良好な平行状態を維持した状態で、接合層３によって接合、一体化された半導体素子搭載部材ＢＬが製造される。
製造された半導体素子搭載部材ＢＬにおいて、接合層３によって接合された状態での、基板１の片面１０と、枠体２の、基板１の片面１０に対向する面２１との間の距離Ｔ1と、リード端子の、同方向の厚みＴ2とは、式(1)：
０．３×Ｔ1≦Ｔ2≦０．９５×Ｔ1 (1)
を満足していることが好ましい。距離Ｔ1と、リード端子４の厚みＴ2とが、前記式(1)を満足する範囲に設定されていれば、リード端子４の上下において、接合層３の厚みを十分に確保して、リード端子４を、さらに良好に気密を維持した状態で、接合層３を貫通させることができる。
また、リード端子４より基板１側の接合層３、つまり第１の接合層３１の厚みが大きくなりすぎて、前記第１の接合層３１が柔らかくなりすぎるのを抑制して、ワイヤボンディング等による接続時の圧力を、リード端子４に十分に加えることができずに、接続不良が生じたり、接続時の圧力によって接合層３が変形して、枠体２が傾いたりするのを、確実に防止することができる。なお、これらの効果を、より一層、良好に発言させることを考慮すると、前記距離Ｔ1と厚みＴ2とは、特に式(3)：
０．５×Ｔ1≦Ｔ2≦０．８×Ｔ1 (3)
を満足していることが、さらに好ましい。
本発明の半導体装置は、前記半導体素子搭載部材ＢＬの素子搭載領域１０ａに、図中に破線で示すように、半導体素子ＩＤを搭載し、次いで、ワイヤボンディング等によって、半導体素子ＩＤの端子を、素子搭載領域１０ａに露出されたリード端子４の先端部と接続した後、枠体２の上面２２に、同様の、接着性を有する樹脂等からなる接合層を介して、蓋体（いずれも図示せず）を、気密に接合することによって構成される。搭載される半導体素子ＩＤとしては、先に説明したように、ＣＣＤ撮像素子、ＣＭＯＳ撮像素子等の撮像素子が挙げられる。また、半導体素子ＩＤが撮像素子であるとき、蓋体としては、例えば光学ガラス等の、透光性の材料によって形成されたものが用いられる。
本発明の半導体装置によれば、半導体素子搭載部材ＢＬの素子搭載領域１０ａに搭載した半導体素子ＩＤと、枠体２の上面２２に、気密に接合した蓋体とを、高精度に位置合わせした状態で、半導体素子ＩＤを封止することができる。そのため、透光性を有する蓋体と、半導体素子ＩＤとしての撮像素子とを、高精度に位置合わせすることが可能となり、撮像素子の受光面が、デジタルカメラ等の光学系による投影像の結像面と一致しなくなる等の問題が発生するのを、確実に防止することができる。
〈実施例１〉
セラミック成分としての、所定量のＡｌ2Ｏ3、ＳｉＯ2、ＭｇＯ、ＣａＯ、Ｃｒ2Ｏ3、ＭｎＯ2、およびＴｉＯ2を、有機バインダ、溶剤、可塑剤、および分散剤と混合してスラリーを調製した後、前記スラリーを、スプレードライ法によって顆粒化した。次いで、前記顆粒を、所定形状のプレス金型を用いてプレス成形し、１５００℃で焼成した後、表面をラップ研磨して、図１〜図３に示すように、略矩形平板状の基板１と、外形が基板１と一致する略矩形状に形成されていると共に、その中央部に、略矩形状の通孔２０を備えた平面形状を有する枠体２とを形成した。
基板１は、リード端子４が配設される側の長辺の長さが４０ｍｍ、長辺と交差する短辺の長さが３０ｍｍ、面積が１２００ｍｍ2、厚みが１．４ｍｍであった。また、基板１の表裏両面の、前記ＪＩＳ Ｂ ００２２：１９８４「幾何公差のためのデータム」に規定された平行度は１０μｍ以下、矩形の対角線上における平面度は１０μｍ／４０ｍｍ以下であった。また、枠体２は、長辺の長さが４０ｍｍ、短辺の長さが３０ｍｍ、長辺側の枠の幅が３ｍｍ、短辺側の枠の幅が５．５ｍｍ、厚みが０．９ｍｍであった。また枠体２の表裏両面の平行度は１０μｍ以下、短辺の対角線上における、想定される平面度は１０μｍ／４０ｍｍ以下であった。
基板１の片面１０に形成される第１の接合層３１のもとになる樹脂の層、および枠体２の、基板１の片面１０に対向する面２１に形成される第２の接合層３２のもとになる樹脂の層としては、いずれも、熱硬化後の、１５０℃での弾性率が３２００ＭＰａとなる、未硬化のエポキシ樹脂からなるシートを用いた。
前記エポキシ樹脂のシートを、基板１の片面１０、および枠体２の面２１に、それぞれ、６０℃に加熱して３０秒間、仮圧着させた。また、Ｆｅ−Ｎｉ−Ｃｏ合金からなる薄板を、スタンピング金型を用いて打ち抜いて、多数のリード端子４をフレームと一体形成したリードフレームを作製した。リード端子の厚みＴ2＝０．２５ｍｍとした。
次に、基板１の片面１０、および枠体２の面２１に、それぞれ仮圧着させたエポキシ樹脂の層で、前記リードフレームの、リード端子４の部分を挟んだ状態で、熱プレス式の接合装置を用いて、加圧下で、まず１００℃で３０秒間、加熱した後、１５０℃に昇温して３０秒間、加熱し、さらに加圧を解除した無加圧下で、１８０℃に昇温して６０分間、加熱してエポキシ樹脂を硬化させると共に、一体化させて、第１の接合層３１と第２の接合層の２層構造を有する接合層３を形成し、さらに、リード端子４をフレームから切り離して、図１〜図３に示す半導体素子搭載部材ＢＬを製造した。
接合層３によって接合された状態での、基板１の片面１０と、枠体２の、基板１の片面１０に対向する面２１との間の距離Ｔ1は０．３５ｍｍ、Ｔ2＝０．７１×Ｔ1であった。また、基板１の片面１０と、枠体２の上面２２との間の、ＪＩＳ Ｂ ００２２：１９８４「幾何公差のためのデータム」に規定された平行度を測定したところ、８μｍであって、基板１と枠体２とは、高精度の平行状態に位置合わせされていることが確認された。
また、素子搭載領域１０ａに露出したリード端子４の先端部に、直径３０μｍφのＡｕワイヤをワイヤボンディングした後、アメリカ国防総省／軍用規格ＭＩＬ−ＳＴＤ−８８３Ｅ：１９９６（Ｎ−４）「試験方法の規格−マイクロサーキット（Ｎ−４まで含む）」のＭＥＴＨＯＤ ２０１．７に規定された方法に則って、ワイヤプル強度を測定したところ、１２ｇであった。半導体装置の信頼性を考慮すると、ワイヤプル強度は６ｇ以上、特に、用途によっては８ｇ以上であるのが好ましいことから、実施例１では、Ａｕワイヤが良好に接続されていることが確認された。
さらに、同じ規格のＭＥＴＨＯＤ １０１４．９に規定された方法に則って、基板１と枠体２との間のＨｅリークレートを測定したところ、１．２×１０-9ａｔｍ ｃｃ／ｓｅｃであった。半導体装置の信頼性を考慮すると、Ｈｅリークレートは５×１０-9ａｔｍ ｃｃ／ｓｅｃ以下、特に、２×１０-9ａｔｍ ｃｃ／ｓｅｃ以下であるのが好ましいことから、実施例１では、基板１と枠体２との間が、接合層３によって気密に接合されていると共に、リード端子４が、接合層３を、良好に気密を維持しながら貫通されていることが確認された。
〈実施例２〜４、比較例１、２〉
基板１の片面１０に形成される第１の接合層３１のもとになる樹脂の層、および枠体２の、基板１の片面１０に対向する面２１に形成される第２の接合層３２のもとになる樹脂の層として、いずれも、熱硬化後の、１５０℃での弾性率が、それぞれ、表１に示す値となる、未硬化のエポキシ樹脂からなるシートを用いたこと以外は、実施例１と同様にして、同形状、同寸法の半導体素子搭載部材ＢＬを製造した。
製造した半導体素子搭載部材ＢＬの、基板１の片面１０と、枠体２の上面２２との間の平行度を、実施例１と同様にして測定したところ、９〜１２μｍであって、いずれのものも、基板１と枠体２とは、高精度の平行状態に位置合わせされていることが確認された。
また、素子搭載領域１０ａに露出したリード端子４の先端部に、直径３０μｍφのＡｕワイヤをワイヤボンディングした後、実施例１と同様にして、ワイヤプル強度を測定したところ、実施例２、３は、それぞれ９ｇ（実施例２）、８ｇ（実施例３）であって、良好に接続されていることが確認された。また、実施例４は７ｇであって、実施例１〜３よりわワイヤプル強度が低いものの、良好に接続されていることが確認された。しかし、比較例１、２は、それぞれ５ｇ（比較例１）、４ｇ（比較例２）であって、ワイヤボンディングの際に、リード端子４を下支えする第１の接合層３１が柔らかすぎて、接続時の圧力をリード端子４に十分に加えることができずに、ワイヤプル強度が大きく低下していることが判った。
さらに、実施例１と同様にして、基板１と枠体２との間のＨｅリークレートを測定したところ、０．７×１０-9〜１．１×１０-9ａｔｍ ｃｃ／ｓｅｃであって、いずれのものも、基板１と枠体２との間が、接合層３によって気密に接合されていると共に、リード端子４が、接合層３を、良好に気密を維持しながら貫通されていることが確認された。
〈比較例３〉
基板１の片面１０、および枠体２の、基板１の片面１０に対向する面２１に、樹脂の層に代えて、低融点ガラスを含むペーストを、スクリーン印刷によって、所定の平面形状となるように印刷し、焼成して、それぞれの面に、低融点ガラスの層を形成すると共に、形成した低融点ガラスの層で、リードフレームの、リード端子４の部分を挟んだ状態で、トンネル型の連続式加熱炉を通して３８０℃に加熱することで、低融点ガラスの層を溶融させ、一体化させて接合層を形成したこと以外は、実施例１と同様にして、同形状、同寸法の半導体素子搭載部材ＢＬを製造した。
製造した半導体素子搭載部材ＢＬの、基板１の片面１０と、枠体２の上面２２との間の平行度を、実施例１と同様にして測定したところ、６３μｍであって、低融点ガラスが溶融する際に、枠体２が、基板１に対して傾きを生じた状態で固定されてしまったことが判った。
また、素子搭載領域１０ａに露出したリード端子４の先端部に、直径３０μｍφのＡｕワイヤをワイヤボンディングした後、実施例１と同様にして、ワイヤプル強度を測定したところ、１０ｇであって、良好に接続されていることが確認された。
さらに、実施例１と同様にして、基板１と枠体２との間のＨｅリークレートを測定したところ、１．１×１０-9ａｔｍ ｃｃ／ｓｅｃであって、基板１と枠体２との間が、接合層３によって気密に接合されていると共に、リード端子４が、接合層３を、良好に気密を維持しながら貫通されていることが確認された。以上の結果を表１にまとめた。
実施例５〜８：
枠体２の、基板１の片面１０に対向する面２１に形成される、第２の接合層３２のもとになる樹脂の層として、熱硬化後の、１５０℃での弾性率が、それぞれ、表１に示す値となる、未硬化のエポキシ樹脂からなるシートを用いたこと以外は、実施例１と同様にして、同形状、同寸法の半導体素子搭載部材ＢＬを製造した。
製造した半導体素子搭載部材ＢＬの、基板１の片面１０と、枠体２の上面２２との間の平行度を、実施例１と同様にして測定したところ、９〜１３μｍであって、いずれのものも、基板１と枠体２とは、高精度の平行状態に位置合わせされていることが確認された。
また、素子搭載領域１０ａに露出したリード端子４の先端部に、直径３０μｍφのＡｕワイヤをワイヤボンディングした後、実施例１と同様にして、ワイヤプル強度を測定したところ、１１〜１４ｇであって、いずれのものも、良好に接続されていることが確認された。
さらに、実施例と同様にして、基板１と枠体２との間のＨｅリークレートを測定したところ、０．５×１０-9〜１．１×１０-9ａｔｍ ｃｃ／ｓｅｃであって、いずれのものも、基板１と枠体２との間が、接合層３によって気密に接合されていると共に、リード端子４が、接合層３を、良好に気密を維持しながら貫通されていることが確認された。また、第２の接合層３２の弾性率が低いほど、気密性を向上でき、第２の接合層３２の弾性率の好適な範囲は１００ＭＰａ以下であることも確認された。
さらに、弾性率の低い第２の接合層３２を、弾性率の高い第１の接合層３１と組み合わせることで、前記実施例２〜４、比較例１、２に比べて、同等、またはそれ以上の気密性を維持しながら、なおかつ、高いワイヤプル強度を維持して、良好な接続を確保できることも確認された。以上の結果を、実施例１の結果と共に、表２にまとめた。
〈実施例９〜１２〉
第１および第２の接合層３１、３２のもとになる、未硬化のエポキシ樹脂のシートの厚みを調整して、接合層３によって接合された状態での、基板１の片面１０と、枠体２の、基板１の片面１０に対向する面２１との間の距離Ｔ1を０．３５ｍｍに維持しながら、リード端子４の厚みＴ2を０．３ｍｍ（実施例９、Ｔ2＝０．８６×Ｔ1）、０．２ｍｍ（実施例１０、Ｔ2＝０．５７×Ｔ1）、０．１５ｍｍ（実施例１１、Ｔ2＝０．４３×Ｔ1）、０．１ｍｍ（実施例１２、Ｔ2＝０．２９×Ｔ1）としたこと以外は、実施例１と同様にして、前記厚み以外は同形状、同寸法の半導体素子搭載部材ＢＬを製造した。
製造した半導体素子搭載部材ＢＬの、基板１の片面１０と、枠体２の上面２２との間の平行度を、実施例１と同様にして測定したところ、５〜２２μｍであって、いずれのものも、基板１と枠体２とは、高精度の平行状態に位置合わせされているものの、その中でも、リード端子４の厚みを大きくするほど、平行状態の精度を向上できることが確認された。
また、素子搭載領域１０ａに露出したリード端子４の先端部に、直径３０μｍφのＡｕワイヤをワイヤボンディングした後、実施例１と同様にして、ワイヤプル強度を測定したところ、１１〜１４ｇであって、いずれのものも、良好に接続されているものの、その中でも、リード端子４の厚みを大きくするほど、ワイヤプル強度を向上して、確実に接続できることが確認された。
さらに、実施例１と同様にして、基板１と枠体２との間のＨｅリークレートを測定したところ、１．０×１０-9〜２．３×１０-9ａｔｍ ｃｃ／ｓｅｃであって、いずれのものも、基板１と枠体２との間が、接合層３によって気密に接合されていると共に、リード端子４が、接合層３を、良好に気密を維持しながら貫通されているものの、その中でも、リード端子４の厚みを小さくするほど、より良好に、気密を維持できることが確認された。
そして、これらの結果から、接合層３によって接合された状態での、基板１の片面１０と、枠体２の、基板１の片面１０に対向する面２１との間の距離Ｔ1と、リード端子４の、同方向の厚みＴ2とは、前記式(1)を満足する範囲内にあるのが好ましく、特に、前記式(3)を満足する範囲内にあるのが好ましいことが確認された。以上の結果を、実施例１の結果と共に、表３にまとめた。
〈実施例１３〉
基板１および枠体２の、長辺の長さを３０ｍｍ、短辺の長さを２０ｍｍ、基板１の面積を６００ｍｍ2としたこと以外は、実施例１と同様にして、前記長さと面積以外は同形状、同寸法の半導体素子搭載部材ＢＬを製造した。
〈実施例１４〉
基板１および枠体２の、長辺の長さを２０ｍｍ、短辺の長さを１０ｍｍ、基板１の面積を２００ｍｍ2としたこと以外は、実施例１と同様にして、前記長さと面積以外は同形状、同寸法の半導体素子搭載部材ＢＬを製造した。
〈比較例４〉
基板１および枠体２の、長辺の長さを３０ｍｍ、短辺の長さを２０ｍｍ、基板１の面積を６００ｍｍ2としたこと以外は、比較例３と同様にして、前記長さと面積以外は同形状、同寸法の半導体素子搭載部材ＢＬを製造した。
〈比較例５〉
基板１および枠体２の、長辺の長さを２０ｍｍ、短辺の長さを１０ｍｍ、基板１の面積を２００ｍｍ2としたこと以外は、比較例３と同様にして、前記長さと面積以外は同形状、同寸法の半導体素子搭載部材ＢＬを製造した。
製造した半導体素子搭載部材ＢＬの、基板１の片面１０と、枠体２の上面２２との間の平行度を前記と同様にして測定したところ、比較例３〜５は、いずれも、平行度が３２〜６３μｍと大きいことから、従来の、低融点ガラスを用いた接合構造では、基板１の大きさに拘らず、低融点ガラスが溶融する際に、枠体２が、基板１に対して傾きを生じた状態で固定されてしまうことが判った。これに対し、実施例１、１２、１３は、いずれも、平行度が５〜８μｍであって、いずれのものも、基板１と枠体２とは、高精度の平行状態に位置合わせされていることが確認された。
そして、これらの結果から、本発明の構成によれば、基板１の面積に拘らず、枠体２を、高精度の平行状態に位置合わせできることが確認された。また、このことから、基板１の面積が５００ｍｍ2以上、特に、１０００ｍｍ2以上という大型の半導体素子搭載部材ＢＬにおいて、本発明の効果が顕著になることが確認された。以上の結果を、実施例１、比較例３の結果と共に、表４にまとめた。

Claims (11)

  1. 片面に素子搭載領域を有する基板と、前記素子搭載領域を囲む枠体と、前記枠体を、基板の片面に、素子搭載領域を囲んで気密に接合した接合層と、前記接合層の、厚み方向の中間位置を、接合層による気密を維持しつつ貫通して、素子搭載領域内に突出したリード端子とを有する半導体素子搭載部材であって、接合層が、樹脂によって形成されていると共に、前記接合層のうち、基板の片面とリード端子との間の領域が、素子搭載領域内に延設されて、枠体側の面が露出されたリード端子を、基板側から下支えしており、かつ、前記領域の、１５０℃での弾性率が１００ＭＰａ以上であることを特徴とする半導体素子搭載部材。
  2. 接合層のうち、基板の片面とリード端子との間の領域の、１５０℃での弾性率が４００ＭＰａ以上である請求項１記載の半導体素子搭載部材。
  3. 接合層が、基板の片面に設けられた、１５０℃での弾性率が１００ＭＰａ以上である第１の接合層のもとになる樹脂の層と、枠体の、基板の片面に対向する面に設けられた、第２の接合層のもとになる樹脂の層とを、リード端子を挟んで、一体に接合することで形成されている請求項１記載の半導体素子搭載部材。
  4. 第２の接合層の、１５０℃での弾性率が、第１の接合層の、１５０℃での弾性率よりも小さい請求項３記載の半導体素子搭載部材。
  5. 接合層によって接合された状態での、基板の片面と、枠体の、基板の片面に対向する面との間の距離Ｔ１と、リード端子の、同方向の厚みＴ２とが、式（１）：
    ０．３×Ｔ１≦Ｔ２≦０．９５×Ｔ１ （１）
    を満足する請求項１記載の半導体素子搭載部材。
  6. 基板の熱伝導率が１０Ｗ／ｍＫ以上、熱膨張係数が１０×１０−６／℃以下である請求項１記載の半導体素子搭載部材。
  7. 基板が、ＡｌＮ、Ａｌ２Ｏ３およびＳｉＣからなる群より選ばれる少なくとも１種を含むセラミックからなる請求項６記載の半導体素子搭載部材。
  8. 枠体の熱膨張係数が１０×１０−６／℃以下で、かつ枠体の熱膨張係数と、基板の熱膨張係数との差が３×１０−６／℃以下である請求項６記載の半導体素子搭載部材。
  9. 基板の面積が５００ｍｍ２以上である請求項１記載の半導体素子搭載部材。
  10. 請求項１記載の半導体素子搭載部材の素子搭載領域に半導体素子が搭載されると共に、枠体の上面に、蓋体が、気密に接合されたことを特徴とする半導体装置。
  11. 半導体素子が撮像素子であると共に、蓋体が、透光性の材料によって形成されている請求項１０記載の半導体装置。
JP2007504712A 2005-02-23 2006-02-21 半導体素子搭載部材とそれを用いた半導体装置 Expired - Fee Related JP4829877B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007504712A JP4829877B2 (ja) 2005-02-23 2006-02-21 半導体素子搭載部材とそれを用いた半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005047480 2005-02-23
JP2005047480 2005-02-23
JP2007504712A JP4829877B2 (ja) 2005-02-23 2006-02-21 半導体素子搭載部材とそれを用いた半導体装置
PCT/JP2006/303021 WO2006090684A1 (ja) 2005-02-23 2006-02-21 半導体素子搭載部材とそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JPWO2006090684A1 JPWO2006090684A1 (ja) 2008-08-07
JP4829877B2 true JP4829877B2 (ja) 2011-12-07

Family

ID=36927324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007504712A Expired - Fee Related JP4829877B2 (ja) 2005-02-23 2006-02-21 半導体素子搭載部材とそれを用いた半導体装置

Country Status (3)

Country Link
JP (1) JP4829877B2 (ja)
TW (1) TW200636940A (ja)
WO (1) WO2006090684A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5038156B2 (ja) * 2005-12-27 2012-10-03 住友電気工業株式会社 半導体素子搭載部材、その製造方法、及び半導体装置
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6757862B2 (ja) 2018-01-16 2020-09-23 富士フイルム株式会社 撮像ユニット及び撮像装置
JP7008169B2 (ja) * 2019-10-11 2022-01-25 日本碍子株式会社 パッケージ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291206A (ja) * 1993-03-31 1994-10-18 Sony Corp 半導体装置
JP2002076313A (ja) * 2000-08-28 2002-03-15 Canon Inc 固体撮像装置
JP2002158930A (ja) * 2000-11-16 2002-05-31 Canon Inc 固体撮像装置、その製造方法及びシステム
JP2002237581A (ja) * 2001-02-07 2002-08-23 Canon Inc 固体撮像装置
JP2002305261A (ja) * 2001-01-10 2002-10-18 Canon Inc 電子部品及びその製造方法
JP2002353352A (ja) * 2001-05-30 2002-12-06 Kyocera Corp 撮像素子収納用パッケージ
JP2004172511A (ja) * 2002-11-22 2004-06-17 Yoshikawa Kogyo Co Ltd 半導体光センサー

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999048145A1 (fr) * 1998-03-19 1999-09-23 Hitachi, Ltd. Dispositif a semi-conducteur, procede de fabrication et structure de montage associes
JP3853979B2 (ja) * 1998-06-16 2006-12-06 日東電工株式会社 半導体装置の製法
JP4494745B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291206A (ja) * 1993-03-31 1994-10-18 Sony Corp 半導体装置
JP2002076313A (ja) * 2000-08-28 2002-03-15 Canon Inc 固体撮像装置
JP2002158930A (ja) * 2000-11-16 2002-05-31 Canon Inc 固体撮像装置、その製造方法及びシステム
JP2002305261A (ja) * 2001-01-10 2002-10-18 Canon Inc 電子部品及びその製造方法
JP2002237581A (ja) * 2001-02-07 2002-08-23 Canon Inc 固体撮像装置
JP2002353352A (ja) * 2001-05-30 2002-12-06 Kyocera Corp 撮像素子収納用パッケージ
JP2004172511A (ja) * 2002-11-22 2004-06-17 Yoshikawa Kogyo Co Ltd 半導体光センサー

Also Published As

Publication number Publication date
TW200636940A (en) 2006-10-16
JPWO2006090684A1 (ja) 2008-08-07
WO2006090684A1 (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
US6713844B2 (en) Semiconductor-chip mounting substrate having at least one projection thereon and a pressure holding means
US5851847A (en) Photonic device and process for fabricating the same
JP6296687B2 (ja) 電子部品、電子モジュールおよびこれらの製造方法。
US6825540B2 (en) Miniaturized, resin-sealed solid state imaging apparatus
JP6214337B2 (ja) 電子部品、電子機器および電子部品の製造方法。
CN109863601B (zh) 摄像模块
US10580711B2 (en) Electronic device mounting board and electronic package
JP2007206336A (ja) 光モジュールおよびその製造方法
JP4829877B2 (ja) 半導体素子搭載部材とそれを用いた半導体装置
JP2002270647A (ja) 半導体チップ実装基板およびその製造方法
JP7059237B2 (ja) 電子部品、電子モジュールおよびこれらの製造方法
JP2003174574A (ja) 固体撮像装置およびその製造方法
JPH04137663A (ja) 固体撮像装置
US20160366774A1 (en) Electronic component and method for manufacturing electronic module
JP6567934B2 (ja) 撮像装置
KR20170037555A (ko) 카메라의 이미지 센서용 기판 구조체
JP7340009B2 (ja) 電子部品モジュール、及び、窒化珪素回路基板
CN108450036B (zh) 摄像元件安装用基板及摄像装置
JP2012054487A (ja) 電子装置
KR102671539B1 (ko) 전자 부품 모듈, 및 질화규소 회로 기판
JP2005217322A (ja) 固体撮像装置用半導体素子とそれを用いた固体撮像装置
JP6908506B2 (ja) 撮像装置
JP7192100B2 (ja) 窒化珪素回路基板、及び、電子部品モジュール
KR102535250B1 (ko) 열충격 버퍼부를 포함하는 패키지 및 상기 패키지의 제조방법
JP2010103456A (ja) 撮像素子収納用パッケージおよび撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees