JP6757862B2 - 撮像ユニット及び撮像装置 - Google Patents

撮像ユニット及び撮像装置 Download PDF

Info

Publication number
JP6757862B2
JP6757862B2 JP2019566467A JP2019566467A JP6757862B2 JP 6757862 B2 JP6757862 B2 JP 6757862B2 JP 2019566467 A JP2019566467 A JP 2019566467A JP 2019566467 A JP2019566467 A JP 2019566467A JP 6757862 B2 JP6757862 B2 JP 6757862B2
Authority
JP
Japan
Prior art keywords
stress relaxation
image pickup
circuit board
linear expansion
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019566467A
Other languages
English (en)
Other versions
JPWO2019142785A1 (ja
Inventor
大輔 楠田
大輔 楠田
智行 河合
智行 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Application granted granted Critical
Publication of JP6757862B2 publication Critical patent/JP6757862B2/ja
Publication of JPWO2019142785A1 publication Critical patent/JPWO2019142785A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50Constructional details
    • H04N23/54Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/59Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、撮像ユニット及び撮像装置に関する。
CCD(Charge Coupled Device)イメージセンサ又はCMOS(Complementary Metal OXide Semiconductor)イメージセンサ等の撮像素子の高解像度化に伴い、デジタルスチルカメラ、デジタルビデオカメラ、スマートフォン等の携帯電話機、又はタブレット端末等の撮像機能を有する情報機器の需要が急増している。なお、以上のような撮像機能を有する情報機器を撮像装置と称する。
撮像装置は、半導体チップである撮像素子チップと、この撮像素子チップを収容するパッケージと、このパッケージが実装される回路基板と、を含む撮像ユニットを備える。
特許文献1,2には、半導体チップと、この半導体チップを収容するパッケージと、このパッケージが実装される回路基板と、を含むユニットの構造が開示されている。
特許文献3には、熱電変換モジュールが開示されている。この熱電変換モジュールでは、セラミック基板両面に熱膨張率(線膨張率)が実質的に同じ金属が接合されることにより、熱膨張率差に起因するセラミック基板の反りを低減して、クラックの発生を抑制している。
日本国特開2010−62236号公報 日本国特開2009−111180号公報 日本国特開2017−130596号公報
半導体チップを収容するパッケージを回路基板に実装する際には、パッケージと回路基板とをハンダによって電気的に接続する工程において、ユニットが高温状態に置かれる。この工程の終了後、ユニットの温度が低下すると、ユニットの構成部品の線膨張係数の違いによって、バイメタル効果による反りが発生する。
半導体チップが撮像素子チップである場合には、バイメタル効果による反りによって撮像素子チップの受光面の平坦性が確保できなくなる。このように受光面が反ると、受光面の周辺部においては焦点がずれることになり、撮像画質に影響を与える。撮像素子チップのサイズが大きい場合には、バイメタル効果による反りへの対策が特に重要となる。特許文献1−3では、こういった撮像素子チップの反りの課題については認識していない。
本発明は、上記事情に鑑みてなされたものであり、撮像素子チップの反りを防いで撮像画質を向上させることのできる撮像ユニットと、この撮像ユニットを備える撮像装置を提供することを目的とする。
本発明の撮像ユニットは、撮像素子チップと、上記撮像素子チップが接着され、且つ上記撮像素子チップと電気的に接続された固定部材と、上記固定部材に複数の導電性部材を介して固定された回路基板と、上記回路基板の上記固定部材が固定されている側の面を第一の面とし、上記回路基板の上記第一の面の反対側の面を第二の面とし、上記第二の面に固定された応力緩和部材と、を備え、上記固定部材の線膨張係数は、上記回路基板の線膨張係数よりも小さく、且つ上記応力緩和部材の線膨張係数以上になっており、上記応力緩和部材の線膨張係数は、上記回路基板の線膨張係数よりも小さくなっており、上記応力緩和部材は、上記撮像素子チップの受光面に垂直な方向から見た状態において、上記撮像素子チップと上記固定部材との接着部分の全体に重なっているものである。
本発明の撮像装置は、上記撮像ユニットを備えるものである。
本発明によれば、撮像素子の反りを防いで撮像画質を向上させることのできる撮像ユニットと、この撮像ユニットを備える撮像装置を提供することができる。
本発明の撮像装置の一実施形態であるデジタルカメラ100の概略構成を示す図である。 図1に示すデジタルカメラ100における撮像ユニット50を回路基板52側から見た背面図である。 図2に示す撮像ユニット50のA−A線の断面模式図である。 撮像ユニット50の第一の変形例である撮像ユニット50Aの背面図である。 撮像ユニット50の第二の変形例である撮像ユニット50Bの背面図である。 撮像ユニット50の第三の変形例である撮像ユニット50Cの背面図である。 撮像ユニット50の第四の変形例である撮像ユニット50Dの図3に対応する断面模式図である。 撮像ユニット50の第五の変形例である撮像ユニット50Eの図3に対応する断面模式図である。
以下、本発明の実施形態について図面を参照して説明する。
図1は、本発明の撮像装置の一実施形態であるデジタルカメラ100の概略構成を示す図である。
図1に示すデジタルカメラ100は、撮像レンズ41と、絞り42と、レンズ駆動部43と、絞り駆動部44と、レンズ制御部45と、を有するレンズ装置40を備える。
レンズ装置40は、デジタルカメラ100本体に着脱可能なものであってもよいし、デジタルカメラ100本体と一体化されたものであってもよい。
撮像レンズ41は光軸方向に移動可能なフォーカスレンズ又はズームレンズ等を含む。
レンズ装置40のレンズ制御部45は、デジタルカメラ100のシステム制御部11と有線又は無線によって通信可能に構成される。
レンズ制御部45は、システム制御部11からの指令にしたがい、レンズ駆動部43を介して撮像レンズ41に含まれるフォーカスレンズを駆動してフォーカスレンズの主点の位置を変更したり、絞り駆動部44を介して絞り42の開口量を制御したりする。
デジタルカメラ100は、更に、撮像光学系を通して被写体を撮像するための撮像ユニット50と、システム制御部11と、操作部14と、を備える。
撮像ユニット50は、CCD型イメージセンサ又はCMOS型イメージセンサ等の撮像素子51と、撮像素子51が実装された回路基板52と、を備える。
撮像素子51は、複数の画素が二次元状に配置された受光面(後述の受光面10)を有し、撮像光学系によってこの受光面に結像される被写体像をこの複数の画素によって電気信号(画素信号)に変換して出力する。
システム制御部11は、撮像素子51を駆動し、レンズ装置40の撮像光学系を通して撮像した被写体像を撮像画像信号として出力させる。
システム制御部11には、操作部14を通してユーザからの指示信号が入力される。
システム制御部11は、デジタルカメラ100全体を統括制御するものであり、ハードウェア的な構造は、プログラムを実行して処理を行う各種のプロセッサである。
各種のプロセッサとしては、プログラムを実行して各種処理を行う汎用的なプロセッサであるCPU(Central Prosessing Unit)、FPGA(Field Programmable Gate Array)等の製造後に回路構成を変更可能なプロセッサであるプログラマブルロジックデバイス(Programmable Logic Device:PLD)、又はASIC(Application Specific Integrated Circuit)等の特定の処理を実行させるために専用に設計された回路構成を有するプロセッサである専用電気回路等が含まれる。
これら各種のプロセッサの構造は、より具体的には、半導体素子等の回路素子を組み合わせた電気回路である。
システム制御部11は、各種のプロセッサのうちの1つで構成されてもよいし、同種又は異種の2つ以上のプロセッサの組み合わせ(例えば、複数のFPGAの組み合わせ又はCPUとFPGAの組み合わせ)で構成されてもよい。
更に、このデジタルカメラ100の電気制御系は、RAM(Random Accsess Memory)から構成されるメインメモリ16と、メインメモリ16へのデータ記憶及びメインメモリ16からのデータ読み出しの制御を行うメモリ制御部15と、撮像ユニット50から出力される撮像画像信号に対しデジタル信号処理を行ってJPEG(Joint Photographic Experts Group)形式等の各種フォーマットにしたがった撮像画像データを生成するデジタル信号処理部17と、記憶媒体21へのデータ記憶及び記憶媒体21からのデータ読み出しの制御を行う外部メモリ制御部20と、有機EL(electroluminescence)ディスプレイ又は液晶ディスプレイ等で構成される表示部23と、表示部23の表示を制御する表示制御部22と、を備える。
図2は、図1に示すデジタルカメラ100における撮像ユニット50を回路基板52側から見た背面図である。図3は、図2に示す撮像ユニット50のA−A線の断面模式図である。
図3に示すように、撮像ユニット50は、撮像素子51と、回路基板52と、一対の板状の応力緩和部材53と、を備える。
撮像素子51は、凹部を有するパッケージ2と、パッケージ2の凹部の底面に固定された撮像素子チップ1と、パッケージ2の凹部の側壁の上面に接着材4により固定され、パッケージ2の凹部を閉じて撮像素子チップ1を封止する保護カバー3と、を備える。パッケージ2は固定部材を構成する。
撮像素子チップ1は、フォトダイオード等の光電変換素子、及び、光電変換素子に蓄積された電荷を信号に変換して読み出す読み出し回路等が形成された受光面10を含む半導体チップである。撮像素子チップ1は、図2に示すように平面形状が矩形であり、ダイボンド材として用いられる樹脂等の接着部材5によってパッケージ2に固定されている。
図3には、撮像素子チップ1の受光面10に垂直な方向Zと、撮像素子チップ1の長手方向である方向Xとが示されている。また、図2には、撮像素子チップ1の短手方向である方向Yが示されている。図2は、この方向Zに向かって撮像ユニット50を背面側からみた図である。
図2に示すように、接着部材5は、平面形状が略矩形となっている。接着部材5は、撮像素子チップ1の4つの角部付近において撮像素子チップ1とパッケージ2との間に配置されている。撮像素子チップ1とパッケージ2とは、例えば撮像素子チップ1の外周に沿って枠状に形成された1つの接着部材5によって接着されていてもよい。図2において接着部材5が形成されている領域は、撮像素子チップ1とパッケージ2とを接着している接着部分を構成している。
パッケージ2は、アルミナセラミック等の絶縁材料で構成されたもの、又は、タングステン等の導電性部材からなる導電層とアルミナセラミック等の絶縁材料から絶縁層とが積層された多層構造のもの等が用いられる。
パッケージ2の凹部の底面には、図示省略の多数の端子が形成されており、これら端子と、撮像素子チップ1に形成されている電極パッドとが図示省略の導電性ワイヤ等によって電気的に接続されている。また、パッケージ2の保護カバー3が固定される側と反対側の背面には、パッケージ2の凹部の底面に形成された各端子と電気的に接続された端子が露出している。
回路基板52は、パッケージ2における保護カバー3が固定される側と反対側の背面に、複数の導電性部材7(図3参照)によって接着されて固定されている。パッケージ2のこの背面に露出した上記の複数の端子の各々に、この導電性部材7が接触している。
回路基板52は、図2に示す例では、中央に開口52kを有する枠状且つ板状の部材である。回路基板52には、撮像素子チップ1を駆動する回路及び撮像素子チップ1から出力される信号を処理する回路等が形成されている。回路基板52のパッケージ2と固定されている側の第一の面52a(図3参照)には、導電性部材7と接触する位置に、これら回路の端子が形成されている。
したがって、回路基板52に含まれる回路と、パッケージ2の背面に形成された各端子とは、導電性部材7によって電気的に接続されている。
導電性部材7は、図2に示すように、平面形状が枠状の破線で示す領域7Aに配置されている。導電性部材7は、接着性を持つ導電性材料で構成されていればよく、例えば、錫と銅の合金からなるハンダが用いられる。
図3に示すように、応力緩和部材53は、回路基板52の第一の面52aの反対側の第二の面52bに接着剤等によって固定されている。
図2に示すように、回路基板52の第二の面52bには、それぞれ方向Yに沿って延びる2つの矩形状の応力緩和部材53が固定されている。
応力緩和部材53の線膨張係数は、回路基板52の線膨張係数よりも小さくなっている。応力緩和部材53は、例えば、セラミック、タングステン、又はセラミックとタングステンの積層構造等のパッケージ2と同等の剛性を持つものが好ましく用いられる。
パッケージ2の線膨張係数は、回路基板52の線膨張係数よりも小さく、且つ応力緩和部材53の線膨張係数以上になっている。
このように、パッケージ2と回路基板52と応力緩和部材53の線膨張係数は、回路基板52が最も大きくなっている。線膨張係数が大きい回路基板52を、回路基板52よりも線膨張係数が小さいパッケージ2及び応力緩和部材53にて挟む構成により、回路基板52にかかる応力が緩和されている。回路基板52の応力が緩和されることで、回路基板52が固定されているパッケージ2の反りが軽減され、これにより、撮像素子チップ1の反りを軽減することが可能になる。
図2に示すように、応力緩和部材53は、方向Zから見た状態において、撮像素子チップ1とパッケージ2とを固定している4つの接着部材5(上述した接着部分と同義)の各々の全体と重なる大きさ及び位置にて形成されている。また、応力緩和部材53は、方向Zから見た状態において、導電性部材7が配置された領域7Aの少なくとも一部と重なっている。
以上のように構成された撮像ユニット50は、撮像素子51と回路基板52とを導電性部材7によって固定する工程において高温下に置かれると、線膨張係数の大きい回路基板52が大きく膨張する。そして、この工程が終わって撮像ユニット50が常温に戻ると、回路基板52が大きく収縮する。
このように、撮像ユニット50が常温に戻ったときに回路基板52に加わる応力は、導電性部材7を経由してパッケージ2に伝達され、更に、接着部材5を経由して撮像素子チップ1に伝達される。
撮像ユニット50では、方向Zから見た状態にて、応力緩和部材53が接着部材5を完全に覆った構成となっている。このように、回路基板52から撮像素子チップ1に伝達する応力の経路と重なる位置に応力緩和部材53があることで、回路基板52にかかる応力のうち、接着部材5と重なる部分にかかる応力を効果的に低減することができる。この結果、撮像素子チップ1に伝達する応力を低減することができ、受光面10の反りの発生を防ぐことができる。
また、撮像ユニット50では、方向Zから見た状態にて、応力緩和部材53が一部の導電性部材7を覆った構成となっている。このように、回路基板52から撮像素子チップ1に伝達する応力の経路である導電性部材7と重なる位置にも応力緩和部材53があることで、回路基板52からパッケージ2に伝達される応力を効果的に低減することができる。この結果、撮像素子チップ1に伝達する応力を更に低減することができ、受光面10の反りを更に防止することができる。
図4は、撮像ユニット50の第一の変形例である撮像ユニット50Aの背面図である。図4に示す撮像ユニット50Aは、応力緩和部材53が応力緩和部材53aに変更された点を除いては撮像ユニット50と同じ構成である。
図4に示すように、回路基板52の第二の面52bには、方向Xに延びる矩形の応力緩和部材53aが2つ固定されている。応力緩和部材53aの機能及び材質は、応力緩和部材53と同じである。
応力緩和部材53aは、4つの接着部材5の全てと重なり、領域7Aの一部と重なっている。
このような撮像ユニット50Aによれば、応力緩和部材53aが4つの接着部材5の全てと重なっており、更に、応力緩和部材53aは領域7Aの一部と重なっていることで、撮像ユニット50と同じ効果を得ることができる。
また、撮像ユニット50Aによれば、応力緩和部材53aが方向Xに長手となっているため、応力緩和部材53aに重なる導電性部材7の数を図2の構成と比較して多くすることが容易となる。このため、撮像素子チップ1の受光面10の反りを防止する効果をより高めることができる。
図5は、撮像ユニット50の第二の変形例である撮像ユニット50Bの背面図である。図5に示す撮像ユニット50Bは、2つの応力緩和部材53が、2つの応力緩和部材53b及び2つの応力緩和部材53cに変更された点を除いては撮像ユニット50と同じ構成である。
図5に示すように、回路基板52の第二の面52bには、方向Yに延びる矩形の応力緩和部材53cが2つ固定され、更に、方向Xに延びる矩形の応力緩和部材53bが2つ固定されている。応力緩和部材53b,53cの各々の機能及び材質は、応力緩和部材53と同じである。
2つの応力緩和部材53cは、4つの接着部材5の全てと重なっている。また、2つの応力緩和部材53bと2つの応力緩和部材53cは、全体として、領域7Aの全体と重なっている。
このような撮像ユニット50Bによれば、応力緩和部材53cが4つの接着部材5の全てと重なっているため、撮像素子チップ1の受光面10の反りを効果的に防ぐことができる。また、撮像ユニット50Bによれば、2つの応力緩和部材53bと2つの応力緩和部材53cが、領域7Aの全体と重なっている。このため、撮像ユニット50,50Aと比較すると、受光面10の反りを防ぐ効果をより高めることができる。
なお、撮像ユニット50,50Aの構成は、撮像ユニット50Bの構成と比較すると、応力緩和部材を減らすことができる。このため、製造コストの削減とユニットの軽量化が可能である。
図5では、応力緩和部材が4つに分割されているが、2つの応力緩和部材53bと2つの応力緩和部材53cを結合した枠状の1つの応力緩和部材とし、この応力緩和部材が接着部材5及び領域7Aの各々の全体と重なる構成であってもよい。
図6は、撮像ユニット50の第三の変形例である撮像ユニット50Cの背面図である。図6に示す撮像ユニット50Cは、2つの応力緩和部材53が、4つの矩形状の応力緩和部材53dに変更された点を除いては撮像ユニット50と同じ構成である。
図6に示すように、回路基板52の第二の面52bには、4つの応力緩和部材53dが形成されている。応力緩和部材53dの機能及び材質は、応力緩和部材53と同じである。
4つの応力緩和部材53dの各々は、接着部材5の全てと重なっている。また、4つの応力緩和部材53dは、領域7Aの一部と重なっている。
このような撮像ユニット50Cによれば撮像ユニット50と同じ効果を得ることができる。また、撮像ユニット50Cによれば、応力緩和部材の面積が撮像ユニット50,50A,50Bよりも小さくなっているため、製造コストの削減と軽量化が可能である。
図7は、撮像ユニット50の第四の変形例である撮像ユニット50Dの図3に対応する断面模式図である。
撮像ユニット50Dは、応力緩和部材53が応力緩和部材53eに変更された点を除いては撮像ユニット50と同じ構成である。また、撮像ユニット50Dでは、パッケージ2が、例えば上述した多層構造となっており、第一の線膨張係数を有する第一の部材(例えばアルミナセラミック)と、第一の線膨張係数よりも小さい第二の線膨張係数を有する第二の部材(例えばタングステン)と、を有するものとなっている。
応力緩和部材53eは、パッケージ2の第一の部材と同じ材料からなる第一の層531と、第一の層531に積層された、パッケージ2の第二の部材と同じ材料からなる第二の層532とによって構成されている。
なお、応力緩和部材53eの平面形状は応力緩和部材53と同じである。
撮像ユニット50Dによれば、パッケージ2と応力緩和部材53eの線膨張係数が同じになっているため、回路基板52にかかる応力を効果的に軽減することができる。また、回路基板52の線膨張係数>第一の層531の線膨張係数>第二の層532の線膨張係数という関係が成り立つことで、応力緩和機能を妨げることなく、パッケージ2と応力緩和部材53eの線膨張係数を同じにすることができる。
撮像ユニット50Dの応力緩和部材53eの構成は、撮像ユニット50A,50B,50Cにも同様に適用可能である。
図8は、撮像ユニット50の第五の変形例である撮像ユニット50Eの図3に対応する断面模式図である。
撮像ユニット50Eは、応力緩和部材53の内部に、応力緩和部材53の材料と同じ材料で構成されたコンデンサ533が追加された点を除いては撮像ユニット50と同じ構成である。
撮像ユニット50Eの応力緩和部材53はアルミナセラミックによって構成されている。コンデンサ533は、応力緩和部材53と同じアルミナセラミックによって構成されており、応力緩和部材53に埋設されている。コンデンサ533は、回路基板52内の回路と電気的に接続されており、撮像素子チップ1のノイズ除去等に利用される。
このように撮像ユニット50Eは、応力緩和部材53内に回路基板52に搭載すべき回路素子の一部が埋め込まれる構成である。このため、回路基板52の設計自由度を高めることができる。また、コンデンサ533は、応力緩和部材53を構成する材料と同じ材料によって構成されていることから、応力緩和部材53の線膨張係数への影響はなく、応力緩和効果を十分に得ることができる。
このような応力緩和部材にコンデンサを埋設する構成は、撮像ユニット50A,50B,50C,50Dにも同様に適用可能である。撮像ユニット50Dに適用する場合には、第一の層531をセラミックで構成し、第一の層531にセラミックからなるコンデンサ533が埋設された構成とすればよい。
ノイズ除去のためのコンデンサはサイズが大きいことが多いため、図2〜図5に示したような応力緩和部材の面積を大きくとれる構成が特に有効となる。
以上説明してきたように本明細書には以下の事項が開示されている。
(1)
撮像素子チップと、
上記撮像素子チップが接着され、且つ上記撮像素子チップと電気的に接続された固定部材と、
上記固定部材に複数の導電性部材を介して固定された回路基板と、
上記回路基板の上記固定部材が固定されている側の面を第一の面とし、上記回路基板の上記第一の面の反対側の面を第二の面とし、上記第二の面に固定された応力緩和部材と、を備え、
上記固定部材の線膨張係数は、上記回路基板の線膨張係数よりも小さく、且つ上記応力緩和部材の線膨張係数以上になっており、
上記応力緩和部材の線膨張係数は、上記回路基板の線膨張係数よりも小さくなっており、
上記応力緩和部材は、上記撮像素子チップの受光面に垂直な方向から見た状態において、上記撮像素子チップと上記固定部材との接着部分の全体に重なっている撮像ユニット。
(2)
(1)記載の撮像ユニットであって、
上記応力緩和部材は、上記方向から見た状態において、上記導電性部材の少なくとも一部と更に重なっている撮像ユニット。
(3)
(2)記載の撮像ユニットであって、
上記応力緩和部材は、上記導電性部材の全てと重なっている撮像ユニット。
(4)
(1)〜(3)のいずれか1つに記載の撮像ユニットであって、
上記応力緩和部材は、上記撮像素子チップの長手方向に沿って延びる2つの板状の部材を含む撮像ユニット。
(5)
(1)〜(4)のいずれか1つに記載の撮像ユニットであって、
上記応力緩和部材は、上記撮像素子チップの短手方向に沿って延びる2つの板状の部材を含む撮像ユニット。
(6)
(1)〜(5)のいずれか1つに記載の撮像ユニットであって、
上記固定部材は、第一の線膨張係数を有する第一の部材と、上記第一の線膨張係数よりも小さい第二の線膨張係数を有する第二の部材と、を含み、
上記応力緩和部材は、上記第一の部材と同じ材料からなる第一の層と、上記第一の層に積層された上記第二の部材と同じ材料からなる第二の層と、を含み、
上記第二の層が、上記第一の層よりも上記回路基板側と反対側に積層されている撮像ユニット。
(7)
(6)記載の撮像ユニットであって、
上記第一の層と同じ材料によって構成され、上記第一の層に埋設され、且つ上記回路基板と電気的に接続されたコンデンサを更に備える撮像ユニット。
(8)
(1)〜(5)のいずれか1つに記載の撮像ユニットであって、
上記応力緩和部材は、上記回路基板と電気的に接続され、且つ、上記応力緩和部材と同じ材料によって構成されたコンデンサを内部に有する撮像ユニット。
(9)
(1)〜(8)のいずれか1つに記載の撮像ユニットを備える撮像装置。
以上、図面を参照しながら各種の実施の形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。また、発明の趣旨を逸脱しない範囲において、上記実施の形態における各構成要素を任意に組み合わせてもよい。
なお、本出願は、2018年1月16日出願の日本特許出願(特願2018−005113)に基づくものであり、その内容は本出願の中に参照として援用される。
本発明は、デジタルカメラ、スマートフォン、タブレット端末、又はパーソナルコンピュータ等の撮像機能を有する電子機器に適用して利便性が高く、有効である。
100 デジタルカメラ
11 システム制御部
14 操作部
41 撮像レンズ
42 絞り
43 レンズ駆動部
44 絞り駆動部
45 レンズ制御部
50、50A、50B、50C、50D、50E 撮像ユニット
51 撮像素子
52 回路基板
15 メモリ制御部
16 メインメモリ
17 デジタル信号処理部
20 外部メモリ制御部
21 記憶媒体
22 表示制御部
23 表示部
1 撮像素子チップ
2 パッケージ
3 保護カバー
4 接着材
5 接着部材
7 導電性部材
7A 領域
10 受光面
52a 第一の面
52b 第二の面
53、53a、53b、53c、53d、53e 応力緩和部材
52k 開口
531 第一の層
532 第二の層
533 コンデンサ

Claims (7)

  1. 撮像素子チップと、
    前記撮像素子チップが接着され、且つ前記撮像素子チップと電気的に接続された固定部材と、
    前記固定部材に複数の導電性部材を介して固定された回路基板と、
    前記回路基板の前記固定部材が固定されている側の面を第一の面とし、前記回路基板の前記第一の面の反対側の面を第二の面とし、前記第二の面に固定された応力緩和部材と、を備え、
    前記固定部材は、第一の線膨張係数を有する第一の部材と、前記第一の線膨張係数よりも小さい第二の線膨張係数を有する第二の部材と、を含み、
    前記応力緩和部材は、前記第一の部材と同じ材料からなる第一の層と、前記第一の層に積層された前記第二の部材と同じ材料からなる第二の層と、を含み、
    前記第二の層が、前記第一の層よりも前記回路基板側と反対側に積層され、
    前記固定部材の線膨張係数は、前記回路基板の線膨張係数よりも小さく、且つ前記応力緩和部材の線膨張係数以上になっており、
    前記応力緩和部材の線膨張係数は、前記回路基板の線膨張係数よりも小さくなっており、
    前記応力緩和部材は、前記撮像素子チップの受光面に垂直な方向から見た状態において、前記撮像素子チップと前記固定部材との接着部分の全体に重なっている撮像ユニット。
  2. 請求項1記載の撮像ユニットであって、
    前記応力緩和部材は、前記方向から見た状態において、前記導電性部材の少なくとも一部と更に重なっている撮像ユニット。
  3. 請求項2記載の撮像ユニットであって、
    前記応力緩和部材は、前記導電性部材の全てと重なっている撮像ユニット。
  4. 請求項1〜3のいずれか1項記載の撮像ユニットであって、
    前記応力緩和部材は、前記撮像素子チップの長手方向に沿って延びる2つの板状の部材を含む撮像ユニット。
  5. 請求項1〜4のいずれか1項記載の撮像ユニットであって、
    前記応力緩和部材は、前記撮像素子チップの短手方向に沿って延びる2つの板状の部材を含む撮像ユニット。
  6. 請求項1〜5のいずれか1項記載の撮像ユニットであって、
    前記第一の層と同じ材料によって構成され、前記第一の層に埋設され、且つ、前記応力緩和部材と電気的に接続されたコンデンサを更に備える撮像ユニット。
  7. 請求項1〜6のいずれか1項記載の撮像ユニットを備える撮像装置。
JP2019566467A 2018-01-16 2019-01-15 撮像ユニット及び撮像装置 Active JP6757862B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018005113 2018-01-16
JP2018005113 2018-01-16
PCT/JP2019/000930 WO2019142785A1 (ja) 2018-01-16 2019-01-15 撮像ユニット及び撮像装置

Publications (2)

Publication Number Publication Date
JP6757862B2 true JP6757862B2 (ja) 2020-09-23
JPWO2019142785A1 JPWO2019142785A1 (ja) 2020-11-19

Family

ID=67301780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019566467A Active JP6757862B2 (ja) 2018-01-16 2019-01-15 撮像ユニット及び撮像装置

Country Status (3)

Country Link
US (1) US11064099B2 (ja)
JP (1) JP6757862B2 (ja)
WO (1) WO2019142785A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220093553A (ko) * 2020-12-28 2022-07-05 엘지이노텍 주식회사 카메라 모듈 및 이를 포함하는 광학기기

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006090684A1 (ja) * 2005-02-23 2006-08-31 A. L. M. T. Corp. 半導体素子搭載部材とそれを用いた半導体装置
WO2006101270A1 (en) * 2005-03-25 2006-09-28 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
JP4382030B2 (ja) * 2005-11-15 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP4976982B2 (ja) 2007-10-30 2012-07-18 パナソニック株式会社 Ledユニット
JP5098902B2 (ja) 2008-09-02 2012-12-12 富士通株式会社 電子部品
JP2011018747A (ja) * 2009-07-08 2011-01-27 Olympus Corp 撮像ユニット
JP2011066091A (ja) * 2009-09-15 2011-03-31 Olympus Corp 撮像ユニット
JP2011066092A (ja) * 2009-09-15 2011-03-31 Olympus Corp 撮像ユニット
KR20160005854A (ko) * 2014-07-07 2016-01-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2017113077A (ja) * 2015-12-21 2017-06-29 ソニー・オリンパスメディカルソリューションズ株式会社 内視鏡装置
JP2017130596A (ja) 2016-01-22 2017-07-27 日立化成株式会社 熱電変換モジュールおよびその製造方法

Also Published As

Publication number Publication date
US20200351422A1 (en) 2020-11-05
WO2019142785A1 (ja) 2019-07-25
JPWO2019142785A1 (ja) 2020-11-19
US11064099B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
WO2020039733A1 (ja) 半導体装置、電子機器、および半導体装置の製造方法
JP2014154643A (ja) 積層型固体撮像装置および撮像装置
JP2011018747A (ja) 撮像ユニット
US11019292B2 (en) Imager and imaging device
US9111826B2 (en) Image pickup device, image pickup module, and camera
JP6757862B2 (ja) 撮像ユニット及び撮像装置
JP2013153361A (ja) カメラモジュール
US10972642B2 (en) Imager and imaging device
JP6990317B2 (ja) 撮像ユニット及び撮像装置
JP7214870B2 (ja) 撮像素子ユニット及び撮像装置
JP2013085095A (ja) 撮像デバイス
JP2011066093A (ja) 撮像ユニット
JP2006269784A (ja) 撮像装置
JP7283511B2 (ja) 撮像装置及びカメラ
JP2015046435A (ja) 固体撮像装置及び電子カメラ
JP6954337B2 (ja) 撮像装置及びカメラ
JP6610642B2 (ja) 撮像装置及びカメラ
JP2014199949A (ja) 撮像ユニット
JP2024074533A (ja) 電子部品および機器
JP2015033101A (ja) 固体撮像装置及び電子カメラ

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20200706

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200706

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200706

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200831

R150 Certificate of patent or registration of utility model

Ref document number: 6757862

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250