JP5098902B2 - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP5098902B2 JP5098902B2 JP2008224438A JP2008224438A JP5098902B2 JP 5098902 B2 JP5098902 B2 JP 5098902B2 JP 2008224438 A JP2008224438 A JP 2008224438A JP 2008224438 A JP2008224438 A JP 2008224438A JP 5098902 B2 JP5098902 B2 JP 5098902B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- connection
- conductor
- solder
- plastic material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
じる、歪発生による変形について検討するための図である。図8は、太鼓型はんだバンプが形成された電子部品100の断面模式図であり、図8(1)は形成時、図8(2)は歪によるはんだバンプ変形時の様子を示す。図8(1)において、配線基板101の接続用の表面(接続面)に電極102が形成され、一方、半導体チップ103−1がパッケージ基板103−2上に実装された半導体パッケージ103の接続用の表面(接続面)に電極104が形成されている。対向する電極間を太鼓型はんだバンプ105が形成されており、図示するように、はんだバンプ105と電極103との接触角度R1は鋭角となっており、通常、はんだリフローなどで接続形成された後のはんだバンプ形状はこの形となる。
前記パッケージ基板と接続部を介して電気的に接続された配線基板と、を有し、
前記接続部は、前記パッケージ基板の接続主面または前記配線基板の接続主面と垂直の方向に、β系チタン(Ti)合金を含む塑性体材料層と金属材料層とを交互に積層する積層構造を含む応力緩和部と、前記応力緩和部を貫通する、複数または単体の素線、束線、柱状線のいずれか1つを含む導体を含むことを特徴とする電子部品を提供する。
塑性体材料層8の部分は塑性変形して接続部5にかかる歪エネルギーを吸収し、半導体パッケージ3と配線基板1の熱膨張差に起因する応力歪を緩和し、繰り返し歪に安定な電気的接続を維持できることとなる。
図4〜図7は、本発明の実施例の工程模式図である。図4(1)において、先ず接続部の形成するために、塑性体材料シート10と金属板11とを交互に所望の高さに積層する。例えば、金属板11にはプリント配線板の回路配線形成に一般に用いられる厚さ10〜35μmの銅箔、塑性体材料シート10には、基本合金組成、Ti−(Ta、Nb、V)−(Zr、Hf)−Oである厚さ25μmのβチタン合金を用いた。そして、接続部のほぼ中心に入る導体線を形成するため、金属と塑性体材料の積層体に打ち抜き加工やレーザ加工やドリル加工などにより中心に入る導体線径に相当する貫通穴12を半導体パッケージの電極パッドに対応する位置に設ける。
ム18を剥離し除去する。次いで(b)図に示す配線基板24上の電極25(同(c)図は(b)図の斜視図を示す)に対して、(a)図の半導体パッケージ22上の導体入りの打ち抜き積層体19(はんだペースト21つき)を、図7(12)のように接続させ、配線基板24と半導体パッケージ22を、導体入りの打ち抜き積層体19からなる接続部26で接続した、本発明の電子部品を形成することができる。
である。
2、4、23、102,104 電極
3、22,103 半導体パッケージ
5、25 接続部
6、13 導体
7 応力緩和部
8 塑性体材料層
9 金属材料層
10 塑性体材料シート
11 金属板
12 貫通孔
14、15 接合層
16 打ち抜き金型(雄)
17 打ち抜き金型(雌)
18 ベースフィルム
19 導体入り打ち抜き積層体
20 メタルマスク
21 はんだペースト
100 電子部品
105 太鼓型はんだバンプ
106 鼓型はんだバンプ
Claims (2)
- 半導体チップが実装されたパッケージ基板と、
前記パッケージ基板と接続部を介して電気的に接続された配線基板と、を有し、
前記接続部は、前記パッケージ基板の接続主面または前記配線基板の接続主面と垂直の方向に、β系チタン(Ti)合金を含む塑性体材料層と金属材料層とを交互に積層する積層構造を含む応力緩和部と、前記応力緩和部を貫通する、複数または単体の素線、束線、柱状線のいずれか1つを含む導体を含むことを特徴とする電子部品。 - 前記導体は、金(Au)、銀(Ag)、アルミニウム(Al)、銅(Cu)、鉄(Fe)のいずれか、またはそれらの合金、またはそれらのはんだ材料からなることを特徴とする請求項1に記載の電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008224438A JP5098902B2 (ja) | 2008-09-02 | 2008-09-02 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008224438A JP5098902B2 (ja) | 2008-09-02 | 2008-09-02 | 電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010062236A JP2010062236A (ja) | 2010-03-18 |
| JP5098902B2 true JP5098902B2 (ja) | 2012-12-12 |
Family
ID=42188745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008224438A Expired - Fee Related JP5098902B2 (ja) | 2008-09-02 | 2008-09-02 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5098902B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017015522A (ja) * | 2015-06-30 | 2017-01-19 | 富士電機株式会社 | 電子部品モジュール |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6184061B2 (ja) * | 2012-05-29 | 2017-08-23 | キヤノン株式会社 | 積層型半導体装置及び電子機器 |
| WO2019142785A1 (ja) | 2018-01-16 | 2019-07-25 | 富士フイルム株式会社 | 撮像ユニット及び撮像装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828401B2 (ja) * | 1987-03-26 | 1996-03-21 | キヤノン株式会社 | 電気回路部材 |
| JPH1117309A (ja) * | 1997-06-19 | 1999-01-22 | Hitachi Ltd | 電子部品の接続機構、これを用いた電子回路基板、接続機構の製造方法 |
| JP2000307025A (ja) * | 1999-04-23 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 電子部品とその製造方法および電子部品実装体 |
-
2008
- 2008-09-02 JP JP2008224438A patent/JP5098902B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017015522A (ja) * | 2015-06-30 | 2017-01-19 | 富士電機株式会社 | 電子部品モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010062236A (ja) | 2010-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6784554B2 (en) | Semiconductor device and manufacturing method thereof | |
| DE102010000407B4 (de) | Halbleiter-Package mit einem aus Metallschichten bestehenden Band und Verfahren zum Herstellen eines derartigen Halbleiter-Package | |
| JP2014038993A (ja) | コア基板及びこれを用いたプリント回路基板 | |
| KR102574011B1 (ko) | 반도체 소자의 실장 구조 및 반도체 소자와 기판의 조합 | |
| JP2000228417A (ja) | 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法 | |
| KR20080090991A (ko) | 반도체 장치 | |
| JP2008181977A (ja) | パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法 | |
| US5808354A (en) | Lead frame for a semiconductor device comprising inner leads having a locking means for preventing the movement of molding compound against the inner lead surface | |
| JP4622375B2 (ja) | 太陽電池用平角導体及び太陽電池用リード線 | |
| JP5854011B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP5098902B2 (ja) | 電子部品 | |
| US20070273043A1 (en) | Wire Bonding Structure and Method that Eliminates Special Wire Bondable Finish and Reduces Bonding Pitch on Substrates | |
| JP2009038375A (ja) | 半導体パッケージ装置及びその製造方法 | |
| WO2014109014A1 (ja) | 半導体装置およびその製造方法 | |
| WO2011111137A1 (ja) | 半導体装置 | |
| US20060060980A1 (en) | Ic package having ground ic chip and method of manufacturing same | |
| CN111106084B (zh) | 用于引线键合的衬底金属层结构及功率半导体器件 | |
| JP5621712B2 (ja) | 半導体チップ | |
| JP5486848B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006245076A (ja) | 半導体装置 | |
| JP5000621B2 (ja) | 半導体装置 | |
| JP4606783B2 (ja) | 半導体装置 | |
| JP2008218933A (ja) | 半導体パッケージ | |
| JP4088291B2 (ja) | 金属間接合方法 | |
| JP5062022B2 (ja) | 電子部品装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110613 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |