JP5854011B2 - 半導体装置、及び半導体装置の製造方法 - Google Patents

半導体装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5854011B2
JP5854011B2 JP2013185155A JP2013185155A JP5854011B2 JP 5854011 B2 JP5854011 B2 JP 5854011B2 JP 2013185155 A JP2013185155 A JP 2013185155A JP 2013185155 A JP2013185155 A JP 2013185155A JP 5854011 B2 JP5854011 B2 JP 5854011B2
Authority
JP
Japan
Prior art keywords
plate
semiconductor element
hole
semiconductor device
stress relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013185155A
Other languages
English (en)
Other versions
JP2015053379A (ja
Inventor
憲宗 織本
憲宗 織本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013185155A priority Critical patent/JP5854011B2/ja
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to TW103130557A priority patent/TWI553748B/zh
Priority to PCT/IB2014/001719 priority patent/WO2015033209A1/en
Priority to US14/915,466 priority patent/US9640491B2/en
Priority to DE112014004101.7T priority patent/DE112014004101B4/de
Priority to KR1020167005822A priority patent/KR101803668B1/ko
Priority to CN201480048654.XA priority patent/CN105518857B/zh
Publication of JP2015053379A publication Critical patent/JP2015053379A/ja
Application granted granted Critical
Publication of JP5854011B2 publication Critical patent/JP5854011B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１には、半導体素子と、はんだによって半導体素子に接続されているリードフレームと、半導体素子とリードフレームの表面を覆うモールド樹脂を有する半導体装置が開示されている。
特開２０１２−１７４９２７号公報
特許文献１の半導体装置の製造工程では、半導体素子とリードフレームに対して、モールド樹脂が成形される。モールド樹脂は、硬化する際に収縮する。これによって、モールド樹脂中に引っ張り応力が生じる。この引っ張り応力によって、モールド樹脂がリードフレームから剥離する場合があり、問題となる。
本明細書が開示する半導体装置は、中間プレートと、中間プレートの一方の表面に対してろう材によって接続されている半導体素子と、中間プレートの他方の表面に対してろう材によって接続されているメインプレートと、樹脂層を有する。中間プレートは、半導体素子側のろう材に接続されている領域、及び、メインプレート側のろう材に接続されている領域のいずれよりも外側に伸びている外部領域を有している。外部領域に、中間プレートを貫通する第１貫通孔が形成されている。樹脂層は、少なくとも、半導体素子側のろう材、中間プレート、メインプレート側のろう材、及び中間プレートに対向する範囲のメインプレートの表面を覆っているとともに、第１貫通孔の内部に配置されている。
この半導体装置では、中間プレートの外部領域が、樹脂層内に存在している。この外部領域によって、樹脂層の収縮を抑え、メインプレートとの樹脂界面応力を緩和できる。特に、樹脂層は、外部領域に形成されている第１貫通孔の内部にまで配置されている。すなわち、第１貫通孔内の樹脂層によって中間プレートの両側の樹脂層が接続されている。このため、第１貫通孔の近傍において中間プレートが反り難い。したがって、中間プレートによって樹脂層の収縮を効果的に抑制することが可能であり、樹脂層がメインプレートから剥離することを抑制することができる。
上述した半導体装置は、中間プレートの半導体素子側の表面に、第１貫通孔の端部に沿って伸びる突起が配置されていてもよい。第１貫通孔の端部に沿って伸びる突起は、中間プレートに第１貫通孔を形成する際に第１貫通孔に相当する部分を折り曲げることによって形成されたものであってもよい。
このような構成によれば、中間プレート及びメインプレートに沿った方向における樹脂層の収縮をより効果的に抑制することができる。
上述した半導体装置は、半導体素子に対向する範囲の中間プレートの表面に凸部が形成されていてもよい。
このような構成によれば、半導体装置と中間プレートの間のろう材の厚みを一定厚み以上確保することができる。ろう材が薄い部分では熱応力が集中し、クラックが発生し易いが、これにより、ろう材中に生じる熱応力の集中を抑制することができる。
上述した半導体装置は、メインプレートに対向する範囲の中間プレートの表面に凸部が形成されていてもよい。
このような構成によれば、メインプレートと中間プレートの間のろう材の厚みを一定厚み以上確保することができる。ろう材が薄い部分では熱応力が集中し、クラックが発生し易いが、これにより、ろう材中に生じる熱応力の集中を抑制することができる。
上述した半導体装置は、半導体素子の角部に対向する位置において中間プレートに第２貫通孔が形成されており、第２貫通孔の内部に樹脂層が配置されていてもよい。
このような構成によれば、ろう材中に生じる熱応力をより抑制することができる。
上述した半導体装置は、中間プレートが、第１のプレートと、第１プレートに対してメインプレート側に積層されている第２のプレートを有していてもよい。第１貫通孔は第１プレートと第２プレートを貫通していてもよい。第１プレートの半導体素子側の表面に、第１貫通孔の端部に沿って伸びる突起が配置されていてもよい。第２プレートの半導体素子側の表面に、第１貫通孔の端部に沿って伸びるとともに、第１プレートの第１貫通孔内を通って第１プレートの半導体素子側の表面から突出する突起が配置されていてもよい。
このような構成によれば、中間プレートにより自由に突起を配置することができる。
また、本願明細書は、外部領域に第１貫通孔が形成されており、半導体素子に対向する範囲の中間プレートの表面に凸部が形成されている半導体装置の製造方法も提供する。この製造方法は、半導体素子、中間プレート、及びメインプレートを積層し、半導体素子に対してメインプレート側に荷重を加えた状態で、中間プレートを半導体素子及びメインプレートに対してろう付けする工程を有する。
中間プレートに第１貫通孔や凸部を形成すると、中間プレートに反りが生じる場合がある。上述した製造方法では、半導体素子を介して中間プレートに荷重を加えながらろう付けを行うので、中間プレートを平坦な状態でろう付けすることができる。また、中間プレートに凸部が形成されているので、半導体素子に荷重を加えても、半導体素子と中間プレートの間のろう材の膜厚を一定厚み以上確保することができる。
実施例１の半導体装置１０の平面図（樹脂層１８を省略した図）。 図１のＩＩ−ＩＩ線における縦断面図。 図１のＩＩＩ−ＩＩＩ線における縦断面図。 アンカー構造３０の拡大断面図。 比較例のアンカー構造の拡大断面図。 実施例２の半導体装置１００の平面図（樹脂層１８を省略した図）。 図６のＶＩＩ−ＶＩＩ線における縦断面図。 図６のＶＩＩＩ−ＶＩＩＩ線における縦断面図。 実施例３の半導体装置２００の縦断面図（樹脂層１８を省略した図）。 変形例のアンカー構造３０の平面図（樹脂層１８を省略した図）。 図１０のＸＩ−ＸＩ線における縦断面図（樹脂層１８を省略した図）。 図１０のＸＩＩ−ＸＩＩ線における縦断面図（樹脂層１８を省略した図）。
（特徴１） 応力緩和プレートの線膨張係数は、半導体素子より大きく、ヒートシンクより小さい。
（特徴２） アンカー構造の突起は、樹脂層を成型する工程において、樹脂の流動方向に沿って配置されている。
（特徴３） アンカー構造の突起は、応力緩和プレートの貫通孔に相当する部分を曲げ加工することによって形成されている。
（特徴４） 凸部は、応力緩和プレートの貫通孔に相当する部分を曲げ加工することによって、または、応力緩和プレートをプレス加工することによって形成されている。
（特徴５） 応力緩和プレートに粗面化処理が施されている。粗面化処理は、少なくとも、応力緩和プレートの外部領域に施されている。
図１〜３に示す実施例１の半導体装置１０は、２つの半導体素子１２と、応力緩和プレート１４と、ヒートシンク１６と、樹脂層１８を有している。なお、図１では、説明のため、樹脂層１８の図示を省略している。
ヒートシンク１６は、銅板である。また、ヒートシンク１６は半導体装置１０の電極も兼ねている。ヒートシンク１６の線膨張率は約１７ｐｐｍである。
応力緩和プレート１４は、ヒートシンク１６の上部に配置されている。図２では、応力緩和プレート１４とヒートシンク１６が非接触となっているが、これらは接触していてもかまわない。応力緩和プレート１４は、ＣｕＭｏ合金の薄板である。応力緩和プレート１４の表面にはＮｉメッキが施されている。応力緩和プレート１４の線膨張率は約１１ｐｐｍである。
半導体素子１２は、応力緩和プレート１４の上部に配置されている。図２では、半導体素子１２と応力緩和プレート１４が非接触となっているが、これらは一部分で接触していてもかまわない。半導体素子１２は、半導体基板と、半導体基板の上面及び下面に形成されている電極を有している。なお、図面では、半導体素子１２の上面電極及び下面電極の図示を省略している。半導体基板は、ＳｉＣにより構成されている。半導体素子１２の線膨張率は約５ｐｐｍである。
半導体素子１２と、応力緩和プレート１４と、ヒートシンク１６は、はんだ層２０（すなわち、ろう材）によって互いに接続されている。より詳細には、半導体素子１２の下面電極が、はんだ層２０によって応力緩和プレート１４に接続されている。また、応力緩和プレート１４が、はんだ層２０によってヒートシンク１６に接続されている。以下では、応力緩和プレート１４と半導体素子１２の間のはんだ層２０を、上側はんだ層２０ａといい、応力緩和プレート１４とヒートシンク１６の間のはんだ層２０を、下側はんだ層２０ｂという。また、図示していないが、半導体素子１２の上面電極は、ワイヤーにより図示しない端子に接続されている。
樹脂層１８は、半導体素子１２、はんだ層２０、及び応力緩和プレート１４の全体と、ヒートシンク１６の上面を覆っている。
応力緩和プレート１４の一部は、はんだ層２０の外側まで伸びている。すなわち、応力緩和プレート１４は、その上面及び下面の両方がはんだ層２０と接していない領域を有する。以下では、応力緩和プレート１４のうち、はんだ層２０内に位置している領域を内部領域１４ａといい、はんだ層２０の外側に位置している領域を外部領域１４ｂという。外部領域１４ｂは、樹脂層１８と接している。
外部領域１４ｂには、多数のアンカー構造３０が形成されている。アンカー構造３０は、貫通孔３０ａと突起３０ｂを有している。貫通孔３０ａは、応力緩和プレート１４を上面から下面まで貫通している。突起３０ｂは、応力緩和プレート１４の上面から上側に突出する部分である。突起３０ｂは、貫通孔３０ａの端部に沿って伸びている。より詳細には、突起３０ｂは、略方形の貫通孔３０ａが有する４辺の端部のうち、Ｙ方向に伸びる一辺の端部に沿って伸びている。突起３０ｂは、応力緩和プレート１４に貫通孔３０ａを形成する際に、貫通孔３０ａに相当する部分を略直角に折り曲げることで形成されたものである。
内部領域１４ａには、複数の凸部４０が形成されている（図３参照）。凸部４０は、応力緩和プレート１４の上面から上側に突出する部分である。凸部４０は、半導体素子１２と対向する位置（すなわち、半導体素子１２の下側）に形成されている。なお、図３では、凸部４０と半導体素子１２は非接触となっているが、これらが接触していてもよい。応力緩和プレート１４のうち、凸部４０に隣接する位置には、貫通孔４２が形成されている。貫通孔４２は、応力緩和プレート１４を上面から下面まで貫通している。凸部４０は、応力緩和プレート１４に貫通孔４２を形成する際に、貫通孔４２に相当する部分を略１８０度折り曲げることで形成されたものである。
内部領域１４ａには、複数の凸部５０が形成されている（図２参照）。凸部５０は、応力緩和プレート１４の下面から下側に突出する部分である。凸部５０は、ヒートシンク１６と対向する位置（すなわち、ヒートシンク１６の上側）に形成されている。なお、図２では、凸部５０とヒートシンク１６が非接触となっているが、これらが接触していてもよい。応力緩和プレート１４のうち、凸部５０に隣接する位置には、貫通孔５２が形成されている。貫通孔５２は、応力緩和プレート１４を上面から下面まで貫通している。凸部５０は、応力緩和プレート１４に貫通孔５２を形成する際に、貫通孔５２に相当する部分を略１８０度折り曲げることで形成されたものである。
次に、半導体装置１０の製造方法について説明する。まず、平面状の応力緩和プレート１４をプレス及び曲げ加工することによって、応力緩和プレート１４にアンカー構造３０、凸部４０、及び凸部５０を形成する。応力緩和プレート１４は薄いため、上記の加工を行うと、応力緩和プレート１４に反りが生じる場合がある。次に、ヒートシンク１６の上面と応力緩和プレート１４の上面に、それぞれクリームはんだを塗る。ここでは、クリームはんだを、上述した上側はんだ層２０ａ、及び下側はんだ層２０ｂに相当する領域に塗る。次に、ヒートシンク１６上に、応力緩和プレート１４を載せる。次に、応力緩和プレート１４上に、半導体素子１２を載せる。さらに、半導体素子１２上に錘を載せる。錘によって、半導体素子１２に対して、ヒートシンク１６側に向かう荷重が加わる。上記の通り応力緩和プレート１４には反りが生じる場合があるが、錘による荷重によって、応力緩和プレート１４は略平坦な形状に保持される。また、応力緩和プレート１４の上面には凸部４０が形成されているので、錘による荷重が加わったとしても、少なくとも凸部４０の高さ分は半導体素子１２と応力緩和プレート１４の間の間隔（すなわち、これらの間に存在するクリームはんだの厚み）が確保される。また、応力緩和プレート１４の下面には凸部５０が形成されているので、錘による荷重が加わったとしても、少なくとも凸部５０の高さ分は応力緩和プレート１４とヒートシンク１６の間の間隔（すなわち、これらの間に存在するクリームはんだの厚み）が確保される。
以上のように各部材をセットしたら、セットした部材をリフロー炉に通す。リフロー炉を通過する際に、クリームはんだが一旦溶融し、その後、固化する。これによって、はんだ層２０が形成される。すなわち、はんだ層２０によって、半導体素子１２、応力緩和プレート１４、及び、ヒートシンク１６が接続される。上記の通り、リフロー炉内では荷重によって応力緩和プレート１４が略平坦な形状に保持されているので、固化したはんだ層２０によって応力緩和プレート１４は略平坦な形状のまま固定される。また、上記の通り、凸部４０によって半導体素子１２と応力緩和プレート１４の間の間隔が確保されているので、上側はんだ層２０ａの膜厚が確保される。すなわち、凸部４０が形成されていることで、上側はんだ層２０ａの最小膜厚が保障される。また、上記の通り、凸部５０によって応力緩和プレート１４とヒートシンク１６の間の間隔が確保されているので、下側はんだ層２０ｂの膜厚が確保される。すなわち、凸部５０が形成されていることによって、下側はんだ層２０ｂの最小膜厚が保障される。
次に、半導体素子１２の上面電極をワイヤーボンディング等で図示しない端子に接続する。その後、半製品に対して樹脂成型を行うことで、樹脂層１８を形成する。すなわち、半製品をキャビティ内に設置し、キャビティ内に溶融樹脂を流し込む。なお、応力緩和プレート１４の突起３０ｂは、樹脂成型工程において、溶融樹脂の流れを阻害しない向きに設置されている。より詳細には、突起３０ｂは、樹脂成型工程における樹脂の流線方向に沿って配置されている。したがって、好適に樹脂成型工程を行うことができる。キャビティ内に溶融樹脂を充填したら、樹脂を冷却して固化させる。これによって、樹脂層１８が形成され、半導体装置１０が完成する。
樹脂層１８が固化する際には、樹脂層１８が収縮する。このため、樹脂層１８内に収縮に伴う応力が発生する。樹脂層１８とヒートシンク１６との接触面では、図２の矢印６０に示す方向にも応力が作用する。この応力により樹脂層１８が変形すると、樹脂層１８がヒートシンク１６から剥離してしまい、問題となる。しかしながら、半導体装置１０では、樹脂層１８内を伸びる応力緩和プレート１４によって、樹脂層１８の変形が抑えられる。特に、貫通孔３０ａの近傍では、応力緩和プレート１４の上面、下面、及び貫通孔３０ａの内面が樹脂層１８に覆われている。このため、応力緩和プレート１４と樹脂層１８とが相対移動し難くなっている。より詳細には、樹脂層１８が、応力緩和プレート１４に対して、Ｘ方向、Ｙ方向、及びＺ方向に相対移動することが抑制される。これによって、樹脂層１８の変形、及び、応力緩和プレート１４の変形が抑制される。この貫通孔３０ａによるアンカー効果によって、半導体装置１０では、樹脂層１８がヒートシンク１６から剥離することが抑制される。さらに、応力緩和プレート１４は、突起３０ｂを有している。実施例１では、突起３０ｂはＹ方向に沿って伸びているので、突起３０ｂは樹脂層１８が応力緩和プレート１４に対してＸ方向に相対移動することを抑制する。この突起３０ｂのアンカー効果によっても、樹脂層１８がヒートシンク１６から剥離することが抑制される。したがって、この半導体装置１０では、樹脂層１８がヒートシンク１６から剥離することが極めて少なく、効率的に半導体装置１０を製造することができる。
なお、突起３０ｂが貫通孔３０ａの端部に沿って形成されていることで、突起３０ｂのアンカー効果がより高められている。つまり、図４の矢印７０に示すように、突起３０ｂにＸ方向の応力が加わると、突起３０ｂの根本の部分の応力緩和プレート１４にも力が加わる。貫通孔３０ａの近傍では、応力緩和プレート１４は、その上面、下面、及び貫通孔３０ａの内面で樹脂層１８に接している。言い換えると、応力緩和プレート１４の上面側の樹脂層１８と下面側の樹脂層１８とが貫通孔３０ａ内の樹脂層１８によって接続されている。このため、貫通孔３０ａの近傍では、応力緩和プレート１４自体が樹脂層１８に対して強力に固定されている。他方、貫通孔３０ａから離れた位置では、応力緩和プレート１４は、その上面及び下面で樹脂層１８と接触しているだけである。このため、貫通孔３０ａから離れた位置では、貫通孔３０ａの近傍に比べて、応力緩和プレート１４が撓みやすい。比較例として図５に示すように、突起３０ｂが貫通孔３０ａから離れた位置に形成されていると、図５の点線に示すように、突起３０ｂに加わる応力７０によって、応力緩和プレート１４が撓む場合がある。これに対し、実施例１の半導体装置１０では、図４に示すように貫通孔３０ａの端部に沿って突起３０ｂが形成されているので、応力緩和プレート１４が変形し難く、樹脂層１８の剥離をより効果的に抑制することができる。また、図４の構成によれば、曲げ加工により突起３０ｂを形成できるので、突起３０ｂを容易に形成することができる。
なお、樹脂層１８に生じる応力は、２つの半導体素子１２の間の領域で特に高くなる傾向がある。したがって、樹脂層１８のヒートシンク１６からの剥離は、２つの半導体素子１２の間の領域で発生しやすい。また、この応力は、２つの半導体素子１２の間の間隔が狭いほど高くなる。実施例１の構成によれば、２つの半導体素子１２の間の領域にもアンカー構造３０が形成されているので、この領域における樹脂層１８の剥離を抑制することができる。このため、２つの半導体素子１２の間の間隔を従来よりも狭くすることができる。これによって、半導体装置１０の小型化を実現することができる。
また、半導体装置１０の使用時には、半導体素子１２が発熱する。半導体素子１２とヒートシンク１６との間では線膨張係数の差が大きいので、発熱により半導体素子１２及びヒートシンク１６が熱膨張すると、はんだ層２０に熱応力が加わる。はんだ層２０に繰り返し熱応力が加わると、はんだ層２０にクラックが生じ、半導体素子１２とヒートシンク１６の間の熱抵抗が上昇してしまう。また、はんだ層２０の電気的及び機械的な信頼性にも問題が生じる。しかしながら、半導体装置１０では、半導体素子１２とヒートシンク１６との間に、半導体素子１２よりも線膨張係数が大きく、ヒートシンクよりも線膨張係数が小さい応力緩和プレート１４が配置されている。このように、応力緩和プレート１４が半導体素子１２とヒートシンク１６の間の線膨張係数を有することで、はんだ層２０（すなわち、上側はんだ層２０ａ及び下側はんだ層２０ｂ）に加わる熱応力を抑制することができる。さらに、半導体装置１０では、上述したように、凸部４０及び５０によって、上側はんだ層２０ａ及び下側はんだ層２０ｂの最低膜厚が保障されている。このように、はんだ層２０の膜厚を確保することで、はんだ層２０の薄い部分で生じる熱応力の集中が抑制される。したがって、半導体装置１０では、はんだ層２０にクラックが生じ難く、はんだ層２０の信頼性が高い。
図６〜８に示す実施例２の半導体装置１００について説明する。なお、以下の説明においては、実施例２の半導体装置１００のうち、実施例１の半導体装置１０に対応する構成要素に対しては実施例１と同じ参照番号を用いる。また、実施例１と共通の構成については説明を省略する。
実施例２の半導体装置１００では、応力緩和プレート１４に、実施例１の凸部４０、５０が形成されていない。代わりに、実施例２の半導体装置１００では、応力緩和プレート１４に、貫通孔１１０、凸部１４０、及び凸部１５０が形成されている。半導体装置１００のその他の構成は、実施例１の半導体装置１０と略等しい。
図６に示すように、貫通孔１１０は、半導体素子１２の各角部１２ａの直下にそれぞれ形成されている。図７に示すように、貫通孔１１０の内部には、樹脂層１８が充填されている。半導体素子１２の各角部１２ａに対しては、はんだ層２０が接合されていない。すなわち、半導体素子１２の各角部１２ａの下面は、樹脂層１８に覆われている。上述したように、半導体装置の使用時には、はんだ層２０に熱応力が生じる。この熱応力は、半導体素子１２の角部１２ａ近傍において高くなる傾向がある。実施例２の半導体装置１００では、半導体素子１２の各角部１２ａの下側の位置の応力緩和プレート１４に貫通孔１１０を設けることで、各角部１２ａがはんだ層２０に接合されないようになっている。これによって、はんだ層２０内で高い応力が生じることが抑制される。
図７に示すように、半導体装置１００では、半導体素子１２の下側の位置の応力緩和プレート１４に、上側に突出する凸部１４０が形成されている。凸部１４０は、応力緩和プレート１４をプレス加工することにより設けた凸形状である。このような凸部１４０によっても、実施例１の凸部４０と同様に、半導体素子１２と応力緩和プレート１４の間の間隔を確保することができる。これによって、上側はんだ層２０ａの膜厚が確保され、上側はんだ層２０ａで生じる熱応力を抑制することができる。
図８に示すように、半導体装置１００では、応力緩和プレート１４の外部領域１４ｂに、下側に突出する凸部１５０が形成されている。凸部１５０は、応力緩和プレート１４をプレス加工することにより設けた凸形状である。このような凸部１５０によっても、実施例１の凸部５０と同様に、応力緩和プレート１４とヒートシンク１６の間の間隔を確保することができる。これによって、下側はんだ層２０ｂの膜厚が確保され、下側はんだ層２０ｂで生じる熱応力を抑制することができる。このように、下側はんだ層２０ｂの膜厚を確保するための凸部は、外部領域１４ｂ（すなわち、はんだ層２０の外側）に形成されていてもよい。
図９に示す実施例３の半導体装置２００について説明する。なお、以下の説明においては、実施例３の半導体装置２００のうち、実施例１の半導体装置１０に対応する構成要素に対しては実施例１と同じ参照番号を用いる。また、実施例１と共通の構成については説明を省略する。
実施例３の半導体装置２００では、各半導体素子１２の上面電極が、はんだ層２２０、銅ブロック２２２、及びはんだ層２２４を介して、ヒートシンク２１６に接続されている。ヒートシンク２１６は、半導体装置２００の電極も兼ねている。このように、半導体素子１２の上面電極もヒートシンクに接続することで、半導体素子１２の温度上昇をより効果的に抑制することができる。また、半導体装置２００のはんだ付け工程では、まず、ヒートシンク１６から銅ブロック２２２までの部材を荷重を加えてはんだ付けし、次にヒートシンク２１６を荷重をかけてはんだ付けする。２段階のはんだ付けにより実装する。これによって、応力緩和プレート１４の反りを抑制することができる。また、実施例３の半導体装置２００のはんだ付け工程において、ヒートシンク２１６や銅ブロック２２２に加えて、半導体素子１２に対してヒートシンク１６側に荷重を加える他の構成を追加してもよい。
なお、上記のいずれかの実施例において、樹脂層１８がフィラーを含有する場合には、応力緩和プレート１４に設ける貫通孔３０ａのサイズは、フィラーよりも大きいサイズであることが好ましい。
また、上記のいずれかの実施例においては、すべての突起３０ｂが同一方向に沿って形成されていた。しかしながら、異なる方向に伸びる突起３０ｂが１つの応力緩和プレート１４に形成されていてもよい。例えば、Ｘ方向に伸びる突起３０ｂとＹ方向に伸びる突起３０ｂが混在していてもよい。
また、上記のいずれかの実施例において、図１０〜１２に示すように、１つの貫通孔３０ａに対して、２つの突起３０ｂが形成されてもよい。なお、図１０〜１２では、説明のため、樹脂層１８の図示を省略している。図１０〜１２では、応力緩和プレート１４が、上側プレート１４ｃと下側プレート１４ｄによって構成されている。上側プレート１４ｃの貫通孔と下側プレート１４ｄの貫通孔がつながることで、貫通孔３０ａが構成されている。上側プレート１４ｃは、貫通孔３０ａのＹ方向に沿った端部に沿って伸びる突起３０ｂを有している。下側プレート１４ｄは、貫通孔３０ａのＸ方向に沿った端部に沿って伸びる突起３０ｂを有している。下側プレート１４ｄの突起３０ｂは、上側プレート１４ｃの貫通孔内を通って、上側プレート１４ｃ上に突出している。このような構成によれば、１つのアンカー構造３０で、Ｘ方向とＹ方向の両方向に対して高いアンカー効果を発揮することができる。
また、上記のいずれかの実施例の製造工程において、応力緩和プレート１４の表面を粗面化処理してもよい。このような構成によれば、粗面化された表面によって、応力緩和プレート１４と樹脂層１８との間のアンカー効果をさらに強くすることができる。粗面化処理としては、粗化ニッケルメッキ（膜厚約１０μｍ）を用いることができる。なお、粗面化処理された表面では、はんだの濡れ性が悪くなる場合がある。したがって、粗面化処理は、はんだ付けされる領域の外側の領域に対してのみ行ってもよい。または、粗面化処理された表面に対してＰｄ／Ａｕメッキを行うことで、はんだの濡れ性を向上させてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半導体素子
１４：応力緩和プレート
１４ａ：内部領域
１４ｂ：外部領域
１６：ヒートシンク
１８：樹脂層
２０：はんだ層
３０：アンカー構造
３０ａ：貫通孔
３０ｂ：突起
４０：凸部
４２：貫通孔
５０：凸部
５２：貫通孔

Claims (5)

  1. 半導体装置であって、
    中間プレートと、
    中間プレートの一方の表面に対してろう材によって接続されている第１半導体素子と、
    中間プレートの一方の表面に対して、第１半導体素子から間隔を開けた位置で、ろう材によって接続されている第２半導体素子と、
    中間プレートの他方の表面に対してろう材によって接続されているメインプレートと、
    樹脂層、
    を有し、
    中間プレートは、第１半導体素子側のろう材に接続されている領域、第２半導体素子側のろう材に接続されている領域、及び、メインプレート側のろう材に接続されている領域のいずれよりも外側に伸びており、中間プレートを平面視したときに第１半導体素子と第２半導体素子の間に位置する外部領域を有しており、
    外部領域に、中間プレートを貫通する第１貫通孔が形成されており、
    樹脂層は、少なくとも、第１半導体素子側のろう材、第２半導体素子側のろう材、中間プレート、メインプレート側のろう材、及び中間プレートに対向する範囲のメインプレートの表面を覆っているとともに、第１貫通孔の内部に配置されている、
    半導体装置。
  2. 中間プレートの第１半導体素子及び第２半導体素子側の表面に、第１貫通孔の端部に沿って伸びる突起が配置されている請求項１の半導体装置。
  3. 第１貫通孔の端部に沿って伸びる突起は、中間プレートに第１貫通孔を形成する際に第１貫通孔に相当する部分を折り曲げることによって形成されたものである請求項２の半導体装置。
  4. 第１半導体素子の角部に対向する位置において中間プレートに第２貫通孔が形成されており、第２貫通孔の内部に樹脂層が配置されている請求項１〜３のいずれか一項に記載の半導体装置。
  5. 中間プレートが、第１のプレートと、第１プレートに対してメインプレート側に積層されている第２のプレートを有しており、
    第１貫通孔は、第１プレートと第２プレートを貫通しており、
    第１プレートの第１半導体素子及び第２半導体素子側の表面に、第１貫通孔の端部に沿って伸びる突起が配置されており、
    第２プレートの第１半導体素子及び第２半導体素子側の表面に、第１貫通孔の端部に沿って伸びるとともに、第１プレートの第１貫通孔内を通って第１プレートの第１半導体素子及び第２半導体素子側の表面から突出する突起が配置されている、
    請求項１〜４のいずれか一項に記載の半導体装置。
JP2013185155A 2013-09-06 2013-09-06 半導体装置、及び半導体装置の製造方法 Expired - Fee Related JP5854011B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013185155A JP5854011B2 (ja) 2013-09-06 2013-09-06 半導体装置、及び半導体装置の製造方法
PCT/IB2014/001719 WO2015033209A1 (en) 2013-09-06 2014-09-04 Semiconductor device, and manufacturing method for semiconductor device
US14/915,466 US9640491B2 (en) 2013-09-06 2014-09-04 Semiconductor device having semiconductor elements connected to an intermediate plate by a brazing filler metal, and manufacturing method for semiconductor device
DE112014004101.7T DE112014004101B4 (de) 2013-09-06 2014-09-04 Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
TW103130557A TWI553748B (zh) 2013-09-06 2014-09-04 Semiconductor device and method for manufacturing semiconductor device
KR1020167005822A KR101803668B1 (ko) 2013-09-06 2014-09-04 반도체 장치 및 반도체 장치의 제조 방법
CN201480048654.XA CN105518857B (zh) 2013-09-06 2014-09-04 半导体装置、以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013185155A JP5854011B2 (ja) 2013-09-06 2013-09-06 半導体装置、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015053379A JP2015053379A (ja) 2015-03-19
JP5854011B2 true JP5854011B2 (ja) 2016-02-09

Family

ID=51830546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013185155A Expired - Fee Related JP5854011B2 (ja) 2013-09-06 2013-09-06 半導体装置、及び半導体装置の製造方法

Country Status (7)

Country Link
US (1) US9640491B2 (ja)
JP (1) JP5854011B2 (ja)
KR (1) KR101803668B1 (ja)
CN (1) CN105518857B (ja)
DE (1) DE112014004101B4 (ja)
TW (1) TWI553748B (ja)
WO (1) WO2015033209A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160071787A1 (en) * 2014-09-08 2016-03-10 Sheila F. Chopin Semiconductor device attached to an exposed pad
JP6634722B2 (ja) * 2015-07-14 2020-01-22 富士電機株式会社 絶縁ブスバーおよび製造方法
JP6586970B2 (ja) * 2017-03-09 2019-10-09 トヨタ自動車株式会社 半導体装置
CN111448653B (zh) * 2017-12-13 2024-05-24 三菱电机株式会社 半导体装置及电力转换装置
CN110634806A (zh) * 2018-06-21 2019-12-31 美光科技公司 半导体装置组合件和其制造方法
CN114944375B (zh) * 2022-05-23 2022-10-28 山东中清智能科技股份有限公司 一种功率器件封装结构及其制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS445570Y1 (ja) * 1965-09-06 1969-02-28
JPS5056163A (ja) * 1973-09-14 1975-05-16
JPS5575156U (ja) * 1978-11-17 1980-05-23
JPH0245964A (ja) * 1988-08-08 1990-02-15 Matsushita Electron Corp 半導体装置
JPH03218031A (ja) * 1990-01-23 1991-09-25 Hitachi Ltd 半導体集積回路装置およびそれに用いられるプリフォーム接合材
JPH06151685A (ja) 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
JPH06268145A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置
JPH06302722A (ja) * 1993-04-19 1994-10-28 Nippon Steel Corp 放熱部材及びこの放熱部材を用いた半導体パッケージ
JPH088388A (ja) * 1994-06-22 1996-01-12 Hitachi Ltd リードフレームおよびそれを用いて構成された半導体装置
JPH08116007A (ja) * 1994-10-13 1996-05-07 Nec Corp 半導体装置
JP2000349100A (ja) * 1999-06-04 2000-12-15 Shibafu Engineering Kk 接合材とその製造方法及び半導体装置
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
JP3748849B2 (ja) 2002-12-06 2006-02-22 三菱電機株式会社 樹脂封止型半導体装置
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置
JP2007088264A (ja) * 2005-09-22 2007-04-05 Toshiba Components Co Ltd 樹脂封止型半導体装置
KR20080065153A (ko) * 2007-01-08 2008-07-11 페어차일드코리아반도체 주식회사 메탈 태브 다이 접착 패들（ｄａｐ）을 구비한 파워소자패키지 및 그 패키지 제조방법
US8472193B2 (en) * 2008-07-04 2013-06-25 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
DE102009045181B4 (de) * 2009-09-30 2020-07-09 Infineon Technologies Ag Leistungshalbleitermodul
JP2011253950A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置
JP5328740B2 (ja) * 2010-10-04 2013-10-30 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2012174927A (ja) * 2011-02-22 2012-09-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2013149797A (ja) * 2012-01-19 2013-08-01 Denso Corp 半導体パッケージ

Also Published As

Publication number Publication date
KR101803668B1 (ko) 2017-11-30
CN105518857A (zh) 2016-04-20
TW201517178A (zh) 2015-05-01
DE112014004101B4 (de) 2020-03-19
JP2015053379A (ja) 2015-03-19
DE112014004101T5 (de) 2016-06-09
CN105518857B (zh) 2018-10-23
TWI553748B (zh) 2016-10-11
KR20160041984A (ko) 2016-04-18
US20160218068A1 (en) 2016-07-28
WO2015033209A9 (en) 2016-04-14
WO2015033209A1 (en) 2015-03-12
US9640491B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
JP5854011B2 (ja) 半導体装置、及び半導体装置の製造方法
JP6171622B2 (ja) パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板を製造する方法
JP6150938B2 (ja) 半導体装置
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP6627988B2 (ja) 半導体パッケージ
JP2015128194A (ja) 半導体装置
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
JP6048238B2 (ja) 電子装置
JP6314433B2 (ja) 半導体装置及びその製造方法
JP6702800B2 (ja) 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法
JP2014090103A (ja) モールドパッケージおよびその製造方法
US20140091444A1 (en) Semiconductor unit and method for manufacturing the same
JP6316219B2 (ja) パワー半導体モジュール
JP6272052B2 (ja) 電子素子搭載用基板及び電子装置
JP5124329B2 (ja) 半導体装置
WO2014045711A1 (ja) 半導体モジュール
KR102564818B1 (ko) 파워모듈 및 그 제조방법
JP4653608B2 (ja) 面実装タイプ樹脂製中空パッケージの製造方法
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP6282959B2 (ja) 多数個取り配線基板、配線基板および電子装置
JP2016201505A (ja) 半導体装置
JP2016178194A (ja) 半導体装置および半導体装置の製造方法
JP5525856B2 (ja) 半導体モジュール
JP2019140285A (ja) 半導体モジュール
JP2012104686A (ja) 半導体パッケージの実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151123

R151 Written notification of patent or utility model registration

Ref document number: 5854011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees