JP2019140285A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2019140285A
JP2019140285A JP2018023312A JP2018023312A JP2019140285A JP 2019140285 A JP2019140285 A JP 2019140285A JP 2018023312 A JP2018023312 A JP 2018023312A JP 2018023312 A JP2018023312 A JP 2018023312A JP 2019140285 A JP2019140285 A JP 2019140285A
Authority
JP
Japan
Prior art keywords
electrode
bonding layer
electrode bonding
semiconductor module
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018023312A
Other languages
English (en)
Inventor
真男 野口
Masao Noguchi
真男 野口
林太郎 淺井
Rintaro Asai
林太郎 淺井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018023312A priority Critical patent/JP2019140285A/ja
Publication of JP2019140285A publication Critical patent/JP2019140285A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】半導体モジュールの信頼性を向上させることができる技術を提供する。【解決手段】半導体モジュールは、上面電極と下面電極を有する半導体素子と、第1電極接合層を介して上面電極に接続されている第1導体板と、第2電極接合層を介して下面電極に接続されている第2導体板と、を備える。下面電極が上面電極よりも大きい。第2電極接合層の耐クリープ性は、第1電極接合層の耐クリープ性よりも高く、第2電極接合層の0.2%耐力は、第1電極接合層の0.2%耐力よりも大きい。【選択図】図1

Description

本明細書が開示する技術は、半導体モジュールに関する。
特許文献1に、半導体素子の両面に導電体が接合層によって接合された構造を有する半導体モジュールが開示されている。図4は、特許文献1の半導体モジュールの一部分を拡大して示している。図4に示すように、半導体素子460は、半導体基板450と、上面電極の上面に設けられている上面電極410と、半導体基板450の下面に設けられている下面電極420と、を備える。上面電極410は、第1電極接合層412を介して第1導体板414に接続されており、下面電極420は、第2電極接合層422を介して第2導体板424に接続されている。下面電極420が上面電極410よりも広い。
特開2016−046497号公報
特許文献1の半導体モジュールでは、第1導体板414と第2導体板424のそれぞれが、半導体基板450から熱を逃がす放熱部材として機能する。このため、半導体基板450の発熱時に、第1導体板414、第2導体板424及び半導体基板450のそれぞれが熱膨張する。このとき、第1導体板414の線膨張係数と第2導体板424の線膨張係数が半導体基板450の線膨張係数よりも大きいので、第1導体板414の膨張量と第2導体板424の膨張量が半導体基板450の膨張量よりも大きくなる。このため、第1導体板414の熱膨張によって、第1電極接合層412が外周側に引っ張られる。また、第2導体板424の熱膨張によって、第2電極接合層422が外周側に引っ張られる。半導体基板450が繰り返し発熱することで、接合層412、422に繰り返し応力が加わる。すると、クリープ現象によって、図4の矢印に示すように、第1電極接合層412の内部ではんだが外周側に移動し、第2電極接合層422の内部ではんだが外周側に移動する。さらにクリープ現象が進行すると、図5の矢印490に示すように、第1電極接合層412の内部で外周側に移動したはんだが、上面電極410の外周縁410a近傍において半導体基板450を下方向に加圧する。その結果、半導体基板450が上面電極410の外周縁410aで下方向に反る。また、下方向に沿った半導体基板450によって加圧されることによって、第2電極接合層422内のはんだが、加圧された部分から周囲に向かって移動する。その結果、第2電極接合層422内のはんだの一部が、図5の矢印492に示すように、上面電極410の中央部の下部に向かって移動する。このため、上面電極410の中央部の位置で、第2電極接合層422が半導体基板450を上方向に加圧し、半導体基板450が上方向に反る。第2電極接合層422は、第2電極接合層422が上側に反った状態に変形する。そして、半導体基板450の発熱が終了しても、第2電極接合層422及び半導体基板450が上側に反った状態が維持される。半導体基板450に図5に示すような反りが生じることで、半導体基板450が劣化する。これによって、半導体モジュールの信頼性が低下する。なお、図4、5では、半導体素子460が絶縁樹脂に覆われているが、半導体素子が絶縁樹脂に覆われていない場合でも図5と同様の反りが生じることが確認されている。従って、本明細書では、半導体モジュールにおいて、半導体基板の反りを抑制する技術を提案する。
本明細書に開示する半導体モジュールは、上面電極と下面電極を有する半導体素子と、第1電極接合層を介して前記上面電極に接続されている第1導体板と、第2電極接合層を介して前記下面電極に接続されている第2導体板と、を備える。前記下面電極が前記上面電極よりも大きい。前記第2電極接合層の耐クリープ性は、前記第1電極接合層の耐クリープ性よりも高く、前記第2電極接合層の0.2%耐力は、前記第1電極接合層の0.2%耐力よりも大きい。
上記した半導体モジュールでは、第2電極接合層の耐クリープ性が、第1電極接合層の耐クリープ性よりも高い。第2電極接合層の耐クリープ性が比較的に高いことから、半導体素子が発熱しても、第2電極接合層にクリープ現象が発生し難い。また、第2電極接合層の0.2%耐力は、第1電極接合層の0.2%耐力よりも大きい。第2電極接合層の0.2%耐力が比較的に大きいことから、第2電極接合層は、半導体素子の発熱時に、第1電極接合層によって下方向に加圧されても、塑性変形し難い。このため、第2電極接合層は、半導体素子の発熱が停止され、第1電極接合層によって下方向に加圧されている状態が解消されると、元の状態に戻る。これにより、半導体素子も元の状態に戻る。従って、この半導体モジュールでは、半導体基板の経時的な劣化が生じ難い。
第1実施例に係る半導体モジュールの断面図。 第2実施例に係る半導体モジュールの断面図。 第3実施例に係る半導体モジュールの断面図。 従来の半導体モジュールの半導体素子460とその周辺の拡大断面図。 従来の半導体モジュールの半導体素子460とその周辺の拡大断面図。
(第1実施例)
図1を参照して、本実施例の半導体モジュール10について説明する。半導体モジュール10は、上部金属板12、金属ブロック16、半導体素子20、下部金属板24、ワイヤ28、信号端子30、下部接続端子32、上部接続端子34、及び、絶縁樹脂36を有している。
半導体素子20は、SiC(炭化シリコン)基板20aと、上面電極20bと、下面電極20cと、信号電極20dと、を有している。SiC基板20aの上面及び下面は、平坦である。
上面電極20bは、SiC基板20aの上面の中央部を覆っており、上面の周縁部を覆っていない。下面電極20cは、SiC基板20aの下面の全域を覆っている。従って、SiC基板20aの厚み方向に沿って見たときに、下面電極20cは上面電極20bよりも大きい。信号電極20dは、SiC基板20aの上面の周縁部の一部に設けられている。信号電極20dは、上面電極20bと離間して配置されている。信号電極20dは、ワイヤ28によって信号端子30に接続されている。信号端子30は、絶縁樹脂36の外部に突出している。SiC基板20aの内部には、ショットキーバリアダイオード等の半導体素子が形成されている。
金属ブロック16は、金属(より詳細には、銅)により構成されている。金属ブロック16は、半導体素子20の上部に配置されている。金属ブロック16の下面は、第1電極接合層18によって半導体素子20の上面電極20bに接続されている。他の実施形態として、金属ブロック16は、金属以外の導体で構成された他の部材に変更されてもよい。第1電極接合層18は、Sn(スズ)系はんだ層である。第1電極接合層18全体を100at%とした場合のSnの含有量は、85at%以上である。このため、第1電極接合層18の耐クリープ性は比較的に低く、第1電極接合層18の0.2%耐力が比較的に小さい。
上部金属板12は、金属(より詳細には、銅)により構成されている。上部金属板12は、金属ブロック16の上部に配置されている。上部金属板12の下面は、接合層14によって金属ブロック16の上面に接続されている。上部金属板12には、上部接続端子34が接続されている。上部接続端子34は、絶縁樹脂36の外部に突出している。他の実施形態として、上部金属板12は、金属以外の導体で構成された他の部材に変更されてもよい。
下部金属板24は、金属(より詳細には、銅)により構成されている。下部金属板24は、半導体素子20の下部に配置されている。下部金属板24の上面は、第2電極接合層22によって半導体素子20の下面電極20cに接続されている。第2電極接合層22は、金属(例えば、Ag(銀)、Cu(銅)、Ni(ニッケル)等)からなるペースト剤を焼結することで形成される層である。第2電極接合層22の耐クリープ性は、第1電極接合層18の耐クリープ性よりも高い。また、第2電極接合層22の0.2%耐力は、第1電極接合層18の0.2%耐力よりも大きい。なお、第2電極接合層22は、合金(例えば、Ni−Sn、Cu−Sn、Ag−Sn等)をインサート材として利用するTLP接合(液相拡散接合)層であってもよいし、Zn−Al系のはんだ層であってもよい。下部金属板24には、下部接続端子32が接続されている。下部接続端子32は、絶縁樹脂36の外部に突出している。他の実施形態として、下部金属板24は、金属以外の導体で構成された他の部材に変更されてもよい。
上部金属板12、金属ブロック16、半導体素子20及び下部金属板24の積層体は、絶縁樹脂36によって覆われている。上部金属板12の上面と下部金属板24の下面を除く積層体の表面全体が、絶縁樹脂36によって覆われている。上部金属板12の上面と下部金属板24の下面は、図示しない冷却器に接続される。
本実施例の半導体モジュール10によって得られる効果について説明する。上部接続端子34と上部金属板12、及び、下部接続端子32と下部金属板24を介して、半導体素子20に電流を流すことができる。また、上部金属板12と下部金属板24は、放熱板としても機能する。半導体素子20に電流を流すと、半導体素子20が発熱する。半導体素子20で生じた熱は、下部金属板24を介して放熱されるとともに、金属ブロック16と上部金属板12を介して放熱される。このため、半導体素子20に電流を流すと、下部金属板24、金属ブロック16及び上部金属板12が高温になる。
下部金属板24の線膨張係数と金属ブロック16の線膨張係数はSiC基板20aの線膨張係数よりも高い。このため、下部金属板24と金属ブロック16の膨張量は、SiC基板20aの膨張量よりも大きくなる。SiC基板20aの膨張量が小さく、金属ブロック16の膨張量が大きいので、これらの間の第1電極接合層18に高い熱応力が加わる。このため、半導体素子20に繰り返し通電すると、第1電極接合層18に繰り返し熱応力が加わり、クリープ現象によって第1電極接合層18の内部ではんだが外周側に向かって移動する。また、SiC基板20aの膨張量が小さく、下部金属板24の膨張量が大きいので、これらの間の第2電極接合層22に高い熱応力が加わる。このため、半導体素子20に繰り返し通電すると、第2電極接合層22に繰り返し熱応力が加わる。この点に関して、前述したように、第2電極接合層22の耐クリープ性は、第1電極接合層18の耐クリープ性よりも高い。第2電極接合層22の耐クリープ性が比較的に高いので、第2電極接合層22においてクリープ現象が抑制される。
また、第2電極接合層22の0.2%耐力は、第1電極接合層18の0.2%耐力よりも大きい。第2電極接合層22の0.2%耐力が比較的に大きいため、第2電極接合層22は塑性変形し難い。従って、SiC基板20aの発熱が停止し、第1電極接合層18による下方向への加圧が解消されると、第2電極接合層22は、元の平坦な状態に戻る。これにより、SiC基板20aも元の平坦な状態に戻る。このため、実施形態の半導体モジュール10では、図5のような半導体基板450の反りが抑制される。従って、半導体モジュール10によれば、SiC基板20aの経時的な劣化が抑制され、高い信頼性を確保することができる。
次いで、本実施例の半導体モジュール10の更なる効果について説明する。比較例として、第2電極接合層22の耐クリープ性が、第1電極接合層18の耐クリープ性と同等(又はそれ以下)であり、第2電極接合層22の0.2%耐力についても、第1電極接合層18の0.2%耐力と同等(又はそれ以下)である場合を想定する。この場合でも、第2電極接合層22の耐クリープ性や0.2%耐力が、従来の半導体モジュールよりも十分に優れていれば、SiC基板20aの発熱に起因する半導体素子20の上側への反りは抑制される。しかしながら、第1電極接合層18の耐クリープ性や0.2%耐力が、第2電極接合層22のそれらと同等である(又は優れている)と、SiC基板20aの発熱時に、上面電極20bに接続された第1電極接合層18においても、クリープ現象が抑制される。第1電極接合層18においてクリープ現象が抑制されると、金属ブロック16の線膨張係数とSiC基板20aの線膨張係数との差に起因する熱応力が、上面電極20bへより強く作用する。これにより、上面電極20bにおいてクラックの生成や進展が促進されてしまう。
一方、本実施例の半導体モジュール10では、金属ブロック16と上面電極20bとを接続する第1電極接合層18が、比較的に低い耐クリープ性を有し、かつ、比較的に小さい0.2%耐力を有する。この場合、SiC基板20aの発熱時に、第1電極接合層18においてクリープ現象が生じやすい。これにより、金属ブロック16の線膨張係数とSiC基板20aの線膨張係数との差に起因する熱応力が、第1電極接合層18で生じるクリープ現象によって緩和される。その結果、上述した比較例の場合と比較して、上面電極20bに作用する熱応力が低下して、上面電極20bにおいてクラックの進展が抑制される。従って、半導体モジュール10によれば、上面電極20bにおいてクラックの生成や進展が抑制され、さらに高い信頼性を確保することができる。
(対応関係)
金属ブロック16、下部金属板24が、それぞれ、「第1導体板」、「第2導体板」の一例である。
(第2実施例)
次いで、図2を参照して、第2実施例の半導体モジュール210について説明する。なお、以下では、実施例間で共通する構成について、同じ符号を付して説明を省略する。半導体モジュール210は、絶縁樹脂36の片面(下面)に下部金属板24が露出する片面冷却構造を有する。
半導体モジュール210では、金属ブロック16の上面にワイヤ250が接続されている。ワイヤ250は、屈曲している。ワイヤ250は、絶縁樹脂36の外部に突出している。このような構成でも、第1実施例の半導体モジュール10と同様の効果を奏することができる。
(第3実施例)
次いで、図3を参照して、第3実施例の半導体モジュール310について説明する。第3実施例の半導体モジュール310は、第2実施例の半導体モジュール210と同様に、片面冷却構造を有する。
半導体モジュール310では、電極板350が、第1電極接合層18によって金属ブロック16の上面に接続されている。電極板350は、L字型の形状を有し、絶縁樹脂36の外部に突出している。このような構成でも、第1実施例の半導体モジュール10と同様の効果を奏することができる。本実施例では、電極板350が、「第1導体板」の一例である。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10 :半導体モジュール
12 :上部金属板
14 :接合層
16 :金属ブロック
18 :接合層
20 :半導体素子
20a :SiC基板
20b :上面電極
20c :下面電極
20d :信号電極
22 :接合層
24 :下部金属板
26 :信号電極
28 :ワイヤ
30 :信号端子
32 :下部接続端子
34 :上部接続端子
36 :絶縁樹脂

Claims (1)

  1. 半導体モジュールであって、
    上面電極と下面電極を有する半導体素子と、
    第1電極接合層を介して前記上面電極に接続されている第1導体板と、
    第2電極接合層を介して前記下面電極に接続されている第2導体板と、を備え、
    前記下面電極が前記上面電極よりも大きく、
    前記第2電極接合層の耐クリープ性は、前記第1電極接合層の耐クリープ性よりも高く、
    前記第2電極接合層の0.2%耐力は、前記第1電極接合層の0.2%耐力よりも大きい、
    半導体モジュール。
JP2018023312A 2018-02-13 2018-02-13 半導体モジュール Pending JP2019140285A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018023312A JP2019140285A (ja) 2018-02-13 2018-02-13 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018023312A JP2019140285A (ja) 2018-02-13 2018-02-13 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2019140285A true JP2019140285A (ja) 2019-08-22

Family

ID=67694485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018023312A Pending JP2019140285A (ja) 2018-02-13 2018-02-13 半導体モジュール

Country Status (1)

Country Link
JP (1) JP2019140285A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269682A (ja) * 2005-03-23 2006-10-05 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2016025194A (ja) * 2014-07-18 2016-02-08 株式会社日立製作所 半導体モジュールの製造方法、半導体パワーモジュール、半導体モジュールを有する自動車および半導体モジュールを有する鉄道車両
JP2017168792A (ja) * 2016-03-18 2017-09-21 富士電機株式会社 電力用半導体モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269682A (ja) * 2005-03-23 2006-10-05 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2016025194A (ja) * 2014-07-18 2016-02-08 株式会社日立製作所 半導体モジュールの製造方法、半導体パワーモジュール、半導体モジュールを有する自動車および半導体モジュールを有する鉄道車両
JP2017168792A (ja) * 2016-03-18 2017-09-21 富士電機株式会社 電力用半導体モジュール

Similar Documents

Publication Publication Date Title
CN107210241B (zh) 功率半导体装置
JP4371151B2 (ja) 半導体パワーモジュール
JP5067187B2 (ja) ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール
JP2014063984A (ja) パワーモジュール用基板及びパワーモジュール
JP5957862B2 (ja) パワーモジュール用基板
JP2006253183A (ja) 半導体パワーモジュール
JP2007088030A (ja) 半導体装置
JP5854011B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2006269966A (ja) 配線基板およびその製造方法
JP2004356625A (ja) 半導体装置及びその製造方法
JP6834815B2 (ja) 半導体モジュール
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP5720694B2 (ja) 半導体装置、放熱部材、および、半導体装置の製造方法
JP2019510367A (ja) 回路キャリアの製造方法、回路キャリア、半導体モジュールの製造方法、及び半導体モジュール
JP2019140285A (ja) 半導体モジュール
JP6316219B2 (ja) パワー半導体モジュール
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP5723314B2 (ja) 回路素子を備えるモジュール
JP4876612B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
JP2019186411A (ja) 抵抗器およびその製造方法
JP6128005B2 (ja) 半導体装置
JP6237058B2 (ja) 銅板付きパワーモジュール用基板、及び銅板付きパワーモジュール用基板の製造方法
JP6952552B2 (ja) 接続材料および熱電変換モジュールならびに電子装置
JP5987665B2 (ja) 半導体装置
JPH03218031A (ja) 半導体集積回路装置およびそれに用いられるプリフォーム接合材

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220614