JP6011410B2 - 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール - Google Patents

半導体装置用接合体、パワーモジュール用基板及びパワーモジュール Download PDF

Info

Publication number
JP6011410B2
JP6011410B2 JP2013061018A JP2013061018A JP6011410B2 JP 6011410 B2 JP6011410 B2 JP 6011410B2 JP 2013061018 A JP2013061018 A JP 2013061018A JP 2013061018 A JP2013061018 A JP 2013061018A JP 6011410 B2 JP6011410 B2 JP 6011410B2
Authority
JP
Japan
Prior art keywords
semiconductor
power module
layer
metal layer
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013061018A
Other languages
English (en)
Other versions
JP2014187180A (ja
Inventor
亮 村中
亮 村中
宗太郎 大井
宗太郎 大井
Original Assignee
三菱マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱マテリアル株式会社 filed Critical 三菱マテリアル株式会社
Priority to JP2013061018A priority Critical patent/JP6011410B2/ja
Publication of JP2014187180A publication Critical patent/JP2014187180A/ja
Application granted granted Critical
Publication of JP6011410B2 publication Critical patent/JP6011410B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Description

本発明は、大電流、高電圧を制御する半導体装置に用いられる半導体装置用接合体、パワーモジュール用基板及びパワーモジュールに関する。
パワーモジュールに用いられる絶縁基板は、一般に絶縁体であるセラミックスや樹脂の両面に金属層がメタライズされる。メタライズされた金属層の一方の面ははんだ等で半導体素子が接合される回路面を構成し、他方の面は、半導体素子の発熱を放熱する放熱面を構成し、この放熱面は、ろう付けやはんだ付け、またはグリスを介して冷却器と接続される。
半導体素子と回路用金属層を接合するはんだの接合信頼性は、回路用金属層の硬さ(変形抵抗)と相関があり、回路用金属層として一般的に用いられる銅とアルミニウムを比較した場合、変形抵抗の大きい銅の方が信頼性は優れる。また、はんだとの濡れ性についても銅の方がアルミニウムよりも優れており、回路用金属層としてアルミニウムを用いる場合は、はんだとの濡れ性向上のために表面にNiめっきが必要となる。回路用金属層として銅を用いた場合、銅とはんだは濡れ性が良好なため、Niめっきは不要となりコスト低減となる。以上のことから、絶縁基板の半導体素子実装面の回路用金属層は銅が望ましい。
一方で、半導体素子をはんだ付けした後にこれらを熱硬化性樹脂により封止する構造の場合、半導体素子とリードフレームを電気的に接続するワイヤボンドを行った後に、樹脂封止されるが、銅はアルミニウムよりも樹脂との密着強度が劣り、封止樹脂と銅間に剥離が生じることがあった。特に、湿度の高い環境等で使用した場合、剥離による耐湿性の低下によって、電流リークやワイヤの腐食による信頼性低下や、樹脂により変形を抑制されていたワイヤボンディングと半導体素子の接続部が変形しやすくなり断線に至る等の課題が生じていた。
リードフレームと封止樹脂との密着性を向上させるため、以下の特許文献が知られている。
特許文献1では、チップマウント部の半導体素子搭載部の周辺に溝を設けておき、その溝を覆うように樹脂封止することにより、チップマウント部と封止樹脂との密着性を向上させている。
特許文献2では、リードフレームの両面にはニッケルめっきを施し、側面に露出する銅を酸化させて酸化膜を形成しておき、その側面も覆うように樹脂封止することにより密着性を向上させている。
特開平11−163238号公報 特開平6−151486号公報
特許文献1の場合、密着性は溝により形成される凹凸の面積に応じて増加すると考えられるが、その効果は面積に比例するため、例えば密着性を2倍や3倍大きくしようとするには、非常に大きな面積増加が必要となる。
また、特許文献2の場合では、リードフレーム側面の銅を酸化させることで密着強度を向上させているものの、側面以外の密着強度を向上させることはできていない。
さらに、半導体素子をはんだで実装する場合、治具などにより素子の位置ズレを抑制することが必要であるが、リフロー炉などではんだを溶融させた状態で搬送させる際には、はんだの挙動を制御できず、半導体素子の位置ズレや傾きなどを生じるおそれがある。
本発明は、このような事情に鑑みてなされたもので、樹脂モールドされるパワーモジュールに使用する絶縁基板の素子実装面とモールド樹脂との密着性を向上させるとともに、半導体素子の位置ズレや傾きなどの発生を抑制することを目的とする。
本発明の半導体装置用接合体は、最表面が銅により構成された回路用金属層とセラミックス基板とを接合してなり、前記最表面に半導体素子がはんだ層を介して接合される半導体装置用接合体であって、前記回路用金属層の表面における前記半導体素子の接合予定領域及びフィレット形成領域を避けて、前記半導体素子の面方向の最大辺長さの1/4以上の幅で前記接合予定領域を囲むようにアルミニウム層を被覆したことを特徴とする。
アルミニウムは銅より樹脂密着性が高いので、銅からなる素子実装面における接合予定領域及びフィレット形成領域を避けてアルミニウム層を被覆したことにより、銅によるはんだ信頼性と、アルミニウム層による樹脂密着性とを両立させることができる。
一方、銅ははんだとの濡れ性が優れるのに対して、アルミニウムははんだとの濡れ性が悪いので、接合予定領域及びフィレット形成領域を囲むようにアルミニウム層が形成されていることにより、アルミニウム層の内周縁を越えるはんだの濡れ広がりを抑制することができる。
本発明のパワーモジュール用基板は、前記半導体装置用接合体における前記回路用金属層とは反対面にアルミニウムからなる放熱用金属層が接合されたことを特徴とする。
また、本発明のパワーモジュールは、前記パワーモジュール基板の前記回路用金属層の最表面にはんだ層を介して半導体素子を接合したことを特徴とする。
本発明によれば、樹脂との密着性はアルミニウム層が担い、はんだの接合信頼性は銅からなる金属層の最表面が担うため、接合信頼性を損なうことなく樹脂密着性を向上することができる。また、はんだ溶融時にはんだ外周部がアルミニウム層に濡れないため、溶融時の半導体素子の挙動が一定範囲内に抑制され、はんだ付け時の半導体素子の位置ズレや傾きの発生を抑制することができる。
本発明の一実施形態の半導体装置としてパワーモジュールを示す全体断面図である。 図1におけるパワーモジュール用基板の縦断面図である。 図2のパワーモジュール用基板の平面図である。 パワーモジュール用基板における半導体素子の接合予定領域付近を示す拡大平面図である。 図4の縦断面図である。 図5において半導体素子を実装した状態を示す縦断面図である。
以下、本発明の実施形態について図面を参照して詳細に説明する。
図1は、本発明の半導体装置の一実施形態であるパワーモジュールを示す。このパワーモジュール1は、パワーモジュール用基板2にはんだ付けされた半導体素子3、半導体素子3とリードフレーム4あるいはパワーモジュール用基板2とリードフレーム4とを接続する金属製のボンディングワイヤまたはリボンボンディング等の接続配線5、パワーモジュール用基板2の一部を露出させた状態で全体を封止する封止樹脂6を備えている。符号7は半導体素子3をパワーモジュール用基板2に接合するはんだ層を示す。
パワーモジュール用基板2は、図2に示すように、絶縁性の高いセラミックス基板11と、このセラミックス基板11の一方の面に配設された回路用金属層12と、セラミックス基板11の他方の面に配設された放熱用金属層13と、回路用金属層12の表面の一部形成されたアルミニウム層14とを備える。
回路用金属層12は、銅又は銅合金(本発明ではこれらを総称して銅と称す)によって構成される。例えば、回路用金属層12として、無酸素銅の圧延板(純度99.99%以上)からなる銅板がセラミックス基板11に接合されることにより形成される。また、回路用金属層12の厚さは、0.2mm〜1.0mmの範囲内で設定することができ、本実施形態では0.3mmの厚さに設定される。
放熱用金属層13は、アルミニウム又はその合金、もしくは銅又はその合金によって構成することができる。例えば、純度が99.9%以上の純アルミニウム圧延材がセラミックス基板11に接合されることにより形成される。また、放熱用金属板の厚さは、0.2mm〜3mmの範囲内で設定することができ、本実施形態では0.5mmの厚さに設定される。
セラミックス基板11の各面に回路用金属層12、放熱用金属層13を接合する手段は特に限定されるものではないが、本実施形態ではろう付け法によって接合する。
これら金属層12,13をセラミックス基板11にろう付け法により接合する場合、まず回路用金属層12とセラミックス基板11とをAg−Cu−Ti系のろう材を介して積層し、これらを例えば接合温度850℃程度に加熱することで接合する。その後、放熱用金属層13とセラミックス基板11とをAl−Si系のろう材を介して積層し、これらを例えば640℃程度に加熱することで接合すると、パワーモジュール用基板が形成される。
回路用金属層12の表面に形成されるアルミニウム層14には、純アルミニウムが好適である。回路用金属層12とアルミニウム層14とを接合する手段は特に限定されるものではないが、ろう付け、スパッタ、蒸着又は固相拡散接合等により実施される。本実施形態では固相拡散接合法を用い、接合温度は530℃とした。
図3及び図4に示すように、本実施形態におけるアルミニウム層14は、半導体素子3がはんだ付けされる予定の接合予定領域(半導体素子3の平面形状と同じ形状)S及びフィレット形成領域Aを露出させるように開口部15が設けられた構成とされる。なお、その開口部15内には銅の表面が配置されている。
開口部15が接合予定領域Sを露出するように設けられているので、半導体素子3と回路用金属層12とが確実にはんだ付けされる。また、開口部15内に、前記フィレット形成領域Aが設けられているので、はんだ溶融時の表面張力に伴う半導体素子3のセルフアライメント機能を持たせることができる。
フィレット形成領域Aの幅Cは、溶融前のはんだ層7aの厚さをtとした場合、t以上2×t以下が望ましい。この幅Cが溶融前のはんだ層7aの厚さtの1倍未満の場合、はんだ層のフィレット部Fが形成されず、接合信頼性が低下する。また、前記幅Cが溶融前のはんだ層7aの厚さtの2倍を超える場合、前述したセルフアライメント性及び封止樹脂の密着性が損なわれる。
本実施形態では、図4に示すように、前記幅Cは溶融前のはんだ層7aの厚さtと同じ200μmとした。なお、前記フィレット形成領域Aは接合予定領域Sを取り囲む形状とされている。
また、アルミニウム層14の厚さは50μm以上1mm以下の範囲内で設定することができ、本実施形態では、150μmに設定される。
また、図4に示すように、本実施形態ではアルミニウム層14の幅(アルミニウム層14の開口部15の内周縁からの幅)Wは、半導体素子3の平面形状(接合予定領域S)における長辺の長さ(図4では半導体素子3の平面形状が正方形としているが、長方形の場合には長い方の寸法)をLとしたときに、L×1/4以上とされている。
アルミニウム層14の幅WがL×1/4未満であると、クラックの進展が半導体素子3まで至るおそれがあり、半導体素子3と接続配線5との接続の信頼性を低下させる。
また、封止樹脂6との密着性をより向上させるためには、アルミニウム層14はフィレット形成領域A及び半導体素子3の接合予定領域Sを除いた回路用金属層12の全体を覆うことがより望ましい。
このように構成されるパワーモジュール用基板2のアルミニウム層14により囲まれた回路用金属層12の銅表面に半導体素子3をはんだ付けにより接合する。はんだ材は、Sn−Ag−Cu系はんだ(例えば、Sn−3%Ag−0.5%Cu)やSn−Sb系はんだ(例えば、Sn−3.9%Ag−0.6%Cu−3.0%Sb)などの鉛フリーはんだとし、溶融前のはんだ層7aの厚さを50〜400μmの範囲内とする。本実施形態では200μmに設定した。また、半導体素子3としてはIGBT素子(平面寸法が例えば10mm×10mm)が使用される。
この半導体素子3を実装した後、半導体素子3とリードフレーム4、アルミニウム層14とリードフレーム4をそれぞれ接続配線5により電気的に接続する。接続配線5に用いられるワイヤやリボンは一般的にアルミニウムや銅材が使用される。例えば、線径500μmのアルミニウム製ワイヤによりボンディングされる。リードフレーム4は電気伝導性に優れるアルミニウムや銅材により形成される。このリードフレーム4の板厚は1〜5mmに設定され、本実施形態では厚さ2mmのアルミニウム材が用いられる。
そして、このように構成したパワーモジュール用基板2とリードフレーム4とを封止樹脂用金型に設置し、熱硬化性の封止樹脂(シリカ粒子が分散したエポキシ系樹脂など)を流動させ封止を行う。この場合、パワーモジュール用基板2のほぼ全体が封止樹脂6により封止されるが、放熱用金属層13の表面(セラミックス基板11との接合面とは反対面)が露出するように封止され、その露出面13aにヒートシンク(図示略)が接合される。
なお、本発明では、セラミックス基板11に回路用金属層12を接合し、その回路用金属層12の一部をアルミニウム層14により被覆した構成体を、接合体と称しており、一実施形態で説明したパワーモジュール以外の他の半導体装置にも適用することができる。
パワーモジュール用基板として、回路用金属層を純度99.95%の無酸素銅(20mm×36mmの矩形状で厚さ0.3mm)、セラミックス基板を窒化アルミニウム(AlN)(24mm×40mmの矩形状で厚さ0.635mm)、放熱用金属板に純度99.99%以上(4N−Al)のアルミニウム(22mm×38mmの矩形状で厚さ0.5mm)を用いた。回路用金属層にアルミニウム層を固相拡散接合した後に、IGBT素子(平面サイズ:10mm×10mm)を200μmの厚さのはんだを用いてはんだ付けした。その後、半導体素子とリードフレーム、アルミニウム層とリードフレームをそれぞれ線径500μmのアルミニウム製ワイヤを用いて接続した。その後、熱硬化性樹脂によりモールドして封止した。
回路用金属層に接合したアルミニウム層は接合予定領域及び接合予定領域の外周縁からはんだ層の厚さと同じ200μmの距離の間の領域(フィレット形成領域)を避けるように形成し、その幅Wを表1に示すように変量して、信頼性試験を行った。この信頼性試験は、液槽式の冷熱サイクル試験機とし、−40℃での30分間の保持と125℃での30分間の保持とを3000サイクル繰り返し実施した後に、半導体素子が通電可能であったものを○、通電できなくなったものを×と判定した。
その信頼性試験の結果を表1に示す。
表1の結果からわかるように、アルミニウム層の幅Wを半導体素子の最大辺の長さLの1/4以上とすることにより、接合信頼性の良好なパワーモジュールを得ることができる。
なお、本発明は、上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
実施形態では、回路用金属層を銅からなる一層の金属層としたが、最表面を銅とし、セラミックス基板と接合される裏面をアルミニウムとしてもよい。
1 パワーモジュール(半導体装置)
2 パワーモジュール用基板
3 半導体素子
4 リードフレーム
5 接続配線
6 封止樹脂
7 はんだ層
11 セラミックス基板
12 回路用金属層
13 放熱用金属層
14 アルミニウム層
15 開口部
S 接合予定領域
A フィレット形成領域

Claims (3)

  1. 最表面が銅により構成された回路用金属層とセラミックス基板とを接合してなり、前記最表面に半導体素子がはんだ層を介して接合される半導体装置用接合体であって、前記回路用金属層の表面における前記半導体素子の接合予定領域及びフィレット形成領域を避けて、前記半導体素子の面方向の最大辺長さの1/4以上の幅で前記接合予定領域を囲むようにアルミニウム層を被覆したことを特徴とする半導体装置用接合体。
  2. 請求項1記載の半導体装置用接合体における前記回路用金属層とは反対面にアルミニウムからなる放熱用金属層が接合されたことを特徴とするパワーモジュール用基板。
  3. 請求項2記載のパワーモジュール基板の前記回路用金属層の最表面にはんだ層を介して半導体素子を接合したことを特徴とするパワーモジュール。
JP2013061018A 2013-03-22 2013-03-22 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール Active JP6011410B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013061018A JP6011410B2 (ja) 2013-03-22 2013-03-22 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013061018A JP6011410B2 (ja) 2013-03-22 2013-03-22 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール

Publications (2)

Publication Number Publication Date
JP2014187180A JP2014187180A (ja) 2014-10-02
JP6011410B2 true JP6011410B2 (ja) 2016-10-19

Family

ID=51834465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013061018A Active JP6011410B2 (ja) 2013-03-22 2013-03-22 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール

Country Status (1)

Country Link
JP (1) JP6011410B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6481409B2 (ja) * 2015-02-19 2019-03-13 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール
WO2017006661A1 (ja) * 2015-07-09 2017-01-12 株式会社東芝 セラミックス金属回路基板およびそれを用いた半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455268U (ja) * 1977-09-27 1979-04-17
JPS61168948A (en) * 1985-01-23 1986-07-30 Hitachi Ltd Leadframe for semiconductor device and semiconductor device using same
JPH06112390A (ja) * 1992-09-24 1994-04-22 Nippon Steel Corp リードフレーム
JPH0823002A (ja) * 1994-07-05 1996-01-23 Hitachi Ltd 半導体装置及びその製造方法
JPH08148647A (ja) * 1994-11-15 1996-06-07 Toshiba Corp 半導体装置
JP2003197826A (ja) * 2001-12-26 2003-07-11 Toshiba Corp セラミックス回路基板およびそれを用いた半導体モジュール
KR101343289B1 (ko) * 2010-05-18 2013-12-18 도요타지도샤가부시키가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP2014187180A (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
KR102097177B1 (ko) 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈
KR20120032497A (ko) 반도체장치 및 그 제조방법
JP2013062506A (ja) クラッド型ベースプレートを含む半導体装置
JP2007251076A (ja) パワー半導体モジュール
JP6032294B2 (ja) 半導体装置
US8198712B2 (en) Hermetically sealed semiconductor device module
JP5214936B2 (ja) 半導体装置
JP6479036B2 (ja) 半導体装置及びその製造方法
CN102593081A (zh) 包括散热器的半导体器件
JP2006066716A (ja) 半導体装置
JP5306171B2 (ja) 半導体装置
JP6522241B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
KR102186331B1 (ko) 저항기 및 저항기의 제조 방법
US20190189537A1 (en) Semiconductor Device
JP2006190728A (ja) 電力用半導体装置
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP2009147123A (ja) 半導体装置及びその製造方法
JP5418654B2 (ja) 半導体装置
JP2014143342A (ja) 半導体モジュール及びその製造方法
WO2017077729A1 (ja) 半導体モジュール及びその製造方法
JP2017168635A (ja) パワーモジュール用基板及びパワーモジュールの製造方法
KR20180059778A (ko) 발광 모듈용 기판, 발광 모듈, 냉각기가 형성된 발광 모듈용 기판, 및 발광 모듈용 기판의 제조 방법
WO2016147252A1 (ja) 半導体装置およびその製造方法
JP6794734B2 (ja) 半導体装置及び半導体装置の製造方法
JP5884625B2 (ja) 半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160905

R150 Certificate of patent or registration of utility model

Ref document number: 6011410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150