JPH08116007A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08116007A JPH08116007A JP27306094A JP27306094A JPH08116007A JP H08116007 A JPH08116007 A JP H08116007A JP 27306094 A JP27306094 A JP 27306094A JP 27306094 A JP27306094 A JP 27306094A JP H08116007 A JPH08116007 A JP H08116007A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- solder
- semiconductor device
- protrusion
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ペレットが傾いて搭載されることを防止す
る。温度サイクルによって半田が熱疲労を起こすことを
防止する。 【構成】 リードフレームのダイパッド１の中央部に、
高さが２０μｍ以上で上面が平坦な中央突起部１ａを設
け、半田４を用いてペレット３をマウントする。中央突
起部１ａの上面の面積は、ペレットサイズより十分に小
さくなるように、例えば１．０ｍｍ2 程度にする。
る。温度サイクルによって半田が熱疲労を起こすことを
防止する。 【構成】 リードフレームのダイパッド１の中央部に、
高さが２０μｍ以上で上面が平坦な中央突起部１ａを設
け、半田４を用いてペレット３をマウントする。中央突
起部１ａの上面の面積は、ペレットサイズより十分に小
さくなるように、例えば１．０ｍｍ2 程度にする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
温度サイクルに対する耐性の高いマウント構造を持つ半
導体装置に関するものである。
温度サイクルに対する耐性の高いマウント構造を持つ半
導体装置に関するものである。
【０００２】
【従来の技術】樹脂封止型の半導体装置は、リードフレ
ームのダイパッド上にペレットをマウントしペレットの
電極パッドとリードフレームのリード間を金属細線によ
り接続し、トランスファモールド法などにより封止して
製造される。ここで、パワー用の半導体装置において
は、ペレットはＰｂ／Ｓｎ半田等の半田を用いてリード
フレーム上にマウントされる。
ームのダイパッド上にペレットをマウントしペレットの
電極パッドとリードフレームのリード間を金属細線によ
り接続し、トランスファモールド法などにより封止して
製造される。ここで、パワー用の半導体装置において
は、ペレットはＰｂ／Ｓｎ半田等の半田を用いてリード
フレーム上にマウントされる。
【０００３】図３（ａ）は、従来のマウント構造を示す
断面図である。同図において、１はリードフレームのダ
イパッド、３はペレット、４は半田である。同図に示さ
れるように、マウント時の半田の流動性によりペレット
がリードフレーム面に対して傾いてマウントされること
がある。このように傾いて取り付けられると、後のワイ
ヤボンディング工程において、ペレット表面電極の認識
が不確実になり、信頼性の高い結線が困難になる。
断面図である。同図において、１はリードフレームのダ
イパッド、３はペレット、４は半田である。同図に示さ
れるように、マウント時の半田の流動性によりペレット
がリードフレーム面に対して傾いてマウントされること
がある。このように傾いて取り付けられると、後のワイ
ヤボンディング工程において、ペレット表面電極の認識
が不確実になり、信頼性の高い結線が困難になる。
【０００４】マウント時にペレットを強く押圧すること
により、ペレットの傾きは抑えることができる。しか
し、この場合には図３（ｂ）に示されるように、ペレッ
ト下の半田厚が薄くなり、熱サイクル（例えば、−５５
℃〜１５０℃のサイクル）が加えられた場合にリードフ
レーム（Ｃｕ等）材とペレット（Ｓｉ等）の熱膨張係数
差による応力により、半田が熱疲労を起こし半導体装置
の特性劣化を招く恐れが生じる。
により、ペレットの傾きは抑えることができる。しか
し、この場合には図３（ｂ）に示されるように、ペレッ
ト下の半田厚が薄くなり、熱サイクル（例えば、−５５
℃〜１５０℃のサイクル）が加えられた場合にリードフ
レーム（Ｃｕ等）材とペレット（Ｓｉ等）の熱膨張係数
差による応力により、半田が熱疲労を起こし半導体装置
の特性劣化を招く恐れが生じる。
【０００５】この不都合に対処するものとしていくつか
の改善提案がなされている。第１の改善例は、図４
（ａ）に示すように、ダイパッド１とペレット間に、高
融点スペーサ５を介在させるものであって、これは、特
開昭５６−１４０６９号公報にて提案されたものであ
る。この場合、半田付けは、予めスペーサが接着される
かあるいは埋め込まれた半田材を用いて行われる。
の改善提案がなされている。第１の改善例は、図４
（ａ）に示すように、ダイパッド１とペレット間に、高
融点スペーサ５を介在させるものであって、これは、特
開昭５６−１４０６９号公報にて提案されたものであ
る。この場合、半田付けは、予めスペーサが接着される
かあるいは埋め込まれた半田材を用いて行われる。
【０００６】図５は、特開昭５６−１４０６９号公報、
特開平２−１４６７５７号公報等により提案された改善
案（以下、これを第２の改善例という）を説明するため
の図であって、図５（ａ）は、ダイパッドの斜視図であ
り、図５（ｂ）はマウント構造をしめす断面図である。
この改善例は、ダイパッド１上に複数の突起台６を設
け、これにより半田４の厚さをコントロールするもので
ある。
特開平２−１４６７５７号公報等により提案された改善
案（以下、これを第２の改善例という）を説明するため
の図であって、図５（ａ）は、ダイパッドの斜視図であ
り、図５（ｂ）はマウント構造をしめす断面図である。
この改善例は、ダイパッド１上に複数の突起台６を設
け、これにより半田４の厚さをコントロールするもので
ある。
【０００７】また、特開平４−１９２４３０号公報に
は、マウント材として接着剤を用いる場合に、ダイパッ
ドの中央部に凸起部を設け、これにより、接着剤のペレ
ットへの這い上がりを防止することが記載されている。
は、マウント材として接着剤を用いる場合に、ダイパッ
ドの中央部に凸起部を設け、これにより、接着剤のペレ
ットへの這い上がりを防止することが記載されている。
【０００８】
【発明が解決しようとする課題】上述した従来例（図
３）では、ペレットが傾いて取り付けられたり、あるい
はペレット下の半田が薄くなり過ぎたりする欠点があ
り、信頼性の高い半導体装置を提供することが困難であ
った。この点に対処してなされた第１の改善例（図４）
でも、スペーサが偏在することがあり、図４（ｂ）に示
されるように、傾いてマウントされてしまうことがあ
り、さらに、特殊な半田材を用意しなければならないた
め、高価なものになるという欠点があった。
３）では、ペレットが傾いて取り付けられたり、あるい
はペレット下の半田が薄くなり過ぎたりする欠点があ
り、信頼性の高い半導体装置を提供することが困難であ
った。この点に対処してなされた第１の改善例（図４）
でも、スペーサが偏在することがあり、図４（ｂ）に示
されるように、傾いてマウントされてしまうことがあ
り、さらに、特殊な半田材を用意しなければならないた
め、高価なものになるという欠点があった。
【０００９】また、第２の改善例では、複数の突起を設
けることで半田厚を任意の厚さで均一にはできるが、リ
ードフレーム材とペレットの熱膨張係数差による応力を
最も受けやすいペレット外周部の近くにまで突起が形成
されているため、温度サイクルによって応力が作用する
ことにより半田の薄い突起部において熱疲労が発生する
という欠点があった。
けることで半田厚を任意の厚さで均一にはできるが、リ
ードフレーム材とペレットの熱膨張係数差による応力を
最も受けやすいペレット外周部の近くにまで突起が形成
されているため、温度サイクルによって応力が作用する
ことにより半田の薄い突起部において熱疲労が発生する
という欠点があった。
【００１０】本発明は、このような従来例の欠点を解消
すべくなされたものであって、その目的は、第１に、ペ
レットがダイパッド上に傾いて取り付けられることのな
いにすることであり、第２に、ペレット下に十分の量の
半田を供給しうるようにすることである。
すべくなされたものであって、その目的は、第１に、ペ
レットがダイパッド上に傾いて取り付けられることのな
いにすることであり、第２に、ペレット下に十分の量の
半田を供給しうるようにすることである。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、リードフレームのダイパッド上に
半田によりペレットがダイボンドされている半導体装置
において、前記ダイパッドのペレット搭載部の中心部に
上面が平坦になされた、上面の面積が搭載ペレットのそ
れより小さく高さが２０μｍ以上の突起部が形成されて
いることを特徴とする半導体装置、が提供される。
め、本発明によれば、リードフレームのダイパッド上に
半田によりペレットがダイボンドされている半導体装置
において、前記ダイパッドのペレット搭載部の中心部に
上面が平坦になされた、上面の面積が搭載ペレットのそ
れより小さく高さが２０μｍ以上の突起部が形成されて
いることを特徴とする半導体装置、が提供される。
【００１２】
【作用】本発明の半導体装置においては、ペレットが平
坦になされた突起部上にダイボンドされるため、そして
そのダイボンド時に十分の押圧力で押し付けておくこと
ができるため、ペレットが傾いて取り付けられることは
なくなる。
坦になされた突起部上にダイボンドされるため、そして
そのダイボンド時に十分の押圧力で押し付けておくこと
ができるため、ペレットが傾いて取り付けられることは
なくなる。
【００１３】本発明の半導体装置においては、ペレット
は２０μｍ以上の高さの突起部上にマウントされる。し
たがって、中心部を除いてペレット下には２０μｍ以上
の半田層が形成される。この程度の厚さがあれば、リー
ドフレームとペレットとの熱膨張係数の差による応力を
この半田によって吸収させることができ、半導体装置の
劣化を防止することができる。そして、ペレットがマウ
ントされる突起部の大きさは、好ましくは１．５ｍｍ2
以下、より好ましくは１．０ｍｍ2 以下になされる。こ
の突起部においては、半田層の膜厚は薄くなるが、広さ
が限定されており、そしてこの部分（すなわち、ペレッ
ト中心部）は最も応力作用の少ない領域であるため、こ
こで熱疲労を起こすことはない。
は２０μｍ以上の高さの突起部上にマウントされる。し
たがって、中心部を除いてペレット下には２０μｍ以上
の半田層が形成される。この程度の厚さがあれば、リー
ドフレームとペレットとの熱膨張係数の差による応力を
この半田によって吸収させることができ、半導体装置の
劣化を防止することができる。そして、ペレットがマウ
ントされる突起部の大きさは、好ましくは１．５ｍｍ2
以下、より好ましくは１．０ｍｍ2 以下になされる。こ
の突起部においては、半田層の膜厚は薄くなるが、広さ
が限定されており、そしてこの部分（すなわち、ペレッ
ト中心部）は最も応力作用の少ない領域であるため、こ
こで熱疲労を起こすことはない。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）、（ｂ）は、本発明の第１の実
施例の平面図と、断面図である。同図において、１はリ
ードフレームのダイパッド、１ａは、ダイパッド１の中
央部に形成された中央突起部、２はリードフレームのリ
ード、３は、パワートランジスタ等の形成されたペレッ
ト、４はＰｂ／Ｓｎ半田等の低温半田である。
て説明する。図１（ａ）、（ｂ）は、本発明の第１の実
施例の平面図と、断面図である。同図において、１はリ
ードフレームのダイパッド、１ａは、ダイパッド１の中
央部に形成された中央突起部、２はリードフレームのリ
ード、３は、パワートランジスタ等の形成されたペレッ
ト、４はＰｂ／Ｓｎ半田等の低温半田である。
【００１５】中央突起部１ａは、円柱状で高さが３０μ
ｍに形成されており、またその平坦部の面積は１ｍｍ2
（直径：Ｒ＝１．１２ｍｍ）になされている。この突起
部はプレス加工により形成され、その後コイニング加工
により上面が平坦化されている。この突起部の高さによ
りペレット下の半田層の厚さが規制される。一般的には
半田層の厚さが厚いほど熱疲労の発生は軽減される。本
発明者の実験によれば、２０μｍを越えるあたりから急
速に改善され、３０μｍで十分な改善がなされることが
確認できている。而して、熱疲労改善の目的のためには
厚くすることが望ましいものの接着強度等半田付けの信
頼性の面からは必要以上に厚くすることは好ましくな
く、１００μｍ程度以下に抑えることが好ましい。
ｍに形成されており、またその平坦部の面積は１ｍｍ2
（直径：Ｒ＝１．１２ｍｍ）になされている。この突起
部はプレス加工により形成され、その後コイニング加工
により上面が平坦化されている。この突起部の高さによ
りペレット下の半田層の厚さが規制される。一般的には
半田層の厚さが厚いほど熱疲労の発生は軽減される。本
発明者の実験によれば、２０μｍを越えるあたりから急
速に改善され、３０μｍで十分な改善がなされることが
確認できている。而して、熱疲労改善の目的のためには
厚くすることが望ましいものの接着強度等半田付けの信
頼性の面からは必要以上に厚くすることは好ましくな
く、１００μｍ程度以下に抑えることが好ましい。
【００１６】一方、突起部の平坦部の広さは狭い程熱疲
労を少なくすることができる。しかし、ペレットを傾か
ない状態でマウントするには、一定以上の広さが必要で
ある。そこで、１．５ｍｍ□のペレットについて実験し
たところ、１．５ｍｍ2 以下であれば熱サイクル耐性は
実用上問題がないことが分かった。しかし、マウント時
の位置合わせずれについてのマージンを考慮すると、
１．０ｍｍ2 程度以下に抑えることがより望ましい。な
お、この突起部の面積はペレットの中心部にのみ影響を
与えるだけであるため、ペレットサイズが変化してもこ
の面積に変更を加える必要はない。
労を少なくすることができる。しかし、ペレットを傾か
ない状態でマウントするには、一定以上の広さが必要で
ある。そこで、１．５ｍｍ□のペレットについて実験し
たところ、１．５ｍｍ2 以下であれば熱サイクル耐性は
実用上問題がないことが分かった。しかし、マウント時
の位置合わせずれについてのマージンを考慮すると、
１．０ｍｍ2 程度以下に抑えることがより望ましい。な
お、この突起部の面積はペレットの中心部にのみ影響を
与えるだけであるため、ペレットサイズが変化してもこ
の面積に変更を加える必要はない。
【００１７】この中央突起部１ａ上にＰｂ／Ｓｎ半田を
供給した後、ペレット３を突起部１ａの中心に位置合わ
せし、１００ｇの荷重で押圧しつつダイボンドする。こ
れにより、ペレットをリードフレーム面に平行にボンデ
ィングすることができる。
供給した後、ペレット３を突起部１ａの中心に位置合わ
せし、１００ｇの荷重で押圧しつつダイボンドする。こ
れにより、ペレットをリードフレーム面に平行にボンデ
ィングすることができる。
【００１８】図２（ａ）、（ｂ）は、本発明の第２の実
施例を示す平面図と断面図である。同図において、図１
に示した先の実施例の部分と共通する部分には同一の参
照番号が付せられているので重複する説明は省略する
が、本実施例においては、ダイパッド１の外周部に半田
流れ防止突起１ｂが設けられている。本実施例によれ
ば、この構成により、半田流れを一定の範囲に抑えるこ
とができ、より信頼性の高い半導体装置を提供すること
ができる。なお、以上の実施例では、中央突起部の形状
は円柱形であったが、本発明はこの形状に限定されるも
のではなく四角柱等の角柱であってもよい。
施例を示す平面図と断面図である。同図において、図１
に示した先の実施例の部分と共通する部分には同一の参
照番号が付せられているので重複する説明は省略する
が、本実施例においては、ダイパッド１の外周部に半田
流れ防止突起１ｂが設けられている。本実施例によれ
ば、この構成により、半田流れを一定の範囲に抑えるこ
とができ、より信頼性の高い半導体装置を提供すること
ができる。なお、以上の実施例では、中央突起部の形状
は円柱形であったが、本発明はこの形状に限定されるも
のではなく四角柱等の角柱であってもよい。
【００１９】
【発明の効果】以上説明したように、本発明による半導
体装置は、ダイパッドのペレットを搭載する中心部に２
０μｍ以上の高さで上面の平坦部がペレット面積より狭
い突起部を設けたものであるので、ペレットをリードフ
レームに対して平坦に取り付けることができ、後工程に
おけるペレット表面の電極の認識が確実に行なえるよう
になって信頼性の高い結線が行えるようになる。また、
ペレット−リードフレーム間の応力の作用の大きいペレ
ット外周部においては十分の膜厚の半田にて半田付けが
行われるため、熱疲労による半導体装置の特性劣化を防
止することができる。
体装置は、ダイパッドのペレットを搭載する中心部に２
０μｍ以上の高さで上面の平坦部がペレット面積より狭
い突起部を設けたものであるので、ペレットをリードフ
レームに対して平坦に取り付けることができ、後工程に
おけるペレット表面の電極の認識が確実に行なえるよう
になって信頼性の高い結線が行えるようになる。また、
ペレット−リードフレーム間の応力の作用の大きいペレ
ット外周部においては十分の膜厚の半田にて半田付けが
行われるため、熱疲労による半導体装置の特性劣化を防
止することができる。
【図１】本発明の第１の実施例を示す平面図と断面図。
【図２】本発明の第２の実施例を示す平面図と断面図。
【図３】従来例の断面図。
【図４】第１の改善例の断面図。
【図５】第２の改善例のダイパッドの斜視図とマウント
状態を示す断面図。
状態を示す断面図。
１ ダイパッド １ａ 中央突起部 １ｂ 半田流れ防止突起 ２ リード ３ ペレット ４ 半田 ５ 高融点スペーサ ６ 突起台
Claims (3)
- 【請求項１】 リードフレームのダイパッド上に半田に
よりペレットがダイボンドされている半導体装置におい
て、前記ダイパッドのペレット搭載部の中心部に上面が
平坦になされた、上面の面積が搭載ペレットのそれより
小さく高さが２０μｍ以上の突起部が形成されているこ
とを特徴とする半導体装置。 - 【請求項２】 前記突起部の上面の面積が１．５ｍｍ2
以下であることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記ダイパッドのペレット搭載部の周囲
には半田流れ防止用の突起が形成されていることを特徴
とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27306094A JPH08116007A (ja) | 1994-10-13 | 1994-10-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27306094A JPH08116007A (ja) | 1994-10-13 | 1994-10-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08116007A true JPH08116007A (ja) | 1996-05-07 |
Family
ID=17522597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27306094A Pending JPH08116007A (ja) | 1994-10-13 | 1994-10-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08116007A (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353378A (ja) * | 2001-05-22 | 2002-12-06 | Fuji Electric Co Ltd | 半導体装置 |
| WO2004074168A3 (en) * | 2003-02-20 | 2005-04-14 | Analog Devices Inc | Packaged microchip with thermal stress relief |
| US6946742B2 (en) | 2002-12-19 | 2005-09-20 | Analog Devices, Inc. | Packaged microchip with isolator having selected modulus of elasticity |
| US7166911B2 (en) | 2002-09-04 | 2007-01-23 | Analog Devices, Inc. | Packaged microchip with premolded-type package |
| JP2007134395A (ja) * | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | 半導体装置 |
| JP2009087964A (ja) * | 2007-09-27 | 2009-04-23 | Kyocera Corp | 電子部品 |
| JP2011249395A (ja) * | 2010-05-24 | 2011-12-08 | Mitsubishi Electric Corp | 半導体装置 |
| US8344487B2 (en) | 2006-06-29 | 2013-01-01 | Analog Devices, Inc. | Stress mitigation in packaged microchips |
| CN103426780A (zh) * | 2012-05-14 | 2013-12-04 | 万国半导体(开曼)股份有限公司 | 焊球阵列用作高度垫块及焊料固定物 |
| JP2015053379A (ja) * | 2013-09-06 | 2015-03-19 | トヨタ自動車株式会社 | 半導体装置、及び半導体装置の製造方法 |
| US9466632B2 (en) | 2015-01-09 | 2016-10-11 | Samsung Electronics Co., Ltd. | Image sensor package and an image sensor module having the same |
| US9676614B2 (en) | 2013-02-01 | 2017-06-13 | Analog Devices, Inc. | MEMS device with stress relief structures |
| US10131538B2 (en) | 2015-09-14 | 2018-11-20 | Analog Devices, Inc. | Mechanically isolated MEMS device |
| US10167189B2 (en) | 2014-09-30 | 2019-01-01 | Analog Devices, Inc. | Stress isolation platform for MEMS devices |
| JP2019145743A (ja) * | 2018-02-23 | 2019-08-29 | 日立オートモティブシステムズ株式会社 | イグナイタ |
| JP2021044300A (ja) * | 2019-09-06 | 2021-03-18 | 株式会社東芝 | 半導体装置 |
| JPWO2020175619A1 (ja) * | 2019-02-28 | 2021-12-16 | 京セラ株式会社 | 電子部品搭載用パッケージ、電子装置及び発光装置 |
| US11417611B2 (en) | 2020-02-25 | 2022-08-16 | Analog Devices International Unlimited Company | Devices and methods for reducing stress on circuit components |
| US11981560B2 (en) | 2020-06-09 | 2024-05-14 | Analog Devices, Inc. | Stress-isolated MEMS device comprising substrate having cavity and method of manufacture |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637122A (ja) * | 1992-07-15 | 1994-02-10 | Hitachi Ltd | 半導体装置 |
-
1994
- 1994-10-13 JP JP27306094A patent/JPH08116007A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637122A (ja) * | 1992-07-15 | 1994-02-10 | Hitachi Ltd | 半導体装置 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353378A (ja) * | 2001-05-22 | 2002-12-06 | Fuji Electric Co Ltd | 半導体装置 |
| US7166911B2 (en) | 2002-09-04 | 2007-01-23 | Analog Devices, Inc. | Packaged microchip with premolded-type package |
| US6946742B2 (en) | 2002-12-19 | 2005-09-20 | Analog Devices, Inc. | Packaged microchip with isolator having selected modulus of elasticity |
| WO2004074168A3 (en) * | 2003-02-20 | 2005-04-14 | Analog Devices Inc | Packaged microchip with thermal stress relief |
| JP2007134395A (ja) * | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | 半導体装置 |
| US8344487B2 (en) | 2006-06-29 | 2013-01-01 | Analog Devices, Inc. | Stress mitigation in packaged microchips |
| JP2009087964A (ja) * | 2007-09-27 | 2009-04-23 | Kyocera Corp | 電子部品 |
| JP2011249395A (ja) * | 2010-05-24 | 2011-12-08 | Mitsubishi Electric Corp | 半導体装置 |
| CN103426780A (zh) * | 2012-05-14 | 2013-12-04 | 万国半导体(开曼)股份有限公司 | 焊球阵列用作高度垫块及焊料固定物 |
| US9676614B2 (en) | 2013-02-01 | 2017-06-13 | Analog Devices, Inc. | MEMS device with stress relief structures |
| CN105518857A (zh) * | 2013-09-06 | 2016-04-20 | 丰田自动车株式会社 | 半导体装置、以及半导体装置的制造方法 |
| US9640491B2 (en) | 2013-09-06 | 2017-05-02 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device having semiconductor elements connected to an intermediate plate by a brazing filler metal, and manufacturing method for semiconductor device |
| JP2015053379A (ja) * | 2013-09-06 | 2015-03-19 | トヨタ自動車株式会社 | 半導体装置、及び半導体装置の製造方法 |
| US10167189B2 (en) | 2014-09-30 | 2019-01-01 | Analog Devices, Inc. | Stress isolation platform for MEMS devices |
| US10759659B2 (en) | 2014-09-30 | 2020-09-01 | Analog Devices, Inc. | Stress isolation platform for MEMS devices |
| US9466632B2 (en) | 2015-01-09 | 2016-10-11 | Samsung Electronics Co., Ltd. | Image sensor package and an image sensor module having the same |
| US10131538B2 (en) | 2015-09-14 | 2018-11-20 | Analog Devices, Inc. | Mechanically isolated MEMS device |
| JP2019145743A (ja) * | 2018-02-23 | 2019-08-29 | 日立オートモティブシステムズ株式会社 | イグナイタ |
| JPWO2020175619A1 (ja) * | 2019-02-28 | 2021-12-16 | 京セラ株式会社 | 電子部品搭載用パッケージ、電子装置及び発光装置 |
| JP2021044300A (ja) * | 2019-09-06 | 2021-03-18 | 株式会社東芝 | 半導体装置 |
| US11769715B2 (en) | 2019-09-06 | 2023-09-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US11417611B2 (en) | 2020-02-25 | 2022-08-16 | Analog Devices International Unlimited Company | Devices and methods for reducing stress on circuit components |
| US11981560B2 (en) | 2020-06-09 | 2024-05-14 | Analog Devices, Inc. | Stress-isolated MEMS device comprising substrate having cavity and method of manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08116007A (ja) | 半導体装置 | |
| US5288006A (en) | Method of bonding tab inner lead and bonding tool | |
| JPH06105726B2 (ja) | 半導体集積回路装置 | |
| JPH0823002A (ja) | 半導体装置及びその製造方法 | |
| JPH07288255A (ja) | はんだバンプの形成方法 | |
| JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
| JP3149631B2 (ja) | 半導体装置及びその実装装置及びその実装方法 | |
| JPH0269945A (ja) | 半導体装置及びその製造方法 | |
| JPS63293963A (ja) | 樹脂封止型半導体装置 | |
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| EP0711104A1 (en) | Packaged semiconductor, semiconductor device made therewith and method for making same | |
| JP2754884B2 (ja) | ボンディング装置およびボンディング方法 | |
| JP2544371B2 (ja) | 半導体装置 | |
| JPS6360533B2 (ja) | ||
| JP2546178B2 (ja) | リードレスダイオード | |
| JPH05326781A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JPH0964096A (ja) | 半導体装置 | |
| JP3049410B2 (ja) | 半導体パッケージ | |
| JP2964614B2 (ja) | 樹脂封止型半導体装置の製造装置 | |
| JPH06163742A (ja) | 半導体装置 | |
| JPH07120743B2 (ja) | 半導体装置用リードフレーム | |
| JPH09139404A (ja) | 半導体装置およびその製造方法 | |
| JPH0422130A (ja) | 半導体装置 | |
| JPH1012797A (ja) | リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置及びその製造方法 | |
| JPH05218271A (ja) | Ｉｃパッケージ |