JPH0637122A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0637122A
JPH0637122A JP4187863A JP18786392A JPH0637122A JP H0637122 A JPH0637122 A JP H0637122A JP 4187863 A JP4187863 A JP 4187863A JP 18786392 A JP18786392 A JP 18786392A JP H0637122 A JPH0637122 A JP H0637122A
Authority
JP
Japan
Prior art keywords
pellet
solder
groove
thickness
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4187863A
Other languages
English (en)
Inventor
Hitohisa Sato
仁久 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP4187863A priority Critical patent/JPH0637122A/ja
Publication of JPH0637122A publication Critical patent/JPH0637122A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 パワー系半導体装置において、ペレット付け
の半田層を均一厚に保ち、かつ、熱抵抗を増加させな
い。 【構成】 ペレットの周辺部とくにコーナー部直下の半
田厚さがペレット中央部直下より厚くなるようにヘッダ
表面に溝または凹凸段差を形成する。 【効果】 半田の熱抵抗を大きくすることなく、ペレッ
ト外周部直下で半田のせん断歪を小さくし、半田破壊を
低減できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はフレーム（ダイパッド）
上にロウ材を介して半導体ペレットを取り付けるパワー
系半導体装置に関する。
【０００２】
【従来の技術】パワートランジスタ、パワーＩＣ等のパ
ワー系半導体装置は、ヘッダを兼ねているフレーム金属
からなる表面平らなダイパッド上に半田等のロウ材を介
して半導体ペレットを接続するものであり、したがって
ペレット下面にわたってロウ材の厚さは均一である。
【０００３】消費電力の大きいパワー系半導体装置など
においては、動作時に発生する熱により、半導体装置、
とくに半導体ペレットを接続している半田等のロウ材部
分が熱応力による疲労を生じて破壊に至りやすく、同時
に動作機能に障害が生じることがある。このような半田
疲労を防ぐ手段として従来より熱応力を緩和するために
ペレットを付ける半田層を十分に厚く形成することが知
られている。
【０００４】
【発明が解決しようとする課題】半田層を厚くすると、
ペレット付け時にペレットが傾きやすくなり、その場合
半田層の一部は厚く、一部は薄いという厚さ不均一の状
態となる。半田層の薄くなった部分では熱応力の影響が
生じやすくなる。また、半田厚さが均一に形成された場
合でも半田層の熱抵抗が増加し、特性に対してマイナス
の方向となる。解決しようとする問題点はパワー系半導
体装置において、半田付けによるペレットの傾きをなく
し、しかも熱抵抗を増やすことなく、半田疲労の低減を
行うことにある。
【０００５】
【課題を解決するための手段】本発明はヘッダを兼ねて
いるダイパッド（フレーム）面にペレットの輪郭にそっ
て溝ないし凹凸の段差を設け、この溝ないし凹凸の上に
ペレットの外周部がくるように半田を介してペレットを
接続することを特徴とするものである。
【０００６】上記した技術手段による機能と作用は次の
ように説明できる。半田疲労の低減に必要な条件は、熱
膨張・収縮時にペレットとヘッダ（フレーム）との熱膨
張係数の差により発生する半田層に生じるせん断歪を小
さくすることである。せん断歪はペレット付け層の半田
厚さを厚くすれば低減することができる。このせん断歪
はペレット周辺部で極端に大きく、とりわけコーナー部
が最大である。したがって、せん断歪の大きい外周部な
いしコーナー部のみ半田厚さを厚くすればよいことにな
る。つまり、ペレットが取り付けられるヘッダ部のペレ
ット外周部ないしコーナー部に対応する部分に溝ないし
凹凸の段差をつけることによりその部分を半田が埋め
て、ペレット外周部やコーナー部のみ半田が厚くなるた
めに、ペレット中央部やその他の部分の半田厚さを従来
並みにうすく均一厚さにすることができるとともに、ペ
レット傾きは起きにくくなり、熱抵抗も十分に確保でき
る。
【０００７】
【実施例】以下、実施例の図面を参照しながら説明す
る。図１は本発明が適用される半導体装置の従来形態の
一例としてＴＯ−３ＰＬ（会社規格）パワートランジス
タの組立時における、樹脂封止前のフレームの形態を斜
面図で示すものである。１はヘッダ（ダイパッド）で銅
などの金属を打ち抜いたリードフレームの一部として形
成される。２は半導体ペレットで半田等のロウ材により
ヘッダ上にペレット付けされる。３はリードで、このう
ち一部（中央）はヘッダと直結し、他部（両側）は樹脂
封止後、ダム部分１１で互いに切り離される。４はアル
ミニウム（又は金）ワイヤでペレットとリードとの間を
熱圧着及び超音波併用熱圧着ボンディングにより接続す
るものである。
【０００８】図３は樹脂封止された従来技術による半導
体装置の全断面図を示す。ペレット２はヘッダ１上に半
田５によりペレット付け（接続）され、半田の一部６が
ペレット周辺にはみ出している状態が示される。７は樹
脂成形体で、ヘッダ上で金型によりペレットとリードの
一部を覆って封止する。
【０００９】図４は従来品におけるペレットとヘッダと
の間での熱膨張・収縮による半田部のせん断歪γの状態
を示すものである。矢印は熱収縮の方向と大きさを示す
ものであるり、せん断歪の大きさはその差により影響さ
れる。
【００１０】図２は本発明の一実施例において、ヘッダ
上面のペレット取付部周辺、とくにペレットコーナー直
下部に溝（または凹凸の段差）を形成した形態を示すも
のである。同図の点線はコーナーのみならずペレット取
付部全周辺にそって溝を設ける場合の形態を示す。
【００１１】図５は樹脂封止された本発明による半導体
装置の全断面図を示すものである。ペレット直下の半田
がヘッダの溝８にかかるようにペレット２が取付けられ
る。ペレットの外周部の半田（６）の厚さは溝８の深さ
だけ厚くなり、これにより他の部分の半田量を低減でき
る。したがってペレット中央部では半田５が薄い状態で
均一な厚さとすることができる。
【００１２】図６は図５に対応するペレットとヘッダと
の間における熱膨張・収縮による半田部のせん断歪γの
状態を示すものである。この場合の半田のせん断歪は溝
があることにより、従来品より小さくすることができ
る。
【００１３】図７は半田厚さと半田破壊率（％）および
せん断歪（％）の解析値を曲線図で示すものである。数
式（１）〜（４）は上記解析値の計算のために用意され
た理論式である。
【数１】
【００１４】図８は本発明の応用例であって、溝８の形
状を丸みをもつ断面のものとした場合である。図９は他
の応用例であって溝８の形状をＶ字断面としたものであ
り、半田のせん断歪を小さくするのに同様の効果をも
つ。
【００１５】図１０は本発明のさらに他の応用例であっ
て、溝に対応する位置に外周が低い段差９を設けること
により、ペレット周辺直下の半田層６を厚くし、半田の
せん断歪を小さくするものである。図１１はさらに他の
応用例であって、図１０の段差のさらに外側に半田流れ
止め用の小溝１０を設けたものである。
【００１６】
【発明の効果】本発明は上記したように構成され、下記
の効果を奏する。ペレット周辺直下のヘッダ面に半田層
が厚くなるように溝または段差を形成することにより、
熱抵抗を大きくすることなく、ペレット外周部での半田
のせん断歪を小さくすることができる。その理由は熱抵
抗は半田破壊がペレット対角線長さの２０％以下であれ
ばほとんど変化がなく、半田破壊が低減できる。なお、
せん断歪は数式４を用いて近似値を算出することができ
る。
【図面の簡単な説明】
【図１】樹脂封止パワートランジスタの組立時における
斜面図である。
【図２】本発明の一実施例であって、ヘッダ上面に溝を
設けた形態を示す上面図である。
【図３】従来技術による半導体装置の全断面図である。
【図４】図３に対応するペレット・ヘッダ間の熱膨張・
収縮による半田のせん断歪の状態を示す原理図である。
【図５】本発明の一実施例の半導体装置の全断面図であ
る。
【図６】図５に対応するペレット・ヘッダ間の熱膨張・
収縮による半田のせん断歪の状態を示す原理図である。
【図７】半田厚と半田破壊率・せん断歪の解析値曲線図
である。
【図８】本発明の実施例において溝の他の形状を示す一
部断面図である。
【図９】本発明の実施例において溝のさらに他の形状を
示す一部断面図である。
【図１０】本発明の実施例において、溝の代りに段差を
用いた場合の一部断面図である。
【図１１】本発明実施例において、溝の代りに段差を用
いた他の場合の一部断面図である。
【符号の説明】
１ ヘッダ（フレーム、ダイパッド） ２ 半導体ペレット ３ リード ４ ワイヤ（アルミニウム又は金） ５ 半田層 ６ はみ出した半田の一部 ７ 樹脂封止成形体 ８ 溝 ９ 段差 １０ 小溝 １１ ダム

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 金属フレームの一部に半導体ペレットが
    半田ロウ材を介して接続され、上記半田ロウ材がペレッ
    ト中央部とその近傍の直下部の厚さよりもペレット周辺
    またはペレットのコーナーの直下部の厚さが厚くなるよ
    うに、フレーム面のペレット取付部周縁にそって溝ない
    し凹凸段差が形成されていることを特徴とする半導体装
    置。
  2. 【請求項２】 請求項１の半導体装置において、上記溝
    ないし凹凸段差はペレットのコーナー直下部のみに形成
    されている。
JP4187863A 1992-07-15 1992-07-15 半導体装置 Pending JPH0637122A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4187863A JPH0637122A (ja) 1992-07-15 1992-07-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4187863A JPH0637122A (ja) 1992-07-15 1992-07-15 半導体装置

Publications (1)

Publication Number Publication Date
JPH0637122A true JPH0637122A (ja) 1994-02-10

Family

ID=16213537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4187863A Pending JPH0637122A (ja) 1992-07-15 1992-07-15 半導体装置

Country Status (1)

Country Link
JP (1) JPH0637122A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116007A (ja) * 1994-10-13 1996-05-07 Nec Corp 半導体装置
JP2004071898A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
US6720647B2 (en) 2000-06-05 2004-04-13 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP2009272359A (ja) * 2008-05-01 2009-11-19 Powertech Technology Inc 半導体パッケージ
JP2010034278A (ja) * 2008-07-29 2010-02-12 Rohm Co Ltd 半導体装置
JP2010103350A (ja) * 2008-10-24 2010-05-06 Denso Corp 半導体装置
JP2011155286A (ja) * 2011-03-22 2011-08-11 Rohm Co Ltd 半導体装置
JP2013219194A (ja) * 2012-04-09 2013-10-24 Sansha Electric Mfg Co Ltd 半導体装置
JP2014060211A (ja) * 2012-09-14 2014-04-03 Omron Corp 基板構造、半導体チップの実装方法及びソリッドステートリレー
US9006036B2 (en) 2012-09-19 2015-04-14 Renesas Electronics Corporation Method of manufacturing semiconductor device
WO2015080161A1 (ja) * 2013-11-29 2015-06-04 株式会社神戸製鋼所 ベース板及びベース板を備えた半導体装置
JP2016105508A (ja) * 2016-02-29 2016-06-09 株式会社三社電機製作所 半導体装置
US10014284B2 (en) 2014-03-04 2018-07-03 Rohm Co., Ltd. Power semiconductor module for an inverter circuit and method of manufacturing the same
NL2020928A (en) * 2017-05-19 2018-11-23 Shindengen Electric Mfg Electronic module, method of manufacturing connector, and method of manufacturing electronic module

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116007A (ja) * 1994-10-13 1996-05-07 Nec Corp 半導体装置
US6720647B2 (en) 2000-06-05 2004-04-13 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP2004071898A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2009272359A (ja) * 2008-05-01 2009-11-19 Powertech Technology Inc 半導体パッケージ
JP2010034278A (ja) * 2008-07-29 2010-02-12 Rohm Co Ltd 半導体装置
JP2010103350A (ja) * 2008-10-24 2010-05-06 Denso Corp 半導体装置
JP2011155286A (ja) * 2011-03-22 2011-08-11 Rohm Co Ltd 半導体装置
JP2013219194A (ja) * 2012-04-09 2013-10-24 Sansha Electric Mfg Co Ltd 半導体装置
JP2014060211A (ja) * 2012-09-14 2014-04-03 Omron Corp 基板構造、半導体チップの実装方法及びソリッドステートリレー
US9006036B2 (en) 2012-09-19 2015-04-14 Renesas Electronics Corporation Method of manufacturing semiconductor device
WO2015080161A1 (ja) * 2013-11-29 2015-06-04 株式会社神戸製鋼所 ベース板及びベース板を備えた半導体装置
US10014284B2 (en) 2014-03-04 2018-07-03 Rohm Co., Ltd. Power semiconductor module for an inverter circuit and method of manufacturing the same
EP3116020B1 (en) * 2014-03-04 2020-01-29 Rohm Co., Ltd. Power semiconductor device module
EP3703110A1 (en) 2014-03-04 2020-09-02 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US10777542B2 (en) 2014-03-04 2020-09-15 Rohm Co., Ltd. Power semiconductor module for an inverter circuit and method of manufacturing the same
JP2016105508A (ja) * 2016-02-29 2016-06-09 株式会社三社電機製作所 半導体装置
NL2020928A (en) * 2017-05-19 2018-11-23 Shindengen Electric Mfg Electronic module, method of manufacturing connector, and method of manufacturing electronic module
US11437340B2 (en) 2017-05-19 2022-09-06 Shindengen Electric Manufacturing Co., Ltd. Electronic module, method of manufacturing connector, and method of manufacturing electronic module

Similar Documents

Publication Publication Date Title
JPH0637122A (ja) 半導体装置
US5424576A (en) Semiconductor device having x-shaped die support member and method for making the same
JPS63233555A (ja) 樹脂封止型半導体装置
JPH0732215B2 (ja) 半導体装置
JPH043450A (ja) 樹脂封止型半導体装置
US5572066A (en) Lead-on-chip semiconductor device and method for its fabrication
US10381245B2 (en) Manufacturing method for semiconductor device
EP0617464B1 (en) Semiconductor device having X-shaped die support member and method for making the same
JPS6342859B2 (ja)
JPS6347351B2 (ja)
JP3186729B2 (ja) 半導体装置
JPS62136059A (ja) 樹脂封止半導体装置用リ−ドフレ−ム
JPS60261161A (ja) 半導体装置
JPH0794635A (ja) 樹脂封止パッケージ
JPS5812736B2 (ja) ジユシフウシガタハンドウタイソウチ
JPH0494153A (ja) 樹脂封止型半導体パッケージ
JPH07307350A (ja) 半導体リードフレ−ムおよびパッケージ
JPH04307760A (ja) 樹脂封止形半導体装置
JP2589118B2 (ja) 樹脂封止型半導体装置
JPH0637123A (ja) 半導体装置
JP2928421B2 (ja) リードフレーム及びその製造方法並びに半導体装置
JP2890841B2 (ja) 樹脂封止型半導体装置
JP2001035868A (ja) 非絶縁型半導体装置の製造方法
JPH023546B2 (ja)
KR200295664Y1 (ko) 적층형반도체패키지