JPS60261161A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60261161A JPS60261161A JP59116374A JP11637484A JPS60261161A JP S60261161 A JPS60261161 A JP S60261161A JP 59116374 A JP59116374 A JP 59116374A JP 11637484 A JP11637484 A JP 11637484A JP S60261161 A JPS60261161 A JP S60261161A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- stress
- semiconductor device
- stress concentration
- concentration parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置に係り、特に、半導体装置用リー
ドに適用して有効な技術に関するものである。
ドに適用して有効な技術に関するものである。
近年、半導体装置の高集積化、高機能化が進み、半導体
素子(半導体ペレット)が大型化してきている。一方、
システムの小型化のため、パッケージは小型化しなけれ
ばならない。この結果、少なくとも従来のパッケージに
大きな半導体素子を収納しなければならない。
素子(半導体ペレット)が大型化してきている。一方、
システムの小型化のため、パッケージは小型化しなけれ
ばならない。この結果、少なくとも従来のパッケージに
大きな半導体素子を収納しなければならない。
これらの目的を達成するため、実装基板に実装するため
のリード間隔は規定の寸法でのままとする一方、樹脂封
止部を大きくする手法が考えられる。
のリード間隔は規定の寸法でのままとする一方、樹脂封
止部を大きくする手法が考えられる。
しかし、この手法では、第1図に示すように、封止材1
とリード2との間に、リード2の折の曲げ時の応力(ス
トレス)が作用してパッケージにダメージを与え、リー
ド2の封止材1に覆われているインナ一部(以下、イン
ナーリードという)2Aと封止材1との界面に隙間3が
発生し、耐湿性の信頼度に重大な影響を及ぼすことがわ
かった。
とリード2との間に、リード2の折の曲げ時の応力(ス
トレス)が作用してパッケージにダメージを与え、リー
ド2の封止材1に覆われているインナ一部(以下、イン
ナーリードという)2Aと封止材1との界面に隙間3が
発生し、耐湿性の信頼度に重大な影響を及ぼすことがわ
かった。
これらの改善策として、第2図に示すように、リード2
の封止材1に覆われていない部分(以下、アウターリー
ドという)2Bの折り曲げ部2Cを曲げ易くするために
、アウターリード2Bに切り欠き又は貫通孔等の応力集
中部2Dを設けことが考えられる。これは特開昭52−
52370号公報に示されるように、ガラス封止型半導
体装置において用いられるリードフレームである。ある
いは、インナーリード2Aのアウタリード2Bに近い部
分に、突起部2Eを設けている。なお、第2図において
、3は半導体ペレット、4はポンディングパッド、5は
金(Au)線等のボンディングワイヤ、6はタブ、6A
はタブ吊りリードである。
の封止材1に覆われていない部分(以下、アウターリー
ドという)2Bの折り曲げ部2Cを曲げ易くするために
、アウターリード2Bに切り欠き又は貫通孔等の応力集
中部2Dを設けことが考えられる。これは特開昭52−
52370号公報に示されるように、ガラス封止型半導
体装置において用いられるリードフレームである。ある
いは、インナーリード2Aのアウタリード2Bに近い部
分に、突起部2Eを設けている。なお、第2図において
、3は半導体ペレット、4はポンディングパッド、5は
金(Au)線等のボンディングワイヤ、6はタブ、6A
はタブ吊りリードである。
しかしながら、前記のようにリード2を構成しても、リ
ード2が剛体であり、かつ、直線部分が多いために、リ
ード2に外部応力や温度サイクル等の熱応力が加わると
、封止材とり一ド2との境界面に隙間ができたり、封止
部に亀裂ができることが、発明者の検討の結果、明らか
になった。
ード2が剛体であり、かつ、直線部分が多いために、リ
ード2に外部応力や温度サイクル等の熱応力が加わると
、封止材とり一ド2との境界面に隙間ができたり、封止
部に亀裂ができることが、発明者の検討の結果、明らか
になった。
本発明の目的は、半導体装置用リードにおいて、該リー
ドに外部応力や温度サイクル等の熱応力が加わっても、
封止材とリードとの境界面に隙間が発生したり、封止材
に亀裂が発生したりすることを防止することにより、半
導体装置の信頼性の向上及び長寿命化をはかることがで
きる技術手段を提供することにある。
ドに外部応力や温度サイクル等の熱応力が加わっても、
封止材とリードとの境界面に隙間が発生したり、封止材
に亀裂が発生したりすることを防止することにより、半
導体装置の信頼性の向上及び長寿命化をはかることがで
きる技術手段を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、半導体装置におけるリードのインナ一部の複
数個所にくびれ等の応力集中部又はひっかけ部を設けた
ことにより、該リートに外部応力や温度サイクル等の熱
応力が加わっても、封止材とリードとの境界面に隙間が
発生したり、封止部に亀裂が発生したりすることを防止
し、半導体装置の信頼性の向上及び長寿命化をはかった
ものである。
数個所にくびれ等の応力集中部又はひっかけ部を設けた
ことにより、該リートに外部応力や温度サイクル等の熱
応力が加わっても、封止材とリードとの境界面に隙間が
発生したり、封止部に亀裂が発生したりすることを防止
し、半導体装置の信頼性の向上及び長寿命化をはかった
ものである。
以下、本発明の構成について、実施例とともに説明する
。
。
第3図は、本発明を樹脂封止型半導体装置に適用した一
実施例の構成を説明するための平面図であり、リード形
状を示している。第3図において、第2図と同一機能を
有するものは同一符号を付け、その繰り返しの説明は省
略する。
実施例の構成を説明するための平面図であり、リード形
状を示している。第3図において、第2図と同一機能を
有するものは同一符号を付け、その繰り返しの説明は省
略する。
第3図において、10はインナーリード2に設けられた
応力集中部であり、例えば、リード幅を狭くしたくびれ
部、リードの厚さを薄くした肉薄部であるにの応力集中
部10の剛性は弱められているので1、該リード2に外
部応力や温度サイクル等の熱応力が加わると、この加わ
った応力がこの部分に集中し、この結果イナーリード2
Aのうち応力集中部10が延びたり縮んだりして加わっ
た応力を吸収する。11はリード2に設けられたひっか
け部であり、該リード2に外部応力や温度サイクル等の
熱応力が加わって応力集中部10が収縮した場合に、少
なくともり一ド2の先端のボンデング領域13が封止材
1にひっかかって動かないようにするためのものである
。特に、ひっかけ部11はインナーリード2Aのボンデ
ィング領域の近傍に設け、応力集中部10よりもボンデ
ィング領域13側に設け、インナーリード2Aと封止材
1との境界面に隙間ができないようにする。
応力集中部であり、例えば、リード幅を狭くしたくびれ
部、リードの厚さを薄くした肉薄部であるにの応力集中
部10の剛性は弱められているので1、該リード2に外
部応力や温度サイクル等の熱応力が加わると、この加わ
った応力がこの部分に集中し、この結果イナーリード2
Aのうち応力集中部10が延びたり縮んだりして加わっ
た応力を吸収する。11はリード2に設けられたひっか
け部であり、該リード2に外部応力や温度サイクル等の
熱応力が加わって応力集中部10が収縮した場合に、少
なくともり一ド2の先端のボンデング領域13が封止材
1にひっかかって動かないようにするためのものである
。特に、ひっかけ部11はインナーリード2Aのボンデ
ィング領域の近傍に設け、応力集中部10よりもボンデ
ィング領域13側に設け、インナーリード2Aと封止材
1との境界面に隙間ができないようにする。
前記応力集中部10とひっかけ部11は、インナーリー
ド2Aのそれぞれ1個所以上に設ける。
ド2Aのそれぞれ1個所以上に設ける。
以上説明したように、本願で開示した新規な技術手段に
よれば、次のような効果を得ることができる。
よれば、次のような効果を得ることができる。
(1)半導体装置におけるリートのインデ一部の複数個
所にくびれ等の応力集中部及びひっかけ部を設けたこと
により、該IJ″−トに外部応力や温度サイクル等の熱
応力が加わっても、応力集中部が延びたり縮んだりして
その応力を吸収し、ひっかけ部が封止材にひっかかり、
少なくともボンディング領域が動かないようにしたので
、封止材とリードとの境界面に隙間が発生したり、封止
部に亀裂が発生したりすることを防止することができる
。
所にくびれ等の応力集中部及びひっかけ部を設けたこと
により、該IJ″−トに外部応力や温度サイクル等の熱
応力が加わっても、応力集中部が延びたり縮んだりして
その応力を吸収し、ひっかけ部が封止材にひっかかり、
少なくともボンディング領域が動かないようにしたので
、封止材とリードとの境界面に隙間が発生したり、封止
部に亀裂が発生したりすることを防止することができる
。
(2)前記(1)により、半導体装置の信頼性の向上及
び長寿命化をはかることができる。
び長寿命化をはかることができる。
以上、本発明を実施例にもとすき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
はいうまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
はいうまでもない。
例えば、前記応力集中部及びひっかけ部の形状は、前記
説明した機能を果すものであればどのようなものでもよ
い。また、これらを設ける位置は必要に応じて決定され
るものである。
説明した機能を果すものであればどのようなものでもよ
い。また、これらを設ける位置は必要に応じて決定され
るものである。
第1図は、従来の半導体装置におけるリードの問題点を
説明するための一部断面図、 第2図は、本発明に係る半導体装置用リードの問題点を
説明するための要部平面図、 第3図は、本発明を封止型半導体装置に適用した一実施
例の構成を説明するための平面図である。 図中、l・・・封止材、2・・・リード、2A・・イン
ナーリード、3・・・半導体ペレット、4・・・ポンデ
ィングパッド、5・・・ボンディングワイヤ、6・・・
タブ、6A・・・タブ吊りリード、10・・・応力集中
部、11・・ひっかけ部である。 第 1 図 第 2 図
説明するための一部断面図、 第2図は、本発明に係る半導体装置用リードの問題点を
説明するための要部平面図、 第3図は、本発明を封止型半導体装置に適用した一実施
例の構成を説明するための平面図である。 図中、l・・・封止材、2・・・リード、2A・・イン
ナーリード、3・・・半導体ペレット、4・・・ポンデ
ィングパッド、5・・・ボンディングワイヤ、6・・・
タブ、6A・・・タブ吊りリード、10・・・応力集中
部、11・・ひっかけ部である。 第 1 図 第 2 図
Claims (1)
- 【特許請求の範囲】 ■、半導体装置におけるリードのインナ一部の複数個所
にくびれ等の応力集中部又はひっかけ部を設けたことを
特徴とする半導体装置。 2、前記リードのインナ一部のポンディングパッド近傍
にひっかけ部を設けたことを特徴とする特許請求の範囲
第1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59116374A JPH0719871B2 (ja) | 1984-06-08 | 1984-06-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59116374A JPH0719871B2 (ja) | 1984-06-08 | 1984-06-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60261161A true JPS60261161A (ja) | 1985-12-24 |
JPH0719871B2 JPH0719871B2 (ja) | 1995-03-06 |
Family
ID=14685399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59116374A Expired - Lifetime JPH0719871B2 (ja) | 1984-06-08 | 1984-06-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0719871B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02143437A (ja) * | 1988-11-24 | 1990-06-01 | Nec Corp | 半導体装置 |
JPH02271561A (ja) * | 1989-04-12 | 1990-11-06 | Nec Corp | 樹脂封止型半導体装置 |
WO2007043562A1 (ja) * | 2005-10-14 | 2007-04-19 | Sharp Kabushiki Kaisha | インターコネクタ、それを用いる太陽電池ストリングおよびその製造方法、ならびに、その太陽電池ストリングを用いる太陽電池モジュール |
WO2007119365A1 (ja) * | 2006-04-14 | 2007-10-25 | Sharp Kabushiki Kaisha | 太陽電池、太陽電池ストリングおよび太陽電池モジュール |
JP2007287861A (ja) * | 2006-04-14 | 2007-11-01 | Sharp Corp | 太陽電池、太陽電池ストリング、および太陽電池モジュール |
JP2008021831A (ja) * | 2006-07-13 | 2008-01-31 | Sharp Corp | 太陽電池、太陽電池ストリングおよび太陽電池モジュール |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57188857A (en) * | 1981-05-18 | 1982-11-19 | Hitachi Ltd | Semiconductor device |
JPS57192055A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Semiconductor device and leadframe used for assembling said semiconductor |
-
1984
- 1984-06-08 JP JP59116374A patent/JPH0719871B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57188857A (en) * | 1981-05-18 | 1982-11-19 | Hitachi Ltd | Semiconductor device |
JPS57192055A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Semiconductor device and leadframe used for assembling said semiconductor |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02143437A (ja) * | 1988-11-24 | 1990-06-01 | Nec Corp | 半導体装置 |
JPH02271561A (ja) * | 1989-04-12 | 1990-11-06 | Nec Corp | 樹脂封止型半導体装置 |
WO2007043562A1 (ja) * | 2005-10-14 | 2007-04-19 | Sharp Kabushiki Kaisha | インターコネクタ、それを用いる太陽電池ストリングおよびその製造方法、ならびに、その太陽電池ストリングを用いる太陽電池モジュール |
WO2007119365A1 (ja) * | 2006-04-14 | 2007-10-25 | Sharp Kabushiki Kaisha | 太陽電池、太陽電池ストリングおよび太陽電池モジュール |
JP2007287861A (ja) * | 2006-04-14 | 2007-11-01 | Sharp Corp | 太陽電池、太陽電池ストリング、および太陽電池モジュール |
US8440907B2 (en) | 2006-04-14 | 2013-05-14 | Sharp Kabushiki Kaisha | Solar cell, solar cell string and solar cell module |
JP2008021831A (ja) * | 2006-07-13 | 2008-01-31 | Sharp Corp | 太陽電池、太陽電池ストリングおよび太陽電池モジュール |
Also Published As
Publication number | Publication date |
---|---|
JPH0719871B2 (ja) | 1995-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60261161A (ja) | 半導体装置 | |
US5572066A (en) | Lead-on-chip semiconductor device and method for its fabrication | |
JPH0546098B2 (ja) | ||
JPS60195955A (ja) | 半導体装置 | |
JPH0685133A (ja) | 半導体集積回路装置 | |
JPS60161646A (ja) | 半導体装置用リ−ドフレ−ム | |
JPS6230496B2 (ja) | ||
JPS61112360A (ja) | 半導体装置 | |
JPH0357248A (ja) | テープキャリア方式による樹脂封止型半導体装置 | |
JPS63174347A (ja) | リ−ドフレ−ム | |
KR200295664Y1 (ko) | 적층형반도체패키지 | |
JPS6155770B2 (ja) | ||
JPS63252455A (ja) | 半導体装置 | |
JPS6199360A (ja) | 半導体装置 | |
JPS62122253A (ja) | 半導体装置 | |
JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
KR100460072B1 (ko) | 반도체패키지 | |
JPH02250338A (ja) | 半導体装置 | |
JPS6060743A (ja) | リ−ドフレ−ム | |
JPH03192736A (ja) | 半導体装置及びその製造方法 | |
KR200142844Y1 (ko) | 리드프레임 | |
JPS60177663A (ja) | 半導体装置 | |
JPS6079733A (ja) | 半導体装置 | |
JPH07221258A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置 | |
JPH03102859A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |