JPH0685133A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0685133A JPH0685133A JP23177692A JP23177692A JPH0685133A JP H0685133 A JPH0685133 A JP H0685133A JP 23177692 A JP23177692 A JP 23177692A JP 23177692 A JP23177692 A JP 23177692A JP H0685133 A JPH0685133 A JP H0685133A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- mold resin
- circuit device
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、パッケージ内部への水分の侵入を
抑制し、これにより界面剥離の発生をより確実に防止し
て、装置全体の信頼性を向上させることを目的とするも
のである。 【構成】 リード4のモールド樹脂1に覆われた部分に
複数のディンプル7を設け、リード4とモールド樹脂1
との界面密着性を向上させるようにした。
抑制し、これにより界面剥離の発生をより確実に防止し
て、装置全体の信頼性を向上させることを目的とするも
のである。 【構成】 リード4のモールド樹脂1に覆われた部分に
複数のディンプル7を設け、リード4とモールド樹脂1
との界面密着性を向上させるようにした。
Description
【0001】
【産業上の利用分野】この発明は、ダイパッド上に搭載
された半導体チップがモールド樹脂により封止されてい
る半導体集積回路装置に関し、特にパッケージの吸湿性
の改善に関するものである。
された半導体チップがモールド樹脂により封止されてい
る半導体集積回路装置に関し、特にパッケージの吸湿性
の改善に関するものである。
【0002】
【従来の技術】図5は従来のSOP(Small Outline
Package)型の半導体集積回路装置の一例を示す断面図
である。図において、パッケージを形成するモールド樹
脂1内に、半導体チップ2、この半導体チップ2をマウ
ントするためのダイパッド3が埋設されている。また、
外部接続端子としてのリード4は、モールド樹脂1内に
埋設された部分(内部リード)の端部がボンディングワ
イヤ5を介して半導体チップ2の電極に接続されてい
る。ダイパッド3の下面には、モールド樹脂1との密着
性を上げるために複数のディンプル6が形成されてい
る。
Package)型の半導体集積回路装置の一例を示す断面図
である。図において、パッケージを形成するモールド樹
脂1内に、半導体チップ2、この半導体チップ2をマウ
ントするためのダイパッド3が埋設されている。また、
外部接続端子としてのリード4は、モールド樹脂1内に
埋設された部分(内部リード)の端部がボンディングワ
イヤ5を介して半導体チップ2の電極に接続されてい
る。ダイパッド3の下面には、モールド樹脂1との密着
性を上げるために複数のディンプル6が形成されてい
る。
【0003】上記のような半導体チップ2を封止した半
導体集積回路装置、とりわけプラスチックのモールド樹
脂1を使用するものでは、パッケージの回りの雰囲気中
の水分がモールド樹脂1中に入り易いが、このように吸
湿した状態で実装等の熱ストレスが与えられると、モー
ルド樹脂1と他の材料との界面に侵入した水分が気化す
ることにより、界面が剥離することがある。このような
界面剥離が発生すると、半導体集積回路装置全体の信頼
性が著しく低下する。
導体集積回路装置、とりわけプラスチックのモールド樹
脂1を使用するものでは、パッケージの回りの雰囲気中
の水分がモールド樹脂1中に入り易いが、このように吸
湿した状態で実装等の熱ストレスが与えられると、モー
ルド樹脂1と他の材料との界面に侵入した水分が気化す
ることにより、界面が剥離することがある。このような
界面剥離が発生すると、半導体集積回路装置全体の信頼
性が著しく低下する。
【0004】そこで、ダイパッド3にディンプル6を形
成することで、ダイパッド3とモールド樹脂1との界面
の密着性を上げ、界面への水分の侵入を妨げるようにし
ていた。また、半導体チップ2とモールド樹脂1との界
面に対しても、半導体チップ2の表面上にモールド樹脂
1との密着性を上げる物質、例えばポリイミドなどをコ
ーティングし、界面密着性を上げるようにしていた。
成することで、ダイパッド3とモールド樹脂1との界面
の密着性を上げ、界面への水分の侵入を妨げるようにし
ていた。また、半導体チップ2とモールド樹脂1との界
面に対しても、半導体チップ2の表面上にモールド樹脂
1との密着性を上げる物質、例えばポリイミドなどをコ
ーティングし、界面密着性を上げるようにしていた。
【0005】
【発明が解決しようとする課題】上記のように構成され
た従来の半導体集積回路装置においては、モールド樹脂
1とダイパッド3および半導体チップ2との界面密着性
は向上させているが、根本的な水分侵入経路であるリー
ド4の界面からの水分侵入は抑えられていないため、少
なくともリード4からボンディグワイヤ5を通って半導
体チップ2までは水分が達し易い状態にあり、この部分
で界面剥離が発生する恐れがあるという問題点があっ
た。
た従来の半導体集積回路装置においては、モールド樹脂
1とダイパッド3および半導体チップ2との界面密着性
は向上させているが、根本的な水分侵入経路であるリー
ド4の界面からの水分侵入は抑えられていないため、少
なくともリード4からボンディグワイヤ5を通って半導
体チップ2までは水分が達し易い状態にあり、この部分
で界面剥離が発生する恐れがあるという問題点があっ
た。
【0006】この発明は、上記のような問題点を解決す
ることを課題としてなされたものであり、パッケージ内
部への水分の侵入を抑制することができ、これにより界
面剥離の発生をより確実に防止して、装置全体の信頼性
を向上させることができる半導体集積回路装置を得るこ
とを目的とする。
ることを課題としてなされたものであり、パッケージ内
部への水分の侵入を抑制することができ、これにより界
面剥離の発生をより確実に防止して、装置全体の信頼性
を向上させることができる半導体集積回路装置を得るこ
とを目的とする。
【0007】
【課題を解決するための手段】請求項1の発明に係る半
導体集積回路装置は、リードのモールド樹脂に覆われた
部分の少なくとも一部に、リードとモールド樹脂との密
着性を向上させるための凹部を設けたものである。
導体集積回路装置は、リードのモールド樹脂に覆われた
部分の少なくとも一部に、リードとモールド樹脂との密
着性を向上させるための凹部を設けたものである。
【0008】請求項2の発明に係る半導体集積回路装置
は、リードのモールド樹脂に覆われた部分の少なくとも
一部に、リードとモールド樹脂との密着性を向上させる
ための凸部を設けたものである。
は、リードのモールド樹脂に覆われた部分の少なくとも
一部に、リードとモールド樹脂との密着性を向上させる
ための凸部を設けたものである。
【0009】請求項3の発明に係る半導体集積回路装置
は、リードのモールド樹脂に覆われた部分の少なくとも
一部に、ポリイミドコーティングを施したものである。
は、リードのモールド樹脂に覆われた部分の少なくとも
一部に、ポリイミドコーティングを施したものである。
【0010】
【作用】この発明においては、リードとモールド樹脂と
の界面密着性を向上させることにより、パッケージ内部
への水分の侵入を抑制する。
の界面密着性を向上させることにより、パッケージ内部
への水分の侵入を抑制する。
【0011】
【実施例】以下、この発明の実施例を図について説明す
る。 実施例1.図1は請求項1の発明の一実施例によるプラ
スチック型SOPの断面図であり、図5と同一又は相当
部分には同一符号を付し、その説明を省略する。図にお
いて、リード4のモールド樹脂で覆われている部分(内
部リード)には、凹部である複数のディンプル7が例え
ばプレス加工等により形成されている。
る。 実施例1.図1は請求項1の発明の一実施例によるプラ
スチック型SOPの断面図であり、図5と同一又は相当
部分には同一符号を付し、その説明を省略する。図にお
いて、リード4のモールド樹脂で覆われている部分(内
部リード)には、凹部である複数のディンプル7が例え
ばプレス加工等により形成されている。
【0012】上記のような半導体集積回路装置では、リ
ード4にディンプル7を形成したことにより、リード4
とモールド樹脂1との界面の面積が大きくなり、界面密
着性が向上する。従来例の説明でも述べたように、パッ
ケージ内に水分が侵入する最大の経路は、リード4とモ
ールド樹脂1との界面であるため、この部分の界面密着
性を上げたことにより、パッケージ内への水分侵入は効
果的に抑制される。即ち、リード4、ボンディングワイ
ヤ5、半導体チップ2という水分侵入経路は、リード4
のディンプル7の領域で遮断されることになる。この結
果、吸湿による界面剥離がより確実に防止され、装置全
体の信頼性が向上する。
ード4にディンプル7を形成したことにより、リード4
とモールド樹脂1との界面の面積が大きくなり、界面密
着性が向上する。従来例の説明でも述べたように、パッ
ケージ内に水分が侵入する最大の経路は、リード4とモ
ールド樹脂1との界面であるため、この部分の界面密着
性を上げたことにより、パッケージ内への水分侵入は効
果的に抑制される。即ち、リード4、ボンディングワイ
ヤ5、半導体チップ2という水分侵入経路は、リード4
のディンプル7の領域で遮断されることになる。この結
果、吸湿による界面剥離がより確実に防止され、装置全
体の信頼性が向上する。
【0013】実施例2.なお、上記実施例1では凹部と
してディンプル7を示したが、凹部の平面形状や断面形
状は特に限定されるものではなく、例えば図2に示すよ
うに、リード4の幅方向に延びる断面V字状の溝8など
であってもよい。ここで、凹部の部分のリード4の厚さ
t2は、リード4の他の部分の厚さt1よりも薄く(t1
>t2)なければならない。
してディンプル7を示したが、凹部の平面形状や断面形
状は特に限定されるものではなく、例えば図2に示すよ
うに、リード4の幅方向に延びる断面V字状の溝8など
であってもよい。ここで、凹部の部分のリード4の厚さ
t2は、リード4の他の部分の厚さt1よりも薄く(t1
>t2)なければならない。
【0014】実施例3.次に、図3は請求項2の発明の
一実施例によるプラスチック型SOPの断面図である。
図において、リード4の内部リードには、凸部である複
数の隆起部9が形成されている。この隆起部9は、例え
ばこの部分を除いたリード4の全体をプレス加工するこ
となどにより形成される。
一実施例によるプラスチック型SOPの断面図である。
図において、リード4の内部リードには、凸部である複
数の隆起部9が形成されている。この隆起部9は、例え
ばこの部分を除いたリード4の全体をプレス加工するこ
となどにより形成される。
【0015】このような半導体集積回路装置では、内部
リードに隆起部9を設けたので、リード4とモールド樹
脂1との界面の面積が大きくなる等の理由により、モー
ルド樹脂1とリード4との界面密着性が向上する。従っ
て、外部からの水分侵入経路がリード4の隆起部9の領
域で遮断され、パッケージ内部への水分の侵入が抑制さ
れる。この結果、界面剥離がより確実に防止され、装置
全体の信頼性が向上する。
リードに隆起部9を設けたので、リード4とモールド樹
脂1との界面の面積が大きくなる等の理由により、モー
ルド樹脂1とリード4との界面密着性が向上する。従っ
て、外部からの水分侵入経路がリード4の隆起部9の領
域で遮断され、パッケージ内部への水分の侵入が抑制さ
れる。この結果、界面剥離がより確実に防止され、装置
全体の信頼性が向上する。
【0016】なお、上記実施例3では凸部として隆起部
9を示したが、これに限定されるものではなく、例えば
リード4の幅方向に延びる突条などであってもよい。こ
こで、凸部の部分のリード4の厚さt4は、リード4の
他の部分の厚さt3よりも厚く(t3>t4)なければな
らない。
9を示したが、これに限定されるものではなく、例えば
リード4の幅方向に延びる突条などであってもよい。こ
こで、凸部の部分のリード4の厚さt4は、リード4の
他の部分の厚さt3よりも厚く(t3>t4)なければな
らない。
【0017】実施例4.図4は請求項3の発明の一実施
例によるプラスチック型SOPの断面図である。図にお
いて、リード4の内部リードの表面には、ポリイミドコ
ーティング部10が形成されている。
例によるプラスチック型SOPの断面図である。図にお
いて、リード4の内部リードの表面には、ポリイミドコ
ーティング部10が形成されている。
【0018】一般に、モールド樹脂材とポリイミドとの
密着性およびリード材とポリイミドとの密着性は、モー
ルド樹脂材とリード材との密着性よりも高い。従って、
この実施例4のように、ポリイミドコーティングが施さ
れたリード4は、モールド樹脂1との間に高い密着性を
得ることができる。このため、外部からの水分侵入経路
は、リード4のポリイミドコーティング部10で遮断さ
れ、パッケージ内部への水分の侵入が抑制される。この
結果、界面剥離がより確実に防止され、装置全体の信頼
性が向上する。
密着性およびリード材とポリイミドとの密着性は、モー
ルド樹脂材とリード材との密着性よりも高い。従って、
この実施例4のように、ポリイミドコーティングが施さ
れたリード4は、モールド樹脂1との間に高い密着性を
得ることができる。このため、外部からの水分侵入経路
は、リード4のポリイミドコーティング部10で遮断さ
れ、パッケージ内部への水分の侵入が抑制される。この
結果、界面剥離がより確実に防止され、装置全体の信頼
性が向上する。
【0019】
【発明の効果】以上説明したように、請求項1の発明の
半導体集積回路装置は、リードのモールド樹脂に覆われ
た部分に凹部を設け、リードとモールド樹脂との密着性
を向上させるようにしたので、パッケージ内部への水分
の侵入を抑制することができ、これにより界面剥離の発
生をより確実に防止して、装置全体の信頼性を向上させ
ることができるという効果を奏する。
半導体集積回路装置は、リードのモールド樹脂に覆われ
た部分に凹部を設け、リードとモールド樹脂との密着性
を向上させるようにしたので、パッケージ内部への水分
の侵入を抑制することができ、これにより界面剥離の発
生をより確実に防止して、装置全体の信頼性を向上させ
ることができるという効果を奏する。
【0020】また、請求項2の発明の半導体集積回路装
置は、リードのモールド樹脂に覆われた部分に凸部を設
け、リードとモールド樹脂との密着性を向上させるよう
にしたので、上記請求項1の発明と同様の効果を奏す
る。
置は、リードのモールド樹脂に覆われた部分に凸部を設
け、リードとモールド樹脂との密着性を向上させるよう
にしたので、上記請求項1の発明と同様の効果を奏す
る。
【0021】さらに、請求項3の発明の半導体集積回路
装置は、リードのモールド樹脂に覆われた部分にポリイ
ミドコーティングを施したので、上記請求項1の発明と
同様の効果を奏する。
装置は、リードのモールド樹脂に覆われた部分にポリイ
ミドコーティングを施したので、上記請求項1の発明と
同様の効果を奏する。
【図1】請求項1の発明の一実施例による半導体集積回
路装置の断面図である。
路装置の断面図である。
【図2】請求項1の発明の他の実施例による半導体集積
回路装置の断面図である。
回路装置の断面図である。
【図3】請求項2の発明の一実施例による半導体集積回
路装置の断面図である。
路装置の断面図である。
【図4】請求項3の発明の一実施例による半導体集積回
路装置の断面図である。
路装置の断面図である。
【図5】従来の半導体集積回路装置の一例を示す断面図
である。
である。
1 モールド樹脂 2 半導体チップ 3 ダイパッド 4 リード 5 ボンディングワイヤ 7 ディンプル(凹部) 8 溝(凹部) 9 隆起部(凸部) 10 ポリイミドコーティング部
Claims (3)
- 【請求項1】 ダイパッド上に固定された半導体チップ
と、ボンディングワイヤを介して上記半導体チップに接
続され、外部と電気的入出力を行うためのリードとを有
し、さらにこれらをモールド樹脂で封止した半導体集積
回路装置において、上記リードの上記モールド樹脂に覆
われた部分に、上記リードと上記モールド樹脂との密着
性を向上させるための凹部が設けられていることを特徴
とする半導体集積回路装置。 - 【請求項2】 ダイパッド上に固定された半導体チップ
と、ボンディングワイヤを介して上記半導体チップに接
続され、外部と電気的入出力を行うためのリードとを有
し、さらにこれらをモールド樹脂で封止した半導体集積
回路装置において、上記リードの上記モールド樹脂に覆
われた部分に、上記リードと上記モールド樹脂との密着
性を向上させるための凸部が設けられていることを特徴
とする半導体集積回路装置。 - 【請求項3】 ダイパッド上に固定された半導体チップ
と、ボンディングワイヤを介して上記半導体チップに接
続され、外部と電気的入出力を行うためのリードとを有
し、さらにこれらをモールド樹脂で封止した半導体集積
回路装置において、上記リードの上記モールド樹脂に覆
われた部分に、ポリイミドコーティングが施されている
ことを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23177692A JPH0685133A (ja) | 1992-08-31 | 1992-08-31 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23177692A JPH0685133A (ja) | 1992-08-31 | 1992-08-31 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0685133A true JPH0685133A (ja) | 1994-03-25 |
Family
ID=16928859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23177692A Pending JPH0685133A (ja) | 1992-08-31 | 1992-08-31 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0685133A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100230515B1 (ko) * | 1997-04-04 | 1999-11-15 | 윤종용 | 요철이 형성된 리드 프레임의 제조방법 |
US6849930B2 (en) | 2000-08-31 | 2005-02-01 | Nec Corporation | Semiconductor device with uneven metal plate to improve adhesion to molding compound |
JP2008098500A (ja) * | 2006-10-13 | 2008-04-24 | Matsushita Electric Ind Co Ltd | 樹脂外囲器付きリードフレームとその製造方法 |
CN102201525A (zh) * | 2010-03-25 | 2011-09-28 | Lg伊诺特有限公司 | 发光器件封装及具有该发光器件封装的照明系统 |
WO2021215140A1 (ja) * | 2020-04-24 | 2021-10-28 | Jx金属株式会社 | 金属板、金属樹脂複合体、および半導体ディバイス |
-
1992
- 1992-08-31 JP JP23177692A patent/JPH0685133A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100230515B1 (ko) * | 1997-04-04 | 1999-11-15 | 윤종용 | 요철이 형성된 리드 프레임의 제조방법 |
US6197615B1 (en) | 1997-04-04 | 2001-03-06 | Samsung Electronics Co., Ltd. | Method of producing lead frame having uneven surfaces |
US6849930B2 (en) | 2000-08-31 | 2005-02-01 | Nec Corporation | Semiconductor device with uneven metal plate to improve adhesion to molding compound |
JP2008098500A (ja) * | 2006-10-13 | 2008-04-24 | Matsushita Electric Ind Co Ltd | 樹脂外囲器付きリードフレームとその製造方法 |
CN102201525A (zh) * | 2010-03-25 | 2011-09-28 | Lg伊诺特有限公司 | 发光器件封装及具有该发光器件封装的照明系统 |
JP2011205100A (ja) * | 2010-03-25 | 2011-10-13 | Lg Innotek Co Ltd | 発光素子パッケージ及びこれを備えた照明システム |
US8309983B2 (en) | 2010-03-25 | 2012-11-13 | Lg Innotek Co., Ltd. | Light emitting device package and lighting system having the same |
WO2021215140A1 (ja) * | 2020-04-24 | 2021-10-28 | Jx金属株式会社 | 金属板、金属樹脂複合体、および半導体ディバイス |
JP2021174883A (ja) * | 2020-04-24 | 2021-11-01 | Jx金属株式会社 | 金属板、金属樹脂複合体、および半導体ディバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7728414B2 (en) | Lead frame and resin-encapsulated semiconductor device | |
US6329706B1 (en) | Leadframe using chip pad as heat conducting path and semiconductor package adopting the same | |
JPH06140563A (ja) | 半導体装置 | |
US6979886B2 (en) | Short-prevented lead frame and method for fabricating semiconductor package with the same | |
JP2001015668A (ja) | 樹脂封止型半導体パッケージ | |
US5796160A (en) | Resin-sealed semiconductor device | |
JPH0685133A (ja) | 半導体集積回路装置 | |
US5572066A (en) | Lead-on-chip semiconductor device and method for its fabrication | |
US5606204A (en) | Resin-sealed semiconductor device | |
US6353259B1 (en) | Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device | |
JPS611042A (ja) | 半導体装置 | |
KR0119759Y1 (ko) | 버텀 리드형 반도체 패키지 | |
JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
KR100187714B1 (ko) | 십자형 타이바를 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지 | |
KR200295664Y1 (ko) | 적층형반도체패키지 | |
KR100345163B1 (ko) | 볼 그리드 어레이 패키지 | |
JP2542274Y2 (ja) | 半導体装置 | |
KR100460072B1 (ko) | 반도체패키지 | |
KR100216843B1 (ko) | 리드프레임의 구조 및 이를 이용한 반도체 패키지 | |
KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 | |
KR200216619Y1 (ko) | 반도체패키지 | |
JP2002368184A (ja) | マルチチップ半導体装置 | |
JPH05291345A (ja) | 半導体装置 | |
KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
KR20020001151A (ko) | 리드를 이용한 칩 스케일 패키지의 제조 방법 |