KR20020001151A - 리드를 이용한 칩 스케일 패키지의 제조 방법 - Google Patents

리드를 이용한 칩 스케일 패키지의 제조 방법 Download PDF

Info

Publication number
KR20020001151A
KR20020001151A KR1020000035376A KR20000035376A KR20020001151A KR 20020001151 A KR20020001151 A KR 20020001151A KR 1020000035376 A KR1020000035376 A KR 1020000035376A KR 20000035376 A KR20000035376 A KR 20000035376A KR 20020001151 A KR20020001151 A KR 20020001151A
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
active surface
scale package
chip scale
Prior art date
Application number
KR1020000035376A
Other languages
English (en)
Inventor
이찬석
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000035376A priority Critical patent/KR20020001151A/ko
Publication of KR20020001151A publication Critical patent/KR20020001151A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 리드를 이용한 칩 스케일 패키지의 제조 방법으로서, 기존의 패키지 제조 공정을 이용하면서, 단순한 제조 공정을 통하여 칩 스케일 패키지를 구현할 수 있는 리드를 이용한 칩 스케일 패키지의 제조 방법을 제공한다. 즉, 리드를 이용한 칩 스케일 패키지의 제조 방법으로, 활성면에 복수개의 전극 패드가 형성된 반도체 칩을 준비하는 단계와; 상기 활성면의 전극 패드들에 각기 근접한 영역에 내부 리드들이 패터닝된 접착 테이프를 부착하는 단계와; 상기 내부 리드들의 상부면에 각기 외부 리드들을 부착하되, 상기 전극 패드들에서 먼쪽의 상기 내부 리드들의 상부면에 외부 리드를 부착하는 단계와; 상기 전극 패드들과 그에 각기 대응되는 내부 리드들을 본딩 와이어로 연결하는 단계; 및 상기 활성면에 반대되는 면을 제외한 전면을 수지로 봉합하여 수지 봉합부를 형성하되, 상기 외부 리드들의 상부면이 외부에 노출될 수 있도록 수지 봉합부를 형성하는 단계;를 포함하는 리드를 이용한 칩 스케일 패키지의 제조 방법을 제공한다. 본 발명의 제조 방법을 따르며, 패키지 제조 공정에서 발생되는 폐기물을 최소화할 수 있을 뿐만 아니라, 외부의 충격에 의해 외부 리드들이 변형되는 것을 억제할 수 있다.

Description

리드를 이용한 칩 스케일 패키지의 제조 방법{Method for manufacturing Chip Scale Package using lead}
본 발명은 반도체 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 기존의 패키지 제조 공정을 이용하면서, 제조 공정이 단순한 리드를 이용한 칩 스케일 패키지의 제조 방법에 관한 것이다.
오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화 되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품설계의 목표 설정을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 기술이며, 이에 따라 근래에 개발된 패키지 중의 칩 스케일 패키지(Chip Scale Package; CSP)이다.
칩 스케일 패키지는 반도체 칩 크기 수준으로 제조되는 패키지로서, 최근 몇 년 사이에 미국, 일본, 한국 등의 수십 개의 회사로부터 여러 유형들이 소개되어 왔으며, 현재도 개발이 활발히 진행되고 있다.
그러나, 대부분의 칩 스케일 패키지의 제조 방법에 있어서, 기존의 패키지 제조 방법을 이용하는 범위가 한정되거나 거의 사용하지 않으며, 기존의 패키지 제조 방법에 비하여 복잡한 제조 공정을 갖고 있다.
그리고, 통상적인 리드 프레임을 이용한 반도체 패키지의 경우, 트림/포밍 공정(trim/form step)을 필요로 하기 때문에, 트림/포밍 공정을 통하여 폐기물(scrap)이 많이 발생된다. 외부 리드들은 수지 봉합부 밖으로 돌출되어 있기 때문에, 크기가 작을수록 외부의 충격에 의해 쉽게 변형될 우려를 항상 안고 있다.
따라서, 본 발명의 목적은 기존의 패키지 제조 공정을 이용하면서, 단순한 제조 공정을 통하여 칩 스케일 패키지를 구현하는 데 있다.
본 발명의 다른 목적은 패키지 제조 공정에서 발생되는 폐기물을 최소할 수 있도록 하는 데 있다.
본 발명의 또 다른 목적은 외부의 충격에 의해 외부 리드들이 변형되는 것을억제하는 데 있다.
도 1은 본 발명의 제 1 실시예에 따른 에지 패드형 반도체 칩에 적용된 리드를 이용한 칩 스케일 패키지로서, 수지 봉합부 밖으로 노출된 외부 리드를 갖는 칩 스케일 패키지를 보여주는 단면도,
도 2 내지 도 5는 도 1의 칩 스케일 패키지의 제조 단계를 보여주는 도면들로서,
도 2는 반도체 칩의 활성면에 내부 리드를 부착하는 단계를 보여주는 단면도,
도 3은 내부 리드의 상부면에 외부 리드를 부착하는 단계를 보여주는 단면도,
도 4는 내부 리드와 반도체 칩의 전극 패드를 와이어 본딩하는 단계를 보여주는 단면도,
도 5는 수지 봉합부를 형성하는 단계를 보여주는 단면도,
도 6은 본 발명의 제 2 실시예에 따른 센터 패드형 반도체 칩에 적용된 리드를 이용한 칩 스케일 패키지로서, 수지 봉합부 밖으로 노출된 외부 리드를 갖는 칩 스케일 패키지를 보여주는 단면도,
도 7은 본 발명의 제 3 실시예에 따른 에지 패드형 반도체 칩에 적용된 리드를 이용한 칩 스케일 패키지로서, 외부 접속용 구멍을 갖는 칩 스케일 패키지를 보여주는 단면도,
도 8은 본 발명의 제 4 실시예에 따른 센터 패드형 반도체 칩에 적용된 리드를 이용한 칩 스케일 패키지로서, 외부 접속용 구멍을 갖는 칩 스케일 패키지를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 20, 30, 40 : 칩 스케일 패키지(CSP) 12, 22, 32, 42 : 반도체 칩
13, 23, 33, 43 : 전극 패드 14, 24, 34, 44 : 접착 테이프
15, 25, 35 45 : 내부 리드 16, 26 : 외부 리드
17, 27, 37, 47 : 본딩 와이어 18, 28, 38, 48 : 수지 봉합부
36, 46 : 외부 접속용 구멍
상기 목적을 달성하기 위하여, 리드를 이용한 칩 스케일 패키지의 제조 방법으로, 활성면에 복수개의 전극 패드가 형성된 반도체 칩을 준비하는 단계와; 상기 활성면의 전극 패드들에 각기 근접한 영역에 내부 리드들이 패터닝된 접착 테이프를 부착하는 단계와; 상기 내부 리드들의 상부면에 각기 외부 리드들을 부착하되, 상기 전극 패드들에서 먼쪽의 상기 내부 리드들의 상부면에 외부 리드를 부착하는 단계와; 상기 전극 패드들과 그에 각기 대응되는 내부 리드들을 본딩 와이어로 연결하는 단계; 및 상기 활성면에 반대되는 면을 제외한 전면을 수지로 봉합하여 수지 봉합부를 형성하되, 상기 외부 리드들의 상부면이 외부에 노출될 수 있도록 수지 봉합부를 형성하는 단계;를 포함하는 리드를 이용한 칩 스케일 패키지의 제조 방법을 제공한다.
본 발명은 또한, 리드를 이용한 칩 스케일 패키지의 제조 방법으로, 활성면에 복수개의 전극 패드가 형성된 반도체 칩을 준비하는 단계와; 상기 활성면의 전극 패드들에 각기 근접한 영역에 내부 리드들이 패터닝된 접착 테이프를 부착하는 단계와; 상기 전극 패드들과 그에 각기 대응되는 내부 리드들을 본딩 와이어로 연결하는 단계와; 상기 활성면에 반대되는 면을 제외한 상기 반도체 칩의 전면을 봉합하여 수지 봉합부를 형성하는 단계; 및 상기 내부 리드 상의 수지 봉합부를 뚫어 외부 접속용 구멍을 형성하는 단계;를 포함하는 것을 특징으로 하는 리드를 이용한 칩 스케일 패키지의 제조 방법을 제공한다.
본 발명에 따른 제조 방법에 있어서, 반도체 칩의 전극 패드는 활성면의 가장 자리 둘레에 형성되어 있으며, 내부 리드와 외부 리드는 전극 패드 사이의 활성면에 형성된다. 또는, 반도체 칩의 전극 패드는 활성면의 중심 부분에 형성되어 있으며, 내부 리드와 외부 리드는 전극 패드 양쪽의 활성면에 형성된다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 제 1 실시예에 따른 에지 패드형 반도체 칩(12)에 적용된 리드(15, 16)를 이용한 칩 스케일 패키지(10)로서, 수지 봉합부(18) 밖으로 노출된 외부 리드(16)를 갖는 칩 스케일 패키지(10)를 보여주는 단면도이다.
도 1을 참조하면, 반도체 칩(12)의 활성면(12a)에 접착 테이프(14)를 개재하여 패터닝된 내부 리드(15)가 부착되고, 그 내부 리드(15) 위에 외부 리드(16)가 부착된다. 내부 리드(15)와 반도체 칩(12)은 본딩 와이어(17)에 의해 전기적 접속을 이룬다. 그리고, 반도체 칩의 활성면(12a)과, 활성면(12a) 위에 형성된 내부 리드(15), 외부 리드(16) 및 본딩 와이어(17)를 외부 환경으로부터 보호하기 위해서, 활성면(12a)에 반대되는 배면(12b)을 제외한 전면을 수지로 봉합하여 수지 봉합부(18)를 형성한다.
반도체 칩(12)은 활성면(12a)의 가장자리 둘레에 전극 패드(13)가 형성된 에지 패드형(edge pad type) 반도체 칩이다. 외부 전자 장치와 접속할 수 있도록 외부 리드(16)의 상단부의 일부분이 수지 봉합부(18) 밖으로 노출되어 있다.
전술된 바와 같은 본 발명의 제 1 실시예에 따른 칩 스케일 패키지(10)의 제조 방법을 도 2 내지 도 5를 참조하여 설명하겠다. 한편, 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 가리킨다.
제 1 실시예에 따른 칩 스케일 패키지의 제조 공정은 도 2에 도시된 바와 같이, 반도체 칩(12)을 준비하는 단계로부터 출발한다. 이때, 반도체 칩(12)으로 에지 패드형 반도체 칩이 준비된다.
다음으로, 전극 패드(13)가 형성된 활성면(12a) 사이의 영역에 내부 리드(15)를 부착하는 단계를 진행한다. 즉, 상부면에 내부 리드들(15)이 패터닝된 접착 테이프(14)를 전극 패드(13)가 형성된 활성면(12a) 사이의 영역에 부착한다. 이때, 내부 리드(15)의 일측은 전극 패드(13)와의 안정적인 와이어 본딩 공정을 진행하기 위해서, 전극 패드(13)에 근접하게 부착된다.
그리고, 내부 리드(15)는 재배선의 역할도 담당한다. 즉, 제 1 실시예에서는 내부 리드(15)를 전극 패드(13)에 근접하게 짧게 형성하였지만, 전극 패드의 수가 많을 경우 전극 패드 사이의 활성면 영역으로 길게 내부 리드를 형성할 수도 있다. 즉, 필요에 따라서 전극 패드에 가깝게 내부 리드를 짧게 형성할 수도 있고, 길게 형성할 수도 있을 뿐 아니라, 내부 리드의 형태 또한 다양한 변형이 가능하다.
또한, 내부 리드들(15)이 패터닝된 접착 테이프(14)를 반도체 칩의 활성면(12a) 영역안에 부착하기 때문에, 통상적인 패키지 제조 공정에서 필요하였던 리드에 대한 트림/포밍 공정을 생략할 수 있다.
다음으로 도 3 도시된 바와 같이, 내부 리드(15)의 상부면에 외부 리드(16)를 부착하는 단계를 진행한다. 즉, 전극 패드(13)에서 먼쪽의 내부 리드(15)의 상부면에 외부 리드(16)를 부착한다. 외부 리드(16)를 부착하는 방법은 열 압착 방법으로 부착하거나 도전성 접착제를 개재하여 부착하는 방법이 활용될 수 있다. 한편, 전극 패드(13)에서 먼쪽의 내부 리드(15)의 상부면에 외부 리드(16)를 부착하는 이유는, 전극 패드(13)와 가까운 쪽의 내부 리드(15)의 폭은 좁은 반면에 전극 패드(13)에서 먼쪽의 내부 리드(15)의 폭은 상대적으로 넓게 형성되며, 전극 패드(13)에서 가까운 쪽의 내부 리드(15)는 전극 패드(13)와 본딩 와이어(17)로 접속되기 때문이다.
다음으로 도 4에 도시된 바와 같이, 와이어 본딩 공정이 진행된다. 즉, 전극 패드(13)와 그에 근접한 내부 리드들(15)을 본딩 와이어(17)로 접속한다. 이때, 이후에 진행될 수지 봉합부(도 5의 18)를 형성하는 공정에서 본딩 와이어(17)가 수지 봉합부(18) 밖으로 노출되는 것을 방지하기 위해서, 본딩 와이어(17)는 낮게 형성하는 것이 바람직하며, 더욱 바람직하게는 수지 봉합부(18) 밖에 노출될 상기 외부 리드(16) 보다는 아래쪽에 올 수 있도록 와이어 본딩 공정을 진행하는 것이다.
다음으로 도 5에 도시된 바와 같이 수지 봉합부(18)를 형성하는 공정을 진행한다. 즉, 반도체 칩의 활성면(12a)의 반대되는 배면(12b)을 제외한 반도체 칩(12)의 전면에 액상의 수지를 도포하여 수지 봉합부(18)를 형성하되, 외부 리드(16)의 일부분이 외부에 노출될 수 있도록 수지 봉합부(18)를 형성함으로써, 리드(15, 16)를 이용한 칩 스케일 패키지(10)의 제조 공정이 완료된다.
이때, 반도체 칩의 배면(12b)을 수지 봉합부(18) 밖으로 노출시킨 이유는, 칩 스케일 패키지(10)의 구동 중에 발생되는 열이 외부로 잘 방출될 수 있도록 하기 위해서이다. 즉, 제 1 실시예에 따른 칩 스케일 패키지(10)는 기판 상부면에 플립 칩 본딩법으로 실장되기 때문에, 칩 스케일 패키지(10)의 배면 즉 반도체 칩의 배면(12b)이 기판 상부면과 동일한 방향을 향하게 된다. 따라서, 칩 스케일 패키지(10)의 구동 중에 발생되는 열을 외부로 효과적으로 방출할 수 있는 부분이 칩 스케일 패키지의 배면(12b)이기 때문에, 칩 스케일 패키지의 배면(12b)에는 수지 봉합부(18)를 형성하지 않았다.
제 1 실시예에서는 에지 패드형 반도체 칩(12)을 적용하여 칩 스케일 패키지(10)를 제조하였지만, 도 6에 도시된 바와 같이 전극 패드(23)가 활성면(22a)의 중심 부분에 형성된 센터 패드형(center pad type) 반도체 칩(22)에도 제 1 실시예와 동일한 제조 방법을 적용하여 제 2 실시예에 따른 칩 스케일 패키지(20)를 제조할 수 있다. 이때, 내부 리드(25) 및 외부 리드(26)는 전극 패드(23) 양쪽의 활성면(22a)에 형성되는 것을 제외하면, 제 1 실시예와 동일한 제조 방법으로 제조될 수 있다.
제 1 및 제 2 실시예에서는 내부 리드(15, 25)와 외부 리드(16, 26)를 이체로 형성하였지만, 내부 리드와 외부 리드를 일체로 접착 테이프에 형성하여 제 1 및 제 2 실시예에 따른 칩 스케일 패키지(10, 20)와 동일한 구조의 칩 스케일 패키지로 구현할 수도 있다.
그리고, 제 1 및 제 2 실시예에서는 수지 봉합부(18, 28) 밖으로 노출된 외부 리드(16, 26)를 외부 접속 단자로 사용하였지만, 도 7 및 도 8에 도시된 바와 같이, 외부 기기의 단자(핀 형태의 접속 단자)가 접속될 수 있도록 내부 리드(35, 45)가 노출될 수 있도록 수지 봉합부(38, 48)를 뚫어 외부 접속용 구멍(36, 46)을 외부 접속 단자로 활용할 수 있을 것이다. 이 경우, 제 1 실시예에 따른 제조 공정에서 외부 리드(16)를 부착하는 공정을 생략하는 대신에, 수지 봉합부(38, 48)를 형성한 이후에 외부 접속용 구멍(36, 46)을 뚫는 공정이 추가되며, 나머지 공정은 제 1 실시예에 따른 제조 공정과 동일하게 진행된다. 이때, 도 7은 에지 패드형 반도체 칩(32)에 적용된 제 3 실시예에 따른 칩 스케일 패키지(30)이고, 도 8은 센터 패드형 반도체 칩(42)에 적용된 제 4 실시예에 따른 칩 스케일 패키지(40)이다.
물론, 제 3 및 제 4 실시예에 따른 칩 스케일 패키지(30, 40)의 제조 방법에 있어서, 수지 봉합부(38, 48)를 형성하면서 외부 접속용 구멍(36, 46)을 함께 형성할 수도 있다. 즉, 외부 접속용 구멍(36, 46)이 형성될 부분과 반도체 칩의 배면(32b, 42b)을 제외한 부분을 수지로 봉합하여 수지 봉합부(38, 48)를 형성한다면, 별도로 외부 접속용 구멍을 뚫는 공정을 생략할 수 있다.
따라서, 본 발명의 제조 방법을 따르면, 통상적인 반도체 패키지의 제조 공정을 이용한 칩 스케일 패키지를 구현할 수 있는 동시에, 제조 공정이 단순하기 때문에 제조 비용을 절감할 수 있다.
내부 리드들이 패터닝된 접착 테이프를 반도체 칩의 활성면에 부착하기 때문에, 별도의 트림/포밍 공정을 생략할 수 있어 트림/포밍에 따른 폐기물의 발생을줄일 수 있다.
수지 봉합부에 의해 내부 리드 및 외부 리드의 대부분이 봉합되고, 트림/포밍 공정을 거치지 않기 때문에, 외부의 충격에 의해 내부 리드 및 외부 리드의 형태가 변형될 우려가 거의 없다.
그리고, 반도체 칩의 배면이 수지 봉합부 밖으로 노출되어 있기 때문에, 양호한 열방출 특성을 갖는다.

Claims (4)

  1. 리드를 이용한 칩 스케일 패키지의 제조 방법으로,
    활성면에 복수개의 전극 패드가 형성된 반도체 칩을 준비하는 단계와;
    상기 활성면의 전극 패드들에 각기 근접한 영역에 내부 리드들이 패터닝된 접착 테이프를 부착하는 단계와;
    상기 내부 리드들의 상부면에 각기 외부 리드들을 부착하되, 상기 전극 패드들에서 먼쪽의 상기 내부 리드들의 상부면에 외부 리드를 부착하는 단계와;
    상기 전극 패드들과 그에 각기 대응되는 내부 리드들을 본딩 와이어로 연결하는 단계와;
    상기 활성면에 반대되는 면을 제외한 전면을 수지로 봉합하여 수지 봉합부를 형성하되, 상기 외부 리드들의 상부면이 외부에 노출될 수 있도록 수지 봉합부를 형성하는 단계;를 포함하는 리드를 이용한 칩 스케일 패키지의 제조 방법.
  2. 리드를 이용한 칩 스케일 패키지의 제조 방법으로,
    활성면에 복수개의 전극 패드가 형성된 반도체 칩을 준비하는 단계와;
    상기 활성면의 전극 패드들에 각기 근접한 영역에 내부 리드들이 패터닝된 접착 테이프를 부착하는 단계와;
    상기 전극 패드들과 그에 각기 대응되는 내부 리드들을 본딩 와이어로 연결하는 단계와;
    상기 활성면에 반대되는 면을 제외한 상기 반도체 칩의 전면을 봉합하여 수지 봉합부를 형성하는 단계와;
    상기 내부 리드 상의 수지 봉합부를 뚫어 외부 접속용 구멍을 형성하는 단계;를 포함하는 것을 특징으로 하는 리드를 이용한 칩 스케일 패키지의 제조 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 반도체 칩의 전극 패드는 활성면의 가장 자리 둘레에 형성되어 있으며, 상기 내부 리드와 외부 리드는 상기 전극 패드 사이의 활성면에 형성된 것을 특징으로 하는 리드를 이용한 칩 스케일 패키지의 제조 방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 반도체 칩의 전극 패드는 활성면의 중심 부분에 형성되어 있으며, 상기 내부 리드와 외부 리드는 상기 전극 패드 양쪽의 활성면에 형성된 것을 특징으로 하는 리드를 이용한 칩 스케일 패키지의 제조 방법.
KR1020000035376A 2000-06-26 2000-06-26 리드를 이용한 칩 스케일 패키지의 제조 방법 KR20020001151A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000035376A KR20020001151A (ko) 2000-06-26 2000-06-26 리드를 이용한 칩 스케일 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000035376A KR20020001151A (ko) 2000-06-26 2000-06-26 리드를 이용한 칩 스케일 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20020001151A true KR20020001151A (ko) 2002-01-09

Family

ID=19673953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000035376A KR20020001151A (ko) 2000-06-26 2000-06-26 리드를 이용한 칩 스케일 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR20020001151A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432137B1 (ko) * 2001-09-20 2004-05-17 동부전자 주식회사 칩 스케일 패키지 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432137B1 (ko) * 2001-09-20 2004-05-17 동부전자 주식회사 칩 스케일 패키지 제조 방법

Similar Documents

Publication Publication Date Title
US6825108B2 (en) Ball grid array package fabrication with IC die support structures
US7253508B2 (en) Semiconductor package with a flip chip on a solder-resist leadframe
KR20060116696A (ko) 리드프레임 및 수지봉입형 반도체장치
JP2001313363A (ja) 樹脂封止型半導体装置
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
WO2004004005A1 (ja) 半導体装置およびその製造方法
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
US20080185698A1 (en) Semiconductor package structure and carrier structure
US7808088B2 (en) Semiconductor device with improved high current performance
JPH0697349A (ja) 樹脂封止型半導体装置とその製造方法
KR20020001151A (ko) 리드를 이용한 칩 스케일 패키지의 제조 방법
JP2000349222A (ja) リードフレーム及び半導体パッケージ
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JP2001135767A (ja) 半導体装置およびその製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
JPH08279575A (ja) 半導体パッケージ
KR20010067312A (ko) 반도체 장치 및 그 제조방법
US20060012035A1 (en) Method of packaging integrated circuits, and integrated circuit packages produced by the method
JPH02181956A (ja) 半導体装置
KR200159861Y1 (ko) 반도체 패키지
KR20040013736A (ko) 반도체 패키지 제조방법
KR100567045B1 (ko) 반도체 패키지
JPH05291345A (ja) 半導体装置
JP2000286379A (ja) 半導体装置及びその製造方法
KR100259079B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid