KR20060116696A - 리드프레임 및 수지봉입형 반도체장치 - Google Patents

리드프레임 및 수지봉입형 반도체장치 Download PDF

Info

Publication number
KR20060116696A
KR20060116696A KR1020060038232A KR20060038232A KR20060116696A KR 20060116696 A KR20060116696 A KR 20060116696A KR 1020060038232 A KR1020060038232 A KR 1020060038232A KR 20060038232 A KR20060038232 A KR 20060038232A KR 20060116696 A KR20060116696 A KR 20060116696A
Authority
KR
South Korea
Prior art keywords
die pad
lead
resin
slim
frame
Prior art date
Application number
KR1020060038232A
Other languages
English (en)
Inventor
고우지 오모리
히데키 사코다
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20060116696A publication Critical patent/KR20060116696A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은, 다이패드와 봉입수지의 박리를 방지하는 수단이 강구되어, 여러 가지 크기의 반도체칩을 탑재할 수 있는 수지봉입형 반도체장치를 제공하는 것이다.
파워QFN은, 신호용 리드(1)와, 다이패드(2)와, 현수리드(3)와, 다이본딩용 접착제(7)를 구비하며, 이들은 봉입수지(6) 내에 봉입된다. 신호용 리드(1)의 하부는 봉입수지(6)로부터 노출되어 외부전극(9)으로서 기능한다. 다이패드(2)의 중앙부(2a)가 주변부(2b)보다 높게 배치됨으로써, 다이패드(2)의 슬림부(2c)에 관통공(11)을 형성하기가 가능해져, 반도체칩(4)의 크기 선택성을 향상시킴과 더불어 내습성을 향상시킬 수 있다.
밀착성 향상부, 파워QFN, 슬림부

Description

리드프레임 및 수지봉입형 반도체장치{LEAD FRAME AND RESIN-ENCAPSULATED SEMICONDUCTOR DEVICE}
도 1의 (a)는 본 발명의 제 1 실시예에 관한 파워QFN의 이면을 나타내는 사시도이며, (b)는 (a)에 나타내는 파워QFN을 Ib-Ib선에서 절단한 경우의 단면도이고, (c)는 (a)에 나타내는 파워QFN을 아래쪽에서 본 경우의 평면도.
도 2의 (a)∼(c)는, 제 1 실시예에 관한 파워QFN에 이용되는 리드프레임의 가공방법을 나타내는 도.
도 3의 (a)∼(c)는, 제 1 실시예에 관한 파워QFN의 제조공정 중, 패키지 형성공정의 일부를 나타내는 단면도.
도 4의 (a)∼(c)는, 제 1 실시예에 관한 파워QFN의 제조공정 중, 패키지 형성공정의 일부를 나타내는 단면도.
도 5의 (a)는 본 발명의 제 2 실시예에 관한 파워QFN 중 리드프레임의 일부를 확대시켜 나타내는 사시도이며, (b)는 (a)에 나타내는 파워QFN을 위쪽에서 본 경우의 평면도이고, (c)는 (a)에 나타내는 파워QFN을 아래쪽에서 본 경우의 평면도.
도 6은 본 발명의 제 3 실시예에 관한 파워QFN의 리드프레임을 위쪽에서 본 경우의 평면도.
도 7의 (a)는 본 발명의 제 4 실시예에 관한 파워QFN을 위쪽에서 본 경우의 평면도이며, (b)는 (a)에 나타내는 파워QFN을 아래쪽에서 본 경우의 평면도.
도 8의 (a), (b)는 각각 종래의 파워QFN을 위쪽 및 아래쪽에서 본 경우의 사시도이며, (c)는 (a)에 나타내는 VIIIc-VIIIc선에서 종래의 파워QFN을 절단한 경우의 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 신호용 리드 1a, 2c, 2e : 슬림부
2 : 다이패드 2a : 중앙부
2b : 주변부 3 : 현수리드
4 : 반도체칩 5 : 금속세선
6 : 봉입수지 7 : 접착제
9 : 외부전극 11 : 관통공
11a : 오목부 11b, 11c, 11d, 12 : 홈
20 : 리드프레임 30 : 봉입금형
31 : 리드
본 발명은, 반도체칩 및 리드프레임을 봉입수지로 봉입하여 이루어지는 봉입수지형 반도체장치에 관한 것이며, 특히, 파워반도체소자로부터의 발열을 발산시키 기 위해 다이패드 하면을 노출시킨 수지봉입형 반도체장치에 관한 것이다.
근래, 전자기기의 소형화에 대응하기 위해, 전자기기에 탑재되는 반도체부품의 고밀도 실장이 요구되고 있다. 이에 따라 반도체부품의 하나이며, 반도체칩 및 리드프레임이 봉입수지로 봉입된 수지봉입형 반도체장치의 소형화, 박형화가 진행되고 있다. 소형화 및 박형화를 실현하는 수지봉입형 반도체장치의 하나로서, 패키지 측방으로 돌출된 외부리드를 없애고, 하면 쪽에 실장기판과의 전기적 접속을 행하기 위한 외부전극을 형성한 이른바 QFN(Quad Flatpack Non-Leaded package)형의 패키지가 알려져 있다.
여기서 파워반도체소자는 통상의 반도체소자보다 발열량이 크므로, 반도체칩 내에 파워반도체소자를 형성할 경우에는, 방열성을 고려하면서 패키지의 소형화, 박형화를 도모할 필요가 있다. 그래서 종래, 파워반도체소자용 QFN(이하, 파워QFN이라 칭함)으로서, 반도체칩을 탑재한 다이패드의 하면을 봉입수지로 피복하지 않고 노출시킨 하면 노출형 구조가 채용되고 있다. 이하, 종래의 파워반도체소자용 QFN의 구조 및 제조방법에 대해 설명한다.
도 8의 (a), (b)는, 각각 종래의 파워QFN을 위쪽 및 아래쪽에서 본 경우의 사시도이며, 도 8의 (c)는 (a)에 나타내는 VIIIc-VIIIc선에서 종래의 파워QFN을 절단한 경우의 단면도이다.
도 8의 (a)∼(c)에 나타내는 바와 같이, 종래의 파워QFN은, 다이패드(102)와, 다이패드(102)의 상면 상에 탑재되며, 전극패드와 파워반도체소자가 형성된 반도체칩(104)과, 다이패드(102)를 둘러싸는 복수의 신호용 리드(101)와, 다이패 드(102)를 지지하는 현수리드(103)와, 신호용 리드(101) 또는 다이패드(102)와 반도체칩(104) 상의 전극패드(도시 생략)를 접속하는 금속세선(105)과, 다이패드(102)의 상면, 금속세선(105), 현수리드(103) 및 신호용 리드(101) 상면을 봉입하는 봉입수지(106)를 구비한다. 신호용 리드(101), 다이패드(102), 및 현수리드(103)는 리드프레임을 구성한다.
반도체칩(104)은, 파워반도체소자 형성면을 위로 한 상태에서 다이패드(102) 상에 접착제(107)로 접합된다.
봉입수지(106)는, 다이패드(102)의 하면 및 신호용 리드(101) 하면이 노출되도록 이들 부재를 봉입한다. 다이패드(102)의 하면이 노출됨으로써, 다이패드(102)는 방열판으로서 기능할 수 있다. 이 다이패드(102)를 실장기판의 방열부에 접촉시킴으로써, 소비전력이 큰 파워반도체소자로부터 나오는 열을 외부로 방출시켜, 패키지 내의 온도 상승을 억제할 수 있다. 또 노출면을 포함하는 신호용 리드(101) 하부는, 외부전극(109)이 된다.
종래의 파워QFN에서는, 다이패드(102) 외주부의 하부가 제거되어, 두께가 얇은 슬림부(102c)로 되므로, 봉입수지(106)가 슬림부(102c) 밑으로 들어갈 수 있어 다이패드(102)와 봉입수지(106)의 밀착성을 향상시킬 수 있다.
이와 같은 파워QFN은, 예를 들어 다음과 같은 공정으로 형성된다.
우선, 신호용 리드(101), 다이패드(102), 현수리드(103) 등을 갖는 리드프레임을 준비한다. 여기서 이 리드프레임에는, 수지봉입 시 봉입수지의 유출을 막기 위한 댐버가 형성되는 경우가 많다.
다음으로, 준비한 리드프레임의 다이패드(102) 상면과 반도체칩(104)의 이면을 접착제(107)로 접합한다. 이 공정은 이른바 다이본딩 공정이다.
이어서 다이패드(102) 상에 탑재된 반도체칩(104)의 전극패드와 신호용 리드(101), 또는 전극패드와 다이패드(102)를 금속세선(105)에 의해 전기적으로 접속한다. 이 공정은, 이른바 와이어본딩 공정이다. 금속세선(105)으로는 알루미늄세선, 금(Au)선 등이 적절히 이용된다.
다음에, 다이패드(102) 하면을 제외한 부분, 반도체칩(104), 신호용 리드(101) 하면을 제외한 부분, 현수리드(103) 및 금속세선(105)을, 에폭시로 된 봉입수지(106)로 봉입한다. 본 공정에서는, 반도체칩(104)이 탑재된 리드프레임이 봉입금형 내에 수납되어 이송성형(transfer molding)된다.
다음으로, 수지봉입 후에 봉입수지(106)로부터 외부로 돌출된 신호용 리드(101)의 선단부를 절단한다. 이 절단공정에 의해, 절단 후의 신호용 리드(101) 선단면과 봉입수지(106) 측면이 거의 동일한 면에 있게 된다. 즉, 종래의 파워QFN은, 외부단자로서 기능했던 외부리드가 없는 구조를 취한다. 또한 봉입수지로 피복되지 않고 노출된 외부전극(109)과 다이패드(102) 하면이 실장기판 상에 실장된다.
특허문헌1 : 일특개 2001-77278호 공보
특허문헌2 : 일특개평 5-136320호 공보
그러나 상기 도 8의 (a)∼(c)에 나타내는 종래의 파워QFN에서는, 다이패드(102)의 하면을 노출시키므로, 슬림부(102c)를 형성하는 것만으로는 다이패 드(102)와 봉입수지(106)의 밀착성 저하를 방지하기가 어렵다. 다이패드(102)와 봉입수지(106)가 박리되면 다이패드(102)에 접속된 금속세선(105)도 다이패드(102)로부터 박리될 우려가 있어, 파워QFN의 동작에 문제를 초래한다. 반도체칩(104)의 평면크기가 다이패드(102) 상면 및 하면의 평면크기보다 작을 경우, 다이패드(102) 주연부에 슬릿(선형 홈)이나 관통공을 형성함으로써, 봉입수지(106)와 다이패드(102)의 밀착성을 개선할 수 있다.
그러나 패키지를 소형화하기 위해 반도체칩(104)의 크기를 다이패드(102)보다 크게 하는 경우가 늘고 있다. 이 경우, 반도체칩(104)의 평면크기가 다이패드(102)의 평면크기보다 크면 다이패드(102)의 슬림부(102c)에 관통공을 형성하거나, 슬림부(102c) 상면부에 슬릿을 형성하거나 할 수 없다. 이와 같이 종래의 파워QFN에서는 동작의 신뢰성을 확보하기 위해, 다이패드(102)에 탑재 가능한 반도체칩(104)의 크기가 제약을 받을 수밖에 없다.
또 종래의 파워QFN의 구성에서는, 수지봉입 후 봉입수지의 변형에 의해, 그 변형이 현수리드를 거쳐 다이패드에까지 미치고, 다이패드와 봉입수지의 박리를 일으켜, 신뢰성을 손상할 우려가 있다.
본 발명의 목적은, 다이패드와 봉입수지의 박리를 방지하는 수단을 구비하여, 여러 크기의 반도체칩을 탑재할 수 있는 수지봉입형 반도체장치를 제공하는 데 있다.
본 발명의 리드프레임은, 프레임 틀과, 상기 프레임 틀 내에 형성되며, 중앙 부 및 상기 중앙부를 둘러싸는 주변부를 갖는 다이패드와, 상기 다이패드 주위에 배치되고, 상기 프레임 틀에 접속된 신호용 리드와, 상기 다이패드를 지지하는 현수리드를 구비하며, 반도체칩을 실장하기 위해 이용되는 리드프레임에 있어서, 상기 중앙부 상면은 상기 주변부 상면보다 높은 위치에 배치되며, 상기 주변부의 바깥둘레부에는, 밀착성 향상부가 형성되며 또 상기 주변부 상부가 하부보다 외주 쪽으로 돌출된 슬림부가 형성된다.
이 구성에 의해 다이패드의 슬림부에 밀착성 향상부가 형성되므로, 본 발명의 리드프레임 상에 반도체칩을 실장한 후, 수지봉입공정 등을 거침으로써, 다이패드와 봉입수지와의 밀착성이 향상된 수지봉입형 반도체장치의 제작이 가능해진다. 따라서 본 발명의 리드프레임을 이용하면, 다이패드와 봉입수지의 박리가 억제되며, 또 내습성이 향상된 신뢰성 높은 수지봉입형 반도체장치를 실현할 수 있게 된다.
이 밀착성 향상부는, 상기 슬림부에 형성된 예를 들어 관통공이라도 되며, 슬릿을 포함하는 홈이라도 된다. 또 밀착성 향상부는, 슬림부 외단부에 형성된 오목부라도 된다.
또 리드프레임에 있어서, 상기 다이패드 하부가 사각형의 평면외형을 가지며, 상기 다이패드 상부의 평면외형이, 상기 다이패드 하부와 코너부의 위치가 어긋난 n각형(n은 4 이상의 정수) 또는 원형이라도 된다. 이로써 리드프레임을 이용하여 제작된 수지봉입형 반도체장치에 있어서, 다이패드의 코너부에 가해지는 응력을 분산시킬 수 있다.
또한 상기 현수리드와 상기 다이패드의 접속부 상면부에 홈이 형성됨으로써, 본 발명의 리드프레임을 이용하여 제작된 수지봉입형 반도체장치에 있어서 현수리드에 가해지는 응력과 다이패드에 가해지는 응력을 홈으로 분단시킬 수 있다.
본 발명의 수지봉입형 반도체장치는, 다이패드와, 전극패드 및 반도체소자가 형성된 반도체칩과, 상기 다이패드 주위에 배치되며, 상기 다이패드를 향해 이어지는 신호용 리드와, 상기 전극패드와 상기 신호용 리드를 접속하는 접속부재와, 상기 다이패드를 지지하는 현수리드와, 상기 다이패드의 상면, 상기 접속부재, 상기 현수리드 및 상기 신호용 리드의 상면을, 상기 다이패드의 하면 및 상기 신호용 리드의 하면을 노출시킨 상태로 봉입하는 봉입수지를 구비하며, 상기 다이패드 중앙부 상면은, 상기 중앙부를 둘러싸는 상기 다이패드 주변부의 상면보다 높은 위치에 배치되고, 상기 반도체칩은, 상기 다이패드의 상기 중앙부 상면 상에 탑재되며, 상기 주변부의 바깥둘레부에는, 상기 봉입수지로 충전된 밀착성 향상부가 형성되고, 또 상기 주변부 상부가 하부보다 외주 쪽으로 돌출된 슬림부가 형성된다.
이로써 밀착성 향상부에 봉입수지가 충전되어 다이패드와 봉입수지의 밀착성이 향상되므로, 봉입수지가 다이패드로부터 박리되어 접속부재가 단선되는 등의 문제 발생을 방지할 수 있다. 또한 내습성이 향상된 신뢰성 높은 수지봉입형 반도체장치를 실현하기가 가능해진다. 여기서 다이패드 하면은 노출되므로, 이 노출부분으로부터의 열 방출이 가능해진다. 그러므로 반도체칩이 파워반도체소자와 같이 발열량이 큰 소자를 탑재하는 것이라도 된다.
이 밀착성 향상부는, 상기 슬림부에 형성된 예를 들어 관통공이라도 되며, 슬릿을 포함하는 홈이라도 된다. 또 밀착성 향상부는, 슬림부 외단부에 형성된 오목부라도 된다.
평면적으로 보아, 상기 밀착성 향상부와 상기 반도체칩은 겹쳐져도 된다. 이와 같이 본 발명의 구성에 의하면, 반도체칩 크기의 자유도를 향상시킬 수 있다.
상기 슬림부를 제외한 상기 주변부의 상면부에는, 추가로 홈이 형성되어도 된다.
또 본 발명의 수지봉입형 반도체장치에 있어서, 상기 다이패드 하부는 사각형의 평면외형을 가지며, 상기 다이패드 상부의 평면외형은, 상기 다이패드 하부와 코너부 위치가 어긋난 n각형(n은 4 이상의 정수) 또는 원형임으로써, 다이패드의 코너부에 집중되는 응력을 분산시킬 수 있다. 특히 다이패드의 상부가 8각형이면 제조가 용이하여 바람직하다.
상기 현수리드와 상기 다이패드의 접속부 상면부에 홈이 형성되어도 된다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
(실시예)
이하의 실시예에서는, 수지봉입형 반도체장치로서 파워소자를 내장하는 파워QFN에 본 발명을 적용할 경우의 구조를 예로 설명한다.
제 1 실시예
-파워QFN의 구조-
도 1의 (a)는, 본 발명의 제 1 실시예에 관한 파워QFN의 이면을 나타내는 사 시도이며, (b)는 (a)에 나타내는 파워QFN을 Ib-Ib선에서 절단한 경우의 단면도이다. 또 도 1의 (c)는 본 실시예의 파워QFN을 저면에서 본 경우의 평면도이다. 여기서 도 1의 (c)에서는 이해를 돕기 위해 봉입수지(6)를 투명체로 취급한다. 또 이하의 설명에서의 상하 방향은, 도 1 (b)에서의 상하를 기준으로 하는 것으로 한다.
도 1의 (a)∼(c)에 나타내는 바와 같이 본 실시예의 파워QFN은, 다이패드(2)와, 다이패드(2)의 일부 상면 상에 탑재되며, 전극패드와 파워반도체소자가 형성된 반도체칩(4)과, 다이패드(2)의 주위에 배치되며, 각각이 다이패드(2)를 향해 이어지는 복수의 신호용 리드(1)와, 다이패드(2)를 지지하는 현수리드(3)와, 신호용 리드(1) 또는 다이패드(2)와 반도체칩(4) 상의 전극패드(도시 생략)를 접속하는 금속세선(접속부재)(5)과, 다이패드(2)의 상면, 금속세선(5), 현수리드(3), 및 신호용 리드(1) 상면을 봉입하는 봉입수지(6)를 구비한다. 반도체칩(4)의 평면크기는 신호용 리드(1)와 겹치지 않을 정도의 크기 이하이면 다이패드(2)보다 크거나 작아도 상관없다. 그리고 반도체칩(4) 상의 전극패드와 다이패드(2)는, 반도체칩(4)의 평면크기가 다이패드(2)보다 작을 경우에만 접속된다.
신호용 리드(1), 다이패드(2), 및 현수리드(3)는 리드프레임을 구성하는 부재이다. 신호용 리드(1)는, 전원전압이나 접지전압을 포함하는 전기신호의 전달경로이다. 다이패드(2)는 평면형상이 예를 들어 원형인 중앙부(2a)와, 중앙부(2a)를 둘러싸는 주변부(2b)를 갖는다. 주변부(2b)의 바깥둘레부에는, 하부가 제거됨으로써 두께가 얇아진 슬림부(2c)가 형성된다. 바꾸어 말하면 슬림부(2c)에서는, 다이패드(2)의 상부가 하부에 비해 돌출된다. 도 1의 (c)에서는 다이패드(2)의 평면적 외형이 거의 사각형인 예를 들지만, 그 이외의 형상이라도 상관없다. 또 신호용 리드(1) 중 다이패드(2)에 가까운 쪽 단부는, 하부가 제거됨으로써 두께가 얇아진 슬림부(1a)가 형성된다.
봉입수지(6)는, 다이패드(2)의 하면 및 신호용 리드(1)의 하면이 노출되도록 이들 부재를 봉입한다. 다이패드(2)의 하면이 노출됨으로써, 다이패드(2)는 방열판으로서 기능할 수 있다. 이 다이패드(2)를 실장기판의 방열부에 접촉시킴으로써, 소비전력이 큰 파워반도체소자로부터 발산되는 열을 외부로 방출시켜, 패키지 내의 온도 상승을 억제할 수 있다. 또 노출면을 포함하는 신호용 리드(1) 하부는 외부전극(9)이 된다. 패키지의 형상은 예를 들어 거의 직방체이며, 패키지 전체의 평면크기는 특별히 한정되지 않으나, 예를 들어 가로세로 3mm 이상 10mm 이하라도 된다.
본 실시예의 파워QFN의 특징은, 다이패드(2)의 중앙부(2a)가 반절단 프레스가공 등으로 다른 부분(주변부(2b))보다 높게 형성되는 점과, 다이패드(2)의 슬림부(2c) 중 평면적으로 보아 반도체칩(4)과 겹치는 부분에 관통공(11)이 형성되는 점이다. 도 1의 (c)에 나타내는 바와 같이 관통공(11)은, 예를 들어 다이패드(2)의 외주를 따라 복수 개 형성된다. 여기서 다이패드(2)의 두께는 예를 들어 0.2mm이며, 관통공(11)의 지름도 예를 들어 0.2mm 정도이다.
반도체칩(4)은 파워반도체소자의 형성면을 위로 향한 상태에서 접착제(7)에 의해 다이패드(2)의 중앙부(2a) 상면에 접착된다. 본 실시예의 파워QFN에서는, 중앙부(2a) 상면이 주변부(2b) 상면보다 높아짐으로써, 관통공(11)이 반도체칩(4)과 겹치는 부분에 형성하기가 가능해진다. 이로써 본 실시예의 파워QFN에서는, 봉입수 지(6)가 관통공(11)으로 들어감으로써 고정효과가 발생하므로, 다이패드(2)와 봉입수지(6)의 밀착성을 향상시킬 수 있다. 그러므로 금속세선(5)의 다이패드(5)로부터의 박리 등을 방지할 수 있다. 또 다이패드 전면(全面) 상에 반도체칩이 접착된 종래의 QFN에 비해, 반도체칩(4)과 다이패드(2)의 주변부(2b) 사이에도 봉입수지(6)가 충전되므로, 반도체칩(4)이 봉입수지(6)에 의해 확실하게 유지되게 되어, 습기나 수분이 패키지 이면 쪽(하면 쪽)으로부터 칩입하는 것을 방지할 수 있다. 이로써 본 실시예의 파워QFN에서는, 종래의 파워QFN에 비해 패키지에 균열이 발생하기 어려워진다.
또한, 반도체칩(4)의 크기가 다이패드(2)의 주변부(2b)보다 클 경우에도, 다이패드(2)의 슬림부(2c)에 관통공(11)을 형성하기가 가능해져, 내습성 향상을 도모하기가 가능해진다.
이와 같이 본 실시예의 파워QFN에서는, 다이패드(2)의 슬림부(2c)에 관통공(11)을 형성함에 따라, 슬림부(2c)를 형성함으로써 향상된 봉입수지(6)와 다이패드(2)의 밀착성을 보다 향상시킬 수 있다. 또 본 실시예의 파워QFN에서는, 내습성 향상과 접속불량 등의 저감이 실현된다. 이로써 본 실시예의 파워QFN은, 종래의 파워QFN보다 신뢰성이 향상된다.
여기서 도 1에 나타내는 본 실시예의 파워QFN에서, 관통공(11)은 슬림부(2c) 중 평면적으로 보아 반도체칩(4)과 겹치는 부분에 형성되나, 관통공(11)은 슬림부(2c) 내의 어느 곳이라도 형성할 수 있다. 또 후술하는 바와 같이, 관통공(11)을 형성하는 대신 주변부(2b) 상면에 슬릿을 형성하거나, 다이패드(2)의 바깥둘레부에 요철부를 형성해도, 관통공(11)과 마찬가지 효과가 얻어진다. 즉, 다이패드(2)의 주변부(2b)에 봉입수지(6)가 충전되어, 봉입수지(6)와 다이패드(2)의 밀착성을 향상시키는 "밀착성 향상부"가 형성되면 된다. 이 밀착성 향상부의 형상은, 관통공, 슬릿(선형 홈)이나 고리형 홈을 포함하는 홈, 바깥둘레부의 요철형상 외에, 다이패드(2)의 표면적을 증가시킬 수 있는 것이라면 특별히 한정되지 않는다.
또 주변부(2b)에 비해 위쪽에 배치된 중앙부(2a)의 평면형상은 원형으로 한정되지 않는다.
그리고 도 1에 나타내는 예에서는 반도체칩(4) 상의 전극패드와 신호용 리드(1) 또는 다이패드(2)를 금속세선(5)을 이용하여 접속하나, 파워반도체소자의 형성면을 다이패드(2) 중앙부(2a)의 상면을 향해 반도체칩(4)을 중앙부(2a) 상에 접착하고, 다이패드(2) 주변부(2b) 상에 형성한 금속범프를 이용하여 전극패드와 다이패드의 접속을 취해도 된다. 또 신호용 리드(1)와 전극패드의 접속에 금속범프를 이용해도 된다. 이 경우, 전극범프의 높이는 중앙부(2a)의 올려진 양과 접착제(7) 두께와의 합 이상일 필요가 있다.
-파워QFN의 제조방법-
다음으로 본 실시예의 파워QFN 제조방법을 설명한다.
도 2의 (a)∼(c)는, 본 실시예의 파워QFN에 이용되는 리드프레임의 가공방법을 나타내는 도이다. 또 도 3의 (a)∼(c) 및 도 4의 (a)∼(c)는, 본 실시예의 파워QFN 제조방법 중, 패키지 형성공정을 나타내는 단면도이다.
우선 도 2의 (a)에 나타내는 바와 같이, 두께 0.2mm 정도의 구리 등으로 이 루어지는 판상의 리드프레임(20)을 준비한다. 이어서 습식에칭으로 리드프레임(20) 일부의 하부를 제거하여 사각형 띠형상의 홈을 형성한다(하프에칭가공). 이 홈이 형성되어 얇아진 부분을 도면 중에서는 슬림부(2e)로 도시한다. 여기서 리드프레임(20)은 철이나 니켈로 이루어져도 된다.
다음으로 도 2의 (b)에 나타내는 바와 같이, 리드프레임(20)의 일부를 관통하도록 에칭을 실시하여, 거의 사각형의 다이패드(2), 복수의 리드(31), 및 현수리드(3)(도시 생략)를 형성한다. 본 공정에 의해, 슬림부(2e)의 일부는 리드(31)의 슬림부(1a) 및 다이패드(2)의 슬림부(2c)가 된다. 이때, 슬림부(2c) 일부에 직경 0.2mm 정도의 관통공(11)을 형성한다.
이어서 도 2의 (c)에 나타내는 바와 같이, 반절단 프레스가공에 의해, 다이패드(2)의 원형 중앙부(2a)가 그 주위(주변부(2b))보다 위쪽으로 배치되도록 가공한다. 본 공정에서는, 리드프레임(20)의 다이패드(2)의 중앙부를 원형으로 탈형하는 프레스가공을 도중에 정지시켜, 이 원형부분이 반절단 상태로 리드프레임(20)에 접속된 상태로 한다. 이로써 다이패드(2)의 상면 및 하면 중 주변부(2b)와 중앙부(2a)의 접속부분에는, 위쪽으로의 압력에 의해 단차가 형성된다. 본 공정에서, 반절단 프레스가공을 실시하는 대신 하프에칭으로 다이패드(2)의 중앙부(2a)를 주변부(2b)나 리드(31)보다 높은 위치에 배치할 수도 있다. 이 경우 다이패드(2)의 주변부(2b) 및 리드(31)에서는 리드프레임(20)의 상부를 제거하고, 다이패드(2)의 중앙부(2a)에서는 리드프레임(20)의 하부를 제거한다. 이 경우, 보다 박형의 수지봉입형 반도체장치의 형성이 가능해진다. 이상의 공정으로 리드프레임(20)이 가공 된다. 또 이 단계에서 리드(31)는, 프레임 틀(도시 생략)에 접속된 채이다.
다음으로 도 3의 (a)에 나타내는 바와 같이, 다이패드(2)의 중앙부(2a) 상면에 페이스트상태의 접착제(7)를 도포한 후, 도 3의 (b)에 나타내는 바와 같이 접착제(7)를 이용하여 중앙부(2a) 상에 소자 형성면을 위로 한 상태에서 반도체칩(4)을 접착한다. 여기서 반도체칩(4)의 평면크기는, 평면적으로 보아 리드(31)와 겹치지 않는 크기이면 된다. 반도체칩(4)에는 파워반도체소자나 이들 소자에 접속된 전극패드 등이 형성돼도 되나, 파워반도체소자 이외의 반도체소자가 형성되어도 상관없다.
이어서 도 3의 (c)에 나타내는 바와 같이, 리드(31)와 반도체칩(4) 상에 형성된 전극패드를 접속하는 금속세선(5)을 형성한다. 여기서 반도체칩(4)의 평면크기가 다이패드(2) 상면의 평면크기보다 작을 경우는, 다이패드(2)와 전극패드를 금속세선(5)으로 접속시켜도 된다.
다음에 도 4의 (a)에 나타내는 바와 같이, 반도체칩(4), 다이패드(2) 및 리드(31) 등이 캐비티 내에 배치되도록, 리드프레임(20)을 봉입금형(30)에 끼운다. 이 상태에서, 액상 봉입수지(6)(예를 들어 에폭시수지)를 수지주입구로부터 캐비티 내로 주입시켜 캐비티 내를 수지로 봉입한다. 여기서 관통공(11)이 다이패드(2)의 슬림부(2c) 이외의 부분에 형성되면, 본 공정에서 봉입수지(6)가 리드프레임(20) 이면 쪽으로 흘러버리므로, 관통공(11)은 슬림부(2c) 내에 형성될 필요가 있다.
계속해서 도 4의 (b)에 나타내는 바와 같이, 봉입수지(6)가 고체화된 후 봉입금형(30)을 벗긴다. 여기서 관통공(11)에도 봉입수지(6)가 충전되므로, 봉입수 지(6)와 다이패드(2)의 밀착성은 종래의 QFN보다 향상된다. 그리고 다이패드(2)의 하면 및 리드(31) 하면은 수지 봉입되지 않고 노출된다.
다음으로 도 4의 (c)에 나타내는 바와 같이, 리드(31) 중 봉입수지(6)의 외부로 나온 부분을 절단하고, 리드프레임(20)의 외곽으로부터 분리한다. 이로써 측단면이 봉입수지(6) 측면과 거의 동일 면으로 될 신호용 리드(1)가 형성된다. 신호용 리드(1)의 하면부는 외부전극(9)이 된다. 이상과 같이 하여 본 실시예의 파워QFN이 제작된다.
본 실시예의 제조방법에 의하면, 관통공(11)은 리드(31)나 다이패드(2)의 형성과 동시에 실시할 수 있으므로, 종래의 파워QFN과 동일 원가로 신뢰성 높은 수지봉입형 반도체장치의 제공이 가능해진다.
제 2 실시예
본 발명의 제 2 실시예에 관한 수지봉입형 반도체장치에 대해 설명한다. 도 5의 (a)는 제 2 실시예에 관한 파워QFN 중 리드프레임의 일부를 확대시켜 나타내는 사시도이다. 또 도 5의 (b)는 본 실시예의 파워QFN을 위쪽에서 본 경우의 평면도이며, (c)는 본 실시예의 파워QFN을 아래쪽에서 본 경우의 평면도이다. 여기서 도 5의 (b), (c)에서는, 구조의 이해를 돕기 위해 반도체칩(4)과 봉입수지(6)를 투명체로 취급한다. 또한 제 1 실시예와 동일한 부재에 대해서는 상세한 설명은 생략한다.
도 5의 (a)∼(c)에 나타내는 바와 같이, 본 실시예의 파워QFN은 다이패드(2)와, 다이패드(2) 일부의 상면 상에 탑재되며, 전극패드와 파워반도체소자가 형성된 반도체칩(4)(도시 생략)과, 다이패드(2)를 둘러싸는 복수의 신호용 리드(1)와, 다이패드(2)를 지지하는 현수리드(3)와, 신호용 리드(1) 또는 다이패드(2)와 반도체칩(4) 상의 전극패드(도시 생략)를 접속하는 금속세선(5)(도시 생략)과, 다이패드(2) 상면, 금속세선(5), 현수리드(3) 및 신호용 리드(1) 상면을 봉입하는 봉입수지(6)를 구비한다.
본 실시예의 파워QFN의 첫 번째 특징은, 다이패드(2) 주변부(2b)의 바깥둘레부에 슬림부(2c)가 형성됨과 더불어, 슬림부(2c) 외단부에 오목부(11a)가 형성되는 점이다.
이로써 본 실시예의 파워QFN에서는 봉입수지(6)가 슬림부(2c)에 형성된 오목부를 메움으로써 고정효과가 발생하므로, 봉입수지(6)와 다이패드(2)의 밀착성이 보다 효과적으로 향상된다. 그 결과 패키지 하면 쪽으로부터 습기가 침입하기 어려워져, 균열 발생 등을 억제할 수 있다. 또 봉입수지(6)가 다이패드(2)로부터 박리되기 어려워지므로, 본 실시예의 파워QFN에서는 금속세선(5)의 단선을 방지하는 것도 가능해진다. 여기서 다이패드(2)의 외주에 형성되는 오목부(11a)의 수가 많을수록 봉입수지(6)와 다이패드(2)의 밀착성은 향상되나, 오목부(11a)의 수는 특별히 한정되지 않는다.
또, 본 실시예의 파워QFN의 두 번째 특징은, 다이패드(2) 하부의 평면 외형이 제 1 실시예와 같은 거의 사각형인데 반해, 다이패드(2) 상부의 평면 외형이 거의 팔각형으로 되는 점이다. 특히 다이패드(2) 상부의 평면형상은, 다이패드(2) 상부의 사각형 코너부를 절단한 형태의 팔각형이다. 또한 도 5의 (a)에 나타내는 바 와 같이, 다이패드(2)와 현수리드(3)의 접속부 상면 쪽에는, 폭 0.2mm 정도의 홈(12)이 각각 형성된다. 이 홈(12)은, 현수리드(3)가 이어지는 방향과 교차 혹은 직교하는 방향으로 이어진다. 또 도 5의 (a)에 나타내는 예에서, 홈(12)은 다이패드(2) 상부의 팔각형 중 4 변을 따라 형성된다. 단, 다이패드(2) 상부는 봉입수지(6)로 봉입되므로, 본 실시예의 파워QFN 저면형상은, 종래의 파워QFN과 마찬가지 형상이다.
통상, 다이패드(2) 전체의 평면형상이 정방형 등의 사각형일 경우에는, 수지봉입 후에 봉입수지(6)가 변형됨으로써, 다이패드(2)의 코너부에 응력이 집중해버린다. 이에 반해 본 실시예 파워QFN에서는, 다이패드(2) 상부가 거의 팔각형 형상으로 되므로, 다이패드(2)의 코너부에 가해지는 응력을 분산시킬 수 있다. 이로써 다이패드(2)와 봉입수지(6)의 박리나 금속세선(5)의 단선 등을 방지할 수 있다. 또 다이패드(2)와 현수리드(3)의 접속부에 홈(12)이 형성됨으로써, 현수리드(3)로부터 가해지는 응력과 다이패드(2)로부터 가해지는 응력을 홈(12)으로 분단시킬 수 있으므로, 현수리드(3)와 다이패드(2)에 강한 응력이 가해지는 것을 막을 수 있다.
여기서 본 실시예의 리드프레임 및 이 리드프레임을 이용한 파워QFN은, 제 1 실시예의 리드프레임 및 파워QFN에 비해 공정 수를 늘리는 일없이 제조할 수 있다.
즉, 도 2의 (a)에 나타내는 하프에칭 공정에서, 다이패드(2) 하부가 사각형이 되도록 리드프레임(20)의 하부를 제거하여, 제 1 실시예와 마찬가지로 슬림부(2e)를 형성한다. 그 후 도 2의 (b)에 나타내는 에칭공정에서, 다이패드(2)의 상부가 팔각형으로 되도록 리드프레임(20)의 습식에칭을 실시함과 더불어, 다이패 드(2)의 바깥둘레부에 오목부(11a)를 형성한다. 본 공정에서는, 제 1 실시예의 리드프레임과 에칭할 부분을 변경하는 것만으로 다이패드(2)를 형성할 수 있으므로, 제 1 실시예와 동일한 공정 수로 본 실시예의 리드프레임을 제작할 수 있다. 그 후 도 2의 (c), 도 3의 (a)∼(c) 및 도 4의 (a)∼(c)에 나타내는 공정을 제 1 실시예와 마찬가지로 하여 실시함으로써, 본 실시예의 파워QFN을 제조할 수 있다.
그리고 본 실시예의 파워QFN에 있어서, 다이패드(2) 하부의 평면형상이 사각형이고 상부가 팔각형이나, 다이패드(2)의 상부 형상은 평면적으로 보아 다이패드(2) 하부와 코너부가 겹치지 않는(어긋난) n각형(n은 4 이상의 정수) 또는 원형이면 된다. 단, 제조공정이 용이하다는 점 등에서, 다이패드(2)의 하부를 사각형으로 하고, 상부를 팔각형으로 하는 것이 가장 바람직하다.
또 본 실시예의 파워QFN은, 파워반도체소자 이외의 소자가 탑재된 비교적 발열량이 크지 않은 반도체칩에 적용할 수 있다.
제 3 실시예
본 발명의 수지봉입형 반도체장치의 제 3 실시예로서, 제 2 실시예에 관한 파워QFN에 대해, 다이패드와 봉입수지의 밀착성 향상부의 형상에 변경을 가한 파워QFN을 이하에 설명한다.
도 6은, 제 3 실시예에 관한 파워QFN의 리드프레임을 위쪽에서 본 경우의 평면도이다. 또 도 6에서 평면도의 오른쪽 하방에는, 다이패드의 중심점과 현수리드를 잇는 선(VIb-VIb선)에서 리드프레임을 절단한 단면도를 나타내며, 평면도의 오른쪽에는 다이패드의 서로 대향하는 2변의 중앙을 잇는 선(VIa-VIa선)에서 리드프 레임을 절단한 단면도를 나타낸다. 여기서 본 실시예의 파워QFN 외관은, 제 1 및 제 2 실시예에 관한 파워QFN과 마찬가지이므로 도시를 생략한다.
도 6에 나타내는 바와 같이 본 실시예의 파워QFN에 있어서, 신호용 리드(1), 현수리드(3)의 형상은 제 2 실시예와 동일하다.
본 실시예의 파워QFN이 제 2 실시예의 파워QFN과 다른 점은, 다이패드(2)와 봉입수지(6)의 밀착성 향상부로서, 다이패드(2) 주변부(2b)의 상면부 및 하면부에, 중앙부(2a)를 고리형으로 둘러싸는 홈(11b, 11c)과 홈(11d)이 각각 형성되는 점이다. 이 홈(11b, 11c, 11d)은 도 6에 나타내는 고리형이라도 되며, 부분적으로 끊긴 슬릿형이라도 된다.
홈(11b, 11c, 11d)은, 관통공(11)(도 1 참조)이나 오목부(11a)(도 5 참조)와 달리, 슬림부(2c)만이 아닌 주변부(2b)의 슬림부(2c) 이외의 부분에 형성되어도 된다. 여기서 슬림부(2c)에 홈을 형성할 경우, 당해 홈을 형성한 부분의 두께가 지나치게 얇아지지 않도록 형성한다. 또 홈(11b, 11c, 11d)의 폭은 특별히 한정되지 않으나, 다이패드(2)의 강도를 유지하기 위해 0.2mm 이하인 것이 특히 바람직하다.
본 실시예의 파워QFN에서는, 다이패드(2)의 중앙부(2a) 상면이 주변부(2b)의 상면보다 높아지므로, 전술한 바와 같이 주변부(2b)의 상면부 또는 하면부에 슬릿(선형 홈)이나 고리형 홈 등, 여러 가지 형태의 홈을 형성할 수 있다. 이로써 본 실시예의 파워QFN에서는, 홈 내부에 봉입수지(6)가 들어감으로써 다이패드(2)와 봉입수지(6)의 밀착성이 강화된다. 그러므로 봉입수지(6)가 다이패드(2)로부터 박리되는 것을 방지하여 금속세선(5) 단선 등의 발생을 막을 수 있다. 본 실시예의 파 워QFN은, 종래의 파워QFN에 비해 내습성도 향상된다.
또 홈(11b, 11c, 11d) 등의 홈은, 슬림부(2c)에 형성된 오목부나 관통공과 함께 형성된다. 이로써 다이패드(2)와 봉입수지(6)의 밀착성을 보다 향상시킬 수 있다.
또한 본 실시예의 파워QFN에서는, 다이패드(2)의 하부가 사각형이고, 상부가 다이패드(2) 하부와 서로의 코너부 위치를 어긋나게 한 팔각형이므로, 다이패드(2)의 코너부에 가해지는 응력이 분산된다. 또 다이패드(2)와 현수리드(3)의 접속부에 홈(12)이 형성됨으로써, 현수리드(3)로부터 가해지는 응력과 다이패드(2)로부터 가해지는 응력을 홈(12)으로 분단시킬 수 있으므로, 현수리드(3)나 다이패드(2)에 강한 응력이 가해지는 것을 방지할 수 있다.
여기서, 중앙부(2a)의 상면 상에 탑재되는 반도체칩(4)의 크기는, 평면적으로 보아 신호용 리드(1)와 겹치지 않을 정도의 크기이면 특별히 제한되지 않는다. 본 실시예의 파워QFN에서는, 중앙부(2a)가 주변부(2b)에 비해 위쪽에 배치되므로, 반도체칩(4)의 크기에 상관없이, 다이패드(2)의 상면 쪽에 슬릿이나 홈을 형성할 수 있다.
이상 설명한 본 실시예의 파워QFN은, 도 2 내지 도 4에 나타내는 공정과 거의 마찬가지 공정으로 제조된다. 단 도 2의 (a)에 나타내는 공정에서 리드프레임(20)의 상부 혹은 하부에 홈을 형성해둠과 더불어, 도 2의 (b)에 나타내는 공정에서 다이패드(2) 상부의 외형이 팔각형으로 되도록 에칭을 실시한다. 따라서 제 1 및 제 2 실시예에 관한 파워QFN에 비해 공정 수를 늘리는 일없이 본 실시예의 파워 QFN을 제조할 수 있다.
제 4 실시예
도 7의 (a)는, 본 발명의 제 4 실시예에 관한 파워QFN을 위쪽에서 본 경우의 평면도이며, (b)는 본 실시예의 파워QFN을 아래쪽에서 본 경우의 평면도이다. 도 7에서는, 구조를 이해하기 쉽도록 반도체칩(4)과 봉입수지(6)를 투명체로 취급함과 더불어 반도체칩의 도시를 생략한다.
도 7의 (a), (b)에 나타내는 바와 같이, 본 실시예의 파워QFN은 제 2 실시예에 관한 파워QFN에 있어서 슬림부(2c)에 오목부를 형성하지 않는 것이다.
즉, 본 실시예의 파워QFN은, 다이패드(2)와, 다이패드(2) 일부의 상면 상에 탑재되며, 전극패드와 파워반도체소자가 형성된 반도체칩(4)(도시 생략)과, 다이패드(2)를 둘러싸는 복수의 신호용 리드(1)와, 다이패드(2)를 지지하는 현수리드(3)와, 신호용 리드(1) 또는 다이패드(2)와 반도체칩(4) 상의 전극패드(도시 생략)를 접속하는 금속세선(5)(도시 생략)과, 다이패드(2) 상면, 금속세선(5), 현수리드(3) 및 신호용 리드(1) 상면을 봉입하는 봉입수지(6)를 구비한다.
또 본 실시예의 파워QFN에서는, 다이패드(2) 주변부(2b)의 바깥둘레부에 슬림부(2c)가 형성된다.
또한 본 실시예의 파워QFN은, 제 2 실시예의 파워QFN과 마찬가지로, 다이패드(2) 하부의 평면 외형이 제 1 실시예와 같은 거의 사각형인데 반해, 다이패드(2) 상부의 평면 외형이 거의 팔각형으로 된다. 특히 다이패드(2) 상부의 평면형상은, 다이패드(2) 상부의 사각형 코너부를 절단한 형태의 팔각형이다. 또한 도 7의 (a) 에 나타내는 바와 같이, 다이패드(2)와 현수리드(3)의 접속부 상면 쪽에는, 폭 0.2mm 정도의 홈(12)이 각각 형성된다. 이 홈(12)은, 현수리드(3)가 이어지는 방향과 교차 혹은 직교하는 방향으로 이어진다. 또 도 7의 (a)에 나타내는 예에서, 홈(12)은 다이패드(2) 상부의 팔각형 중 4 변을 따라 형성된다. 단, 다이패드(2) 상부는 봉입수지(6)로 봉입되므로, 본 실시예 파워QFN의 저면형상은, 종래의 파워QFN과 마찬가지 형상이다.
다이패드(2) 전체의 평면형상이 사각형일 경우에는, 수지봉입 후에 봉입수지(6)가 변형됨으로써, 다이패드(2)의 코너부에 응력이 집중해버린다. 이에 반해 본 실시예 파워QFN에서는, 다이패드(2) 상부가 거의 팔각형 형상으로 되므로, 다이패드(2)의 코너부에 가해지는 응력을 분산시킬 수 있다. 이로써 다이패드(2)와 봉입수지(6)의 박리나 금속세선(5)의 단선 등을 방지할 수 있다. 또 다이패드(2)와 현수리드(3)의 접속부에 홈(12)이 형성됨으로써, 현수리드(3)로부터 가해지는 응력과 다이패드(2)로부터 가해지는 응력을 홈(12)으로 분단시킬 수 있으므로, 현수리드(3)와 다이패드(2)에 강한 응력이 가해지는 것을 막을 수 있다.
본 발명의 수지봉입형 반도체장치에 의하면, 주변부보다 높은 위치에 배치된 중앙부 상면 상에 반도체칩이 탑재되며, 또 다이패드 주변부의 슬림부에 관통공이나 홈 등이 형성되므로, 반도체칩 크기의 선택성을 향상시킬 수 있다. 또 다이패드와 봉입수지의 밀착성 향상이 가능해진다. 또한 다이패드 중앙에만 반도체칩이 탑재되므로, 다이패드 주변부와 반도체칩 사이에도 봉입수지가 존재하는 결과, 반도 체칩이 봉입수지에 의해 확실하게 유지되어, 내습성이 높은 수지봉입형 반도체장치 형성이 가능해진다.
그리고 다이패드 상부를 8각형 등의 다각형으로 형성하고, 하부를 사각형으로 함으로써, 다이패드의 코너부에 집중하는 응력을 분산시켜 봉입수지가 다이패드로부터 박리되는 것을 방지할 수 있다.
본 발명의 수지봉입형 반도체장치의 구성은, 파워소자 등을 내장한 반도체칩이나, 각종 LSI를 내장한 칩의 실장에 이용할 수 있다.

Claims (15)

  1. 프레임 틀과, 상기 프레임 틀 내에 형성되며, 중앙부 및 상기 중앙부를 둘러싸는 주변부를 갖는 다이패드와, 상기 다이패드 주위에 배치되고, 상기 프레임 틀에 접속된 신호용 리드와, 상기 다이패드를 지지하는 현수리드를 구비하며, 반도체칩을 실장하기 위해 이용되는 리드프레임에 있어서,
    상기 중앙부 상면은 상기 주변부 상면보다 높은 위치에 배치되며,
    상기 주변부의 바깥둘레부에는, 밀착성 향상부가 형성되며, 또 상기 주변부 상부가 하부보다 외주 쪽으로 돌출된 슬림부가 형성되는 것을 특징으로 하는 리드프레임.
  2. 제 1 항에 있어서,
    상기 밀착성 향상부는, 상기 슬림부에 형성된 관통공인 것을 특징으로 하는 리드프레임.
  3. 제 1 항에 있어서,
    상기 밀착성 향상부는, 상기 슬림부 외단부에 형성된 오목부인 것을 특징으로 하는 리드프레임.
  4. 제 1 항에 있어서,
    상기 밀착성 향상부는, 상기 슬림부 상면부 또는 하면부 혹은 그 양쪽에 형성된 홈인 것을 특징으로 하는 리드프레임.
  5. 제 1 항에 있어서,
    상기 슬림부를 제외한 상기 주변부의 상면부에는, 추가로 홈이 형성되는 것을 특징으로 하는 리드프레임.
  6. 제 1 항에 있어서,
    상기 다이패드 하부는 사각형의 평면외형을 가지며,
    상기 다이패드 상부의 평면외형은, 상기 다이패드 하부와 코너부의 위치가 어긋난 n각형(n은 4 이상의 정수) 또는 원형인 것을 특징으로 하는 리드프레임.
  7. 제 6 항에 있어서,
    상기 현수리드와 상기 다이패드의 접속부 상면부에 홈이 형성되는 것을 특징으로 하는 리드프레임.
  8. 다이패드와, 전극패드 및 반도체소자가 형성된 반도체칩과, 상기 다이패드 주위에 배치되며, 상기 다이패드를 향해 이어지는 신호용 리드와, 상기 전극패드와 상기 신호용 리드를 접속하는 접속부재와, 상기 다이패드를 지지하는 현수리드와, 상기 다이패드의 상면, 상기 접속부재, 상기 현수리드 및 상기 신호용 리드의 상면 을, 상기 다이패드의 하면 및 상기 신호용 리드의 하면을 노출시킨 상태로 봉입하는 봉입수지를 구비하며,
    상기 다이패드 중앙부 상면은, 상기 중앙부를 둘러싸는 상기 다이패드 주변부의 상면보다 높은 위치에 배치되고,
    상기 반도체칩은, 상기 다이패드의 상기 중앙부 상면 상에 탑재되며,
    상기 주변부의 바깥둘레부에는, 상기 봉입수지로 충전된 밀착성 향상부가 형성되고, 또 상기 주변부 상부가 하부보다 외주 쪽으로 돌출된 슬림부가 형성되는 것을 특징으로 하는 수지봉입형 반도체장치.
  9. 제 8 항에 있어서,
    상기 밀착성 향상부는, 상기 슬림부에 형성된 관통공인 것을 특징으로 하는 수지봉입형 반도체장치.
  10. 제 8 항에 있어서,
    상기 밀착성 향상부는, 상기 슬림부 외단부에 형성된 오목부인 것을 특징으로 하는 수지봉입형 반도체장치.
  11. 제 8 항에 있어서,
    상기 밀착성 향상부는, 상기 슬림부의 상면부 또는 하면부 혹은 그 양쪽에 형성된 홈인 것을 특징으로 하는 수지봉입형 반도체장치.
  12. 제 8 항에 있어서,
    평면적으로 보아, 상기 밀착성 향상부와 상기 반도체칩은 겹쳐지는 것을 특징으로 하는 수지봉입형 반도체장치.
  13. 제 8 항에 있어서,
    상기 슬림부를 제외한 상기 주변부의 상면부에는, 추가로 홈이 형성되는 것을 특징으로 하는 수지봉입형 반도체장치.
  14. 제 8 항에 있어서,
    상기 다이패드 하부는 사각형의 평면외형을 가지며,
    상기 다이패드 상부의 평면외형은, 상기 다이패드 하부와 코너부 위치가 어긋난 n각형(n은 4 이상의 정수) 또는 원형인 것을 특징으로 하는 수지봉입형 반도체장치.
  15. 제 14 항에 있어서,
    상기 현수리드와 상기 다이패드의 접속부 상면부에 홈이 형성되는 것을 특징으로 하는 수지봉입형 반도체장치.
KR1020060038232A 2005-05-10 2006-04-27 리드프레임 및 수지봉입형 반도체장치 KR20060116696A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005137707A JP2006318996A (ja) 2005-05-10 2005-05-10 リードフレームおよび樹脂封止型半導体装置
JPJP-P-2005-00137707 2005-05-10

Publications (1)

Publication Number Publication Date
KR20060116696A true KR20060116696A (ko) 2006-11-15

Family

ID=37390175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060038232A KR20060116696A (ko) 2005-05-10 2006-04-27 리드프레임 및 수지봉입형 반도체장치

Country Status (5)

Country Link
US (1) US7728414B2 (ko)
JP (1) JP2006318996A (ko)
KR (1) KR20060116696A (ko)
CN (2) CN1862797A (ko)
TW (1) TW200639995A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230102923A (ko) * 2021-12-30 2023-07-07 해성디에스 주식회사 리드 프레임 및 이를 포함하는 반도체 패키지
KR20230102924A (ko) * 2021-12-30 2023-07-07 해성디에스 주식회사 리드 프레임 및 이를 포함하는 반도체 패키지

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582957B2 (en) * 2006-11-09 2009-09-01 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US20080157299A1 (en) * 2006-12-28 2008-07-03 Jeffery Gail Holloway Microelectronic Assembly Using Chip-On-Lead (COL) and Cantilever Leads
CN101211897B (zh) * 2006-12-28 2011-12-07 中芯国际集成电路制造(上海)有限公司 多芯片半导体封装结构及封装方法
CN101271878B (zh) * 2007-03-22 2010-06-09 中芯国际集成电路制造(上海)有限公司 引线框架
US20080157307A1 (en) * 2006-12-28 2008-07-03 Semiconductor Manufacturing International (Shanghai) Corporation Lead frame
KR101391924B1 (ko) * 2007-01-05 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지
JP5089184B2 (ja) 2007-01-30 2012-12-05 ローム株式会社 樹脂封止型半導体装置およびその製造方法
EP2115773A4 (en) * 2007-02-12 2011-11-02 Agere Systems Inc CAPACITY FOR INTEGRATED (IC) TYPE QFN (QUAD FLAT NO LEAD) WITH MODIFIED PADDLE AND METHOD FOR DESIGNING THE CAPSULATION
CN104637893B (zh) * 2007-02-12 2018-09-11 安华高科技通用Ip(新加坡)公司 四方扁平无引线集成电路封装体及其设计方法
JP5122172B2 (ja) * 2007-03-30 2013-01-16 ローム株式会社 半導体発光装置
JP5173654B2 (ja) * 2007-08-06 2013-04-03 セイコーインスツル株式会社 半導体装置
US7838974B2 (en) * 2007-09-13 2010-11-23 National Semiconductor Corporation Intergrated circuit packaging with improved die bonding
JP2009076658A (ja) * 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
US9460951B2 (en) * 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
US10074553B2 (en) * 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
CN101577259B (zh) * 2008-05-05 2011-01-26 南茂科技股份有限公司 芯片封装结构
JP4531830B2 (ja) * 2008-08-15 2010-08-25 特新光電科技股▲分▼有限公司 Ｌｅｄリードフレームの製造方法
WO2010098500A1 (ja) 2009-02-27 2010-09-02 三洋電機株式会社 半導体装置及びその製造方法
JP5411529B2 (ja) * 2009-02-27 2014-02-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
JP5411553B2 (ja) * 2009-03-31 2014-02-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
CN102194775B (zh) * 2010-03-03 2013-04-17 南茂科技股份有限公司 四边扁平无接脚封装结构
EP2581937B1 (en) * 2010-06-11 2017-09-06 Panasonic Intellectual Property Management Co., Ltd. Resin-sealed semiconductor device and method for manufacturing same
US9029991B2 (en) * 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
US9129949B2 (en) 2011-02-09 2015-09-08 Mitsubishi Electric Corporation Power semiconductor module
JP5868043B2 (ja) 2011-07-04 2016-02-24 ルネサスエレクトロニクス株式会社 半導体装置
TWI455269B (zh) * 2011-07-20 2014-10-01 Chipmos Technologies Inc 晶片封裝結構及其製作方法
CN103066046B (zh) * 2011-10-20 2017-12-15 英特赛尔美国股份有限公司 引脚框架锁定设计部的系统和方法
US8497165B2 (en) 2011-10-20 2013-07-30 Intersil Americas Inc. Systems and methods for lead frame locking design features
US8698291B2 (en) 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
KR101376758B1 (ko) 2012-03-26 2014-03-20 암페놀센싱코리아 유한회사 비접촉소자
US8803302B2 (en) * 2012-05-31 2014-08-12 Freescale Semiconductor, Inc. System, method and apparatus for leadless surface mounted semiconductor package
JP6352009B2 (ja) 2013-04-16 2018-07-04 ローム株式会社 半導体装置
JP2013168669A (ja) * 2013-04-18 2013-08-29 Agere Systems Inc 改良型パドルを有するクワッド・フラット・ノーリード（ｑｆｎ）集積回路（ｉｃ）パッケージおよびこのパッケージを設計する方法
JP2015072947A (ja) * 2013-10-01 2015-04-16 セイコーインスツル株式会社 半導体装置及びその製造方法
CN103715163B (zh) * 2013-12-31 2017-01-04 日月光封装测试(上海)有限公司 引线框架及半导体封装
CN104934380B (zh) * 2015-05-11 2018-02-09 清华大学 一种用于芯片的封装结构
KR20170007612A (ko) * 2015-07-09 2017-01-19 삼성전자주식회사 반도체 패키지
CN106373932B (zh) * 2015-07-24 2019-03-15 万国半导体股份有限公司 一种封装器件及制备方法
TW201715659A (zh) * 2015-10-22 2017-05-01 義隆電子股份有限公司 電子元件模組、積體電路封裝元件及其導線架
KR20170067426A (ko) 2015-12-08 2017-06-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
US10431528B2 (en) * 2016-02-08 2019-10-01 Mitsubishi Electric Corporation Semiconductor device
US20170287816A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Leadframe top-hat multi-chip solution
US9905498B2 (en) * 2016-05-06 2018-02-27 Atmel Corporation Electronic package
JP6677080B2 (ja) * 2016-05-30 2020-04-08 株式会社デンソー 半導体装置の製造方法
US20200258823A1 (en) * 2017-08-30 2020-08-13 Hitachi Automotive Systems, Ltd. Power semiconductor device and manufacturing method of the same
CN108493169A (zh) * 2018-05-31 2018-09-04 江苏长电科技股份有限公司 一种无基岛框架封装结构及其工艺方法
CN109037084A (zh) * 2018-07-27 2018-12-18 星科金朋半导体（江阴）有限公司 一种qfn指纹识别芯片的封装方法
US10998256B2 (en) * 2018-12-31 2021-05-04 Texas Instruments Incorporated High voltage semiconductor device lead frame and method of fabrication
US20210175138A1 (en) * 2019-12-05 2021-06-10 Cree, Inc. Semiconductors Having Die Pads with Environmental Protection and Process of Making Semiconductors Having Die Pads with Environmental Protection
IT201900025009A1 (it) * 2019-12-20 2021-06-20 St Microelectronics Srl Leadframe per dispositivi a semiconduttore, prodotto a semiconduttore e procedimento corrispondenti
DE112020006643T5 (de) * 2020-01-30 2022-11-24 Mitsubishi Electric Corporation Halbleitervorrichtung und leistungswandler

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334872A (en) * 1990-01-29 1994-08-02 Mitsubishi Denki Kabushiki Kaisha Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad
JPH05136320A (ja) 1991-11-08 1993-06-01 Mitsui High Tec Inc リードフレームの製造方法
JP2568135Y2 (ja) * 1992-03-12 1998-04-08 株式会社三井ハイテック 半導体装置用リードフレーム
JPH0650360A (ja) 1992-07-30 1994-02-22 Mitsubishi Materials Corp ワンウェイクラッチ用焼結鍛造インナーレースおよび焼結鍛造アウターレース
JP2570611B2 (ja) * 1993-12-10 1997-01-08 日本電気株式会社 樹脂封止型半導体装置
US5872395A (en) * 1996-09-16 1999-02-16 International Packaging And Assembly Corporation Bent tip method for preventing vertical motion of heat spreaders during injection molding of IC packages
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
JP3535760B2 (ja) * 1999-02-24 2004-06-07 松下電器産業株式会社 樹脂封止型半導体装置，その製造方法及びリードフレーム
US6188130B1 (en) * 1999-06-14 2001-02-13 Advanced Technology Interconnect Incorporated Exposed heat spreader with seal ring
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077278A (ja) 1999-10-15 2001-03-23 Amkor Technology Korea Inc 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
JP2002100722A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置
JP4417541B2 (ja) * 2000-10-23 2010-02-17 ローム株式会社 半導体装置およびその製造方法
JP3502377B2 (ja) * 2001-06-27 2004-03-02 松下電器産業株式会社 リードフレーム、樹脂封止型半導体装置及びその製造方法
US6828661B2 (en) * 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
JP2003017646A (ja) * 2001-06-29 2003-01-17 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
TWI267959B (en) * 2002-11-27 2006-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with chip-supporting member

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230102923A (ko) * 2021-12-30 2023-07-07 해성디에스 주식회사 리드 프레임 및 이를 포함하는 반도체 패키지
KR20230102924A (ko) * 2021-12-30 2023-07-07 해성디에스 주식회사 리드 프레임 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
US20060255438A1 (en) 2006-11-16
CN101587879A (zh) 2009-11-25
JP2006318996A (ja) 2006-11-24
TW200639995A (en) 2006-11-16
CN1862797A (zh) 2006-11-15
US7728414B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
KR20060116696A (ko) 리드프레임 및 수지봉입형 반도체장치
US7843049B2 (en) Semiconductor device and manufacturing method thereof
KR100526844B1 (ko) 반도체패키지 및 그 제조방법
US6246111B1 (en) Universal lead frame type of quad flat non-lead package of semiconductor
US20030214048A1 (en) Semiconductor package and fabricating method thereof
KR20010037247A (ko) 반도체패키지
KR20010037249A (ko) 반도체패키지
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
JP2002359338A (ja) リードフレーム及びそれを用いた半導体装置並びにその製造方法
JP2004207764A (ja) リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US6537858B1 (en) Method for manufacturing semiconductor device
KR100355797B1 (ko) 반도체패키지 및 그 제조 방법
NL2027540B1 (en) Semiconductor Lead-on-Chip Assembly
KR100345163B1 (ko) 볼 그리드 어레이 패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100460072B1 (ko) 반도체패키지
KR100259079B1 (ko) 반도체 패키지 및 그 제조방법
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR20030079170A (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR100357876B1 (ko) 반도체패키지 및 그 제조 방법
JP4357519B2 (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid