CN101577259B - 芯片封装结构 - Google Patents
芯片封装结构 Download PDFInfo
- Publication number
- CN101577259B CN101577259B CN2008100913974A CN200810091397A CN101577259B CN 101577259 B CN101577259 B CN 101577259B CN 2008100913974 A CN2008100913974 A CN 2008100913974A CN 200810091397 A CN200810091397 A CN 200810091397A CN 101577259 B CN101577259 B CN 101577259B
- Authority
- CN
- China
- Prior art keywords
- chip
- packaging structure
- substrate
- area
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 claims abstract description 31
- 239000004033 plastic Substances 0.000 claims abstract description 30
- 229920003023 plastic Polymers 0.000 claims abstract description 30
- 238000004806 packaging method and process Methods 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 44
- 230000002262 irrigation Effects 0.000 claims description 19
- 238000003973 irrigation Methods 0.000 claims description 19
- 239000010410 layer Substances 0.000 claims description 14
- 239000012790 adhesive layer Substances 0.000 claims description 13
- 238000009826 distribution Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 abstract 3
- 239000007924 injection Substances 0.000 abstract 3
- 238000007789 sealing Methods 0.000 description 11
- 230000012447 hatching Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Abstract
本发明提出一种芯片封装结构，该芯片封装结构包含一基板，其上设有多个开孔，适与一下模具的一沟渠相对。一注塑材料的至少一部份可穿过至少一该些开孔，先进入该沟渠，再经由该沟渠，穿过至少一该些开孔，进入一芯片与该基板之间。借此，该注塑材料可完全填充该芯片与该基板间的间隙。
Description
技术领域
本发明是一种芯片封装结构；特别是一种于一基板上设有多个开孔以配合一下模具，供注塑材料完全密封的芯片封装结构。
背景技术
半导体芯片经制成后，需要与具导电结构的一基板共同形成一芯片封装结构，方能发挥电路功能。现有的芯片封装技术，有以芯片的有源面贴合基板的导电结构，使有源面上面的接合点，例如焊垫(PAD)或凸块(Bump)，直接与导电结构接合的技术。此封装技术需先将芯片与基板置于相互面对位置，一般而言，多以翻转芯片方式来达成。故前述封装技术亦称覆晶封装(Flip-Chip)技术。覆晶封装具有降低芯片与基板间的电子信号传输距离，以及缩小芯片封装后尺寸的优点。
芯片与基板接合后，则需进行封胶制程，以注塑材料来密封芯片以及芯片与基板接合处。现有的覆晶封装制程有两种常用的封胶方式：底面填充(Underfilling)成型以及移转注模(Transfer molding)成型，以下将说明二方式所面临的问题。底面填充成型系以芯片与基板间的毛细现象完成封胶，缺点是需花费较久的时间，不利量产；转移注模成型系以压力差方式诱使注塑材料流入芯片与基板间的窄长空间，缺点是往往会造成芯片下方未灌满注塑材料，形成不完全封胶。
因此，如何在考量生产时间成本下，亦能提供一种具完全封胶效果的封胶制程，即成为半导体封装产业亟需努力的目标。
发明内容
本发明的一目的在于提供一种芯片封装结构，借由于芯片封装结构的一基板上开设多个开孔，使一注塑材料的至少一部份适可穿过至少一这些开孔，进入一芯片及该基板之间，以形成完全封胶。
为达上述目的，本发明提出一种芯片封装结构，包含一基板、一芯片、以及一导电层。该基板具有一芯片封装区，该芯片封装区包含一第一区域及一第二区域。该芯片设于该芯片封装区上。该导电层设于该芯片及该基板间的第一区域上。该基板于该第二区域设有多个开孔，适与一下模具的至少一沟渠(ditch)相对；借此，一注塑材料的至少一部份，适可穿过至少一这些开孔，先进入该至少一沟渠，再经由该至少一沟渠，穿过至少一这些开孔，进入该芯片及该基板间的第二区域上。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1绘示用于本发明的芯片封装结构的一基板示意图；
图2绘示本发明的芯片封装结构示意图；
图3A是沿图2中AA’剖面线所绘的本发明的芯片封装结构剖面图与一模具组合剖面图的示意图；
图3B是沿图2中BB’剖面线所绘的本发明的芯片封装结构剖面图；
图3C是沿图2中CC’剖面线所绘的本发明的芯片封装结构剖面图；
图3D是沿图2中AA’剖面线所绘的本发明的芯片封装结构，完成密封后的示意图；
图4绘示本发明的芯片封装结构的导电层包含多个凸块的另一实施例；以及
图5绘示本发明的芯片封装结构的另一实施例。
主要元件符号说明：
1.基板 2.芯片封装区
10.第一区域 20.第二区域
30.第三区域 11.芯片
12.导电层 13.粘合层
21.开孔 22.开孔
40.下模具 41.沟渠
42.上模具 44.注塑材料
412.凸块 422.开孔
51.开孔
具体实施方式
以下将通过实施例来解释本发明内容，其是关于一芯片封装结构，借由于芯片封装结构的一基板上开设多个开孔，使一注塑材料的至少一部份适可穿过至少一这些开孔，进入一芯片及该基板之间，以形成完全封胶。然而，本发明的实施例并非用以限制本发明需在如实施例所述的任何特定的环境、应用或特殊方式方能实施。因此，关于实施例的说明仅为阐释本发明的目的，而非用以限制本发明。需说明者，以下实施例及图式中，与本发明非直接相关的元件已省略而未绘示；且为求容易了解起见，各元件间的尺寸关系是以稍夸大的比例绘示出。
图1绘示用于本发明的芯片封装结构的一基板示意图。由于芯片封装结构是一立体结构，基板与芯片堆叠后，各元件与区域间的相对关系较难以单一图式说明，故图1用以明确说明基板上定义的各区域，以作为其他图式的参考。基板1具有一芯片封装区2，其包含一第一区域10、一第二区域20及一第三区域30。第一区域10是用以与一芯片接合，具体而言，可为一焊垫。第二区域20设有多个开孔，例如图中的开孔21及22，以供一注塑材料流入流出，详细说明将详述于后。第三区域30系用以设置一粘合层，以粘合芯片与基板1，即如图中虚线圈示的区域。需特别注意的是，在某些芯片封装结构中，并不需要粘合层，即可使芯片与基板间的相对位置固定，在这些实施例中，芯片封装区2即无需包含第三区域30。
图2绘示本发明的芯片封装结构示意图。芯片封装结构包含图1的基板1、一芯片11、一导电层12及一粘合层13。芯片11设于该芯片封装区2上，为芯片11覆盖的元件以虚线表示。导电层12设于芯片11及基板1间的第一区域10上。粘合层13设于芯片11及基板1间的第三区域30上。请一并参考图3A，其是沿图2中AA’剖面线所绘的本发明的芯片封装结构剖面图与一模具组合剖面图的示意图。模具组合包含一上模具42、一下模具40，下模具40设有一沟渠(ditch)41。
此芯片封装结构的特征在基板1于该第二区域20所设的多个开孔，适与下模具40的沟渠41(ditch)相对；借此，一注塑材料44的至少一部份，适可穿过开孔21，先进入沟渠41，再经由该沟渠41，穿过至少一这些开孔22，进入芯片11及基板1间的第二区域20上。关于注塑材料44如何完成密封，请一并参考图3B至图3D以及如后说明。
值得注意的是，沟渠41的作用是用以使注塑材料44能经由沟渠流动至第二区域20所设的开孔；故虽本实施例中沟渠41是单数，但是在其他依照本发明技术概念所完成的实施例中，注塑材料亦可经由多个沟渠流动至基板的第二区域所设的开孔。
图3B是沿图2中BB’剖面线所绘的本发明的芯片封装结构剖面图。由图2中可知，BB’剖面线是经过导电层12，于本实施例中，导电层12是多个凸块，以使芯片11与基板1呈电性连接，且这些凸块是相对于芯片11呈集中(centralized)的线性单排分布。请一并参考图4，其绘示导电层包含多个凸块的另一实施例，在本实施例中并不包含粘合层。由图中可知凸块412可相对于芯片，呈集中的线性多排分布，而开孔422则设于凸块412之间。承上所述，于导电层包含多个凸块的实施方式中，开孔可设于凸块近旁的基板区域，而不影响凸块与基板的连接，故凸块的排列方式及数目，并非本发明的限制。
图3C是沿图2中CC’剖面线所绘的本发明的芯片封装结构剖面图。由图2中可知，CC’剖面线是经过开孔21及22，同时开孔21是位于第二区域的芯片非覆盖区，且位于导入注塑材料44的导入端。意即开孔21不为芯片11所覆盖，使注塑材料44适可先自开孔21流入沟渠41内。图3C中的箭号代表注塑材料44的流动方向，由图中可知注塑材料44是先流入开孔21中，进入沟渠41，而后再沿着沟渠41流动，穿过开孔22，进入芯片11及基板1间的第二区域20。
图3D是沿图2中AA’剖面线所绘的本发明的芯片封装结构，完成密封后的示意图，可一并参考图3A以进一步理解注塑材料44所形成的外型是与模具有关。由图3D可理解，借由开孔22，注塑材料44可完全填充芯片11与基板1间的空隙，并覆盖芯片11，达成完全密封的效果。
图5绘示本发明的芯片封装结构的另一实施例。与图2所绘示的芯片封装结构最主要不同处，是设于芯片非覆盖区的开孔51，位于导出注塑材料的导出端。由图3C可知，注塑材料是全面性地覆盖芯片11，故开孔51亦可使注塑材料自开孔51流入沟渠，再完全填充芯片11与基板1间的空隙，达成完全密封的效果。
于前述实施例中，注塑材料的材料可选自环氧树脂(Epoxy Resin)族群。同时粘合层亦可依照制程需求，变更为一图案化粘合层，例如以多个条状粘合层取代前述实施例的粘合层13。另外，为使注塑材料的流动顺畅，这些开孔之间具有介于0.1毫米至10毫米的一平均间隔；同时这些开孔具有介于0.1毫米至10毫米的一平均横向尺寸。
借由前述说明可知，本发明的芯片封装结构，主要在于改善注塑材料无法完全密封芯片与基板间接合处的缺点，以获致一具完全密封效果的芯片封装结构。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
Claims (9)
1.一种芯片封装结构，包含：
一基板，具有一芯片封装区，该芯片封装区包含一第一区域及一第二区域，该第二区域具有一芯片非覆盖区；
一芯片，设于该芯片封装区上；以及
一导电层，设于该芯片及该基板间的第一区域上；
其特征在于：
该基板于该第二区域设有多个开孔，适与一下模具的至少一沟渠相对；其中，至少一该些开孔，设于该芯片非覆盖区，一注塑材料的至少一部份，适可穿过设于该芯片非覆盖区的该至少一该些开孔，先进入该至少一沟渠，再经由该至少一沟渠，穿过至少另一该些开孔，进入该芯片及该基板间的第二区域上。
2.如权利要求1所述的芯片封装结构，其特征在于，该注塑材料还用以覆盖该芯片。
3.如权利要求1所述的芯片封装结构，其特征在于，该导电层是多个凸块。
4.如权利要求1所述的芯片封装结构，其特征在于，该些开孔之间具有介于0.1毫米至10毫米的一平均间隔。
5.如权利要求1所述的芯片封装结构，其特征在于，该些开孔具有介于0.1毫米至10毫米的一平均横向尺寸。
6.如权利要求1所述的芯片封装结构，其特征在于，该导电层包含多个凸块，相对于该芯片，呈集中的线性单排分布。
7.如权利要求1所述的芯片封装结构，其特征在于，该导电层包含多个凸块，相对于该芯片，呈集中的线性多排分布。
8.如权利要求1所述的芯片封装结构，其特征在于，该芯片封装区还包含一第三区域，该芯片封装结构还包含一粘合层，设于该芯片及该基板间的该第三区域上。
9.如权利要求8所述的芯片封装结构，其特征在于，该粘合层是一图案化粘合层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100913974A CN101577259B (zh) | 2008-05-05 | 2008-05-05 | 芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100913974A CN101577259B (zh) | 2008-05-05 | 2008-05-05 | 芯片封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101577259A CN101577259A (zh) | 2009-11-11 |
| CN101577259B true CN101577259B (zh) | 2011-01-26 |
Family
ID=41272137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100913974A Active CN101577259B (zh) | 2008-05-05 | 2008-05-05 | 芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101577259B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103531550B (zh) * | 2013-10-31 | 2016-04-13 | 华进半导体封装先导技术研发中心有限公司 | 改进的小间距塑封的封装结构及封装方法 |
| CN113276359B (zh) * | 2020-02-19 | 2022-11-08 | 长鑫存储技术有限公司 | 注塑模具及注塑方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1862797A (zh) * | 2005-05-10 | 2006-11-15 | 松下电器产业株式会社 | 引线框架及树脂密封型半导体器件 |
-
2008
- 2008-05-05 CN CN2008100913974A patent/CN101577259B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1862797A (zh) * | 2005-05-10 | 2006-11-15 | 松下电器产业株式会社 | 引线框架及树脂密封型半导体器件 |
Non-Patent Citations (2)
| Title |
|---|
| JP特开2003-7928A 2003.01.10 |
| JP特开2006-278900A 2006.10.12 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101577259A (zh) | 2009-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205016507U (zh) | 电子器件 | |
| CN102589753B (zh) | 压力传感器及其封装方法 | |
| CN106057787A (zh) | 扇出封装件中的离散聚合物 | |
| US20100081237A1 (en) | Integrated Circuit Assemblies and Methods for Encapsulating a Semiconductor Device | |
| CN103918074A (zh) | 微型表面安装装置封装 | |
| CN101009271A (zh) | 半导体芯片叠层 | |
| US20070164407A1 (en) | Double encapsulated semiconductor package and manufacturing method thereof | |
| JP2006027082A (ja) | 半導体素子の樹脂封止成形方法 | |
| CN105917451A (zh) | 树脂模制模具及树脂模制方法 | |
| CN101577259B (zh) | 芯片封装结构 | |
| CN103179788A (zh) | 用于模塑底部填充的印刷电路板和印刷电路板模塑结构 | |
| CN103928352A (zh) | 用于制作半导体芯片面板的方法 | |
| JP2004528729A (ja) | 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法 | |
| CN102403323A (zh) | 晶圆级影像感测器构装结构及其制造方法 | |
| JPH04259520A (ja) | 樹脂成形金型及びフレキシブルテープ | |
| CN202651112U (zh) | 一种半导体器件以及一种层叠 | |
| US10784224B2 (en) | Semiconductor devices with underfill control features, and associated systems and methods | |
| CN100365782C (zh) | 开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件 | |
| JP2003229443A (ja) | 半導体装置およびその製造方法 | |
| CN102834916B (zh) | 具有隔开的散热器的封装 | |
| CN102130072B (zh) | 承载板及其制法 | |
| CN102456582A (zh) | 用于制造模制引线框架的工艺 | |
| JP3473231B2 (ja) | ベアチップの封止方法および封止装置 | |
| CN102779760B (zh) | 基板镶接式多晶片封装制程与构造 | |
| CN105489585A (zh) | 封装装置及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |