CN103918074A - 微型表面安装装置封装 - Google Patents

微型表面安装装置封装 Download PDF

Info

Publication number
CN103918074A
CN103918074A CN201280054601.XA CN201280054601A CN103918074A CN 103918074 A CN103918074 A CN 103918074A CN 201280054601 A CN201280054601 A CN 201280054601A CN 103918074 A CN103918074 A CN 103918074A
Authority
CN
China
Prior art keywords
carrier
encapsulant
nude film
individualized
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280054601.XA
Other languages
English (en)
Other versions
CN103918074B (zh
Inventor
阿宁迪亚·波达尔
冯涛
威尔·K·王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN103918074A publication Critical patent/CN103918074A/zh
Application granted granted Critical
Publication of CN103918074B publication Critical patent/CN103918074B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

本发明描述用于封装集成电路的多种经改进方法。在一种所描述方法中，将众多裸片(121)安装于载体(105)(例如，塑料载体)上。每一裸片(121)具有紧固到其相关联I/O衬垫的多个经线接合触点螺柱(123)。在所述载体上方施加囊封剂(132)以覆盖所述裸片及所述触点螺柱的至少部分以形成囊封剂载体结构。在已施加所述囊封剂之后，研磨所述囊封剂的第一表面及所述触点螺柱，使得所述触点螺柱的经暴露部分为平滑的且实质上与所述囊封剂共面。在一些实施例中，在所述囊封剂载体结构上方形成再分布层(136)，且将焊料凸块(138)附接到所述再分布层。在所述囊封剂载体结构上方施加触点囊封剂层(151)以为所得封装提供额外机械支撑。

Description

微型表面安装装置封装
技术领域
本发明一股来说涉及半导体封装。更具体来说，本发明涉及极低成本微型表面安装装置(μSMD)封装及用于形成此类封装的工艺。
背景技术
当今，存在可商业购得的若干种不同集成电路封装式样。一个此种封装式样称为微型表面安装装置(μSMD)。一股来说，μSMD封装具有与其所保护的裸片的占用面积相同规模的占用面积。在许多应用中，需要围绕裸片提供一些结构以保护裸片免于暴露于环境及/或保护裸片免于暴露于环境光。因此，不同于简单的倒装芯片安装裸片，μSMD封装具有围绕裸片提供的某一程度的保护。
当前存在用于形成μSMD封装的若干种方法。在一些应用中，μSMD封装上的触点与围封于其中的裸片上的接合衬垫对准。在其它应用中，所述触点相对于下伏裸片上的触点再分布。一种用以μSMD封装的常规方法是将多个裸片放置到形成于硅载体中的对应腔中。接着在晶片的顶部表面上方施加旋涂聚合物涂层。在聚合物涂层中形成若干孔，且使用沉积工艺在聚合物涂层上方形成再分布层。在所述再分布层上方形成焊料凸块以促进到外部装置的电连接。虽然此封装方法在许多情况中为有效的，但在此类工艺中使用的载体以及再分布层形成步骤两者往往为相对昂贵的且因此总体封装成本为相对高的。因此，正在努力开发更具成本效益的微型表面安装装置封装技术。
发明内容
本发明描述用于封装集成电路的多种经改进方法。在一种所描述方法中，将众多裸片安装于载体上。所述载体优选地由塑料形成，但并非始终需要塑料载体。每一裸片具有紧固到其相关联I/O衬垫的多个经线接合触点螺柱。在载体上方施加囊封剂以覆盖裸片及触点螺柱的至少部分以形成囊封剂载体结构。在一些优选实施例中，使用丝网印刷来施加所述囊封剂。在已施加囊封剂之后，研磨囊封剂的第一表面及触点螺柱，使得所述触点螺柱的经暴露部分为平滑的且实质上与所述囊封剂共面。这些步骤界定用以形成用于裸片的互连层的极低成本方法。
在一些实施例中，在囊封剂载体结构上方形成再分布层结构。在此类实施例中，所述触点螺柱中的一些触点螺柱与导电再分布结构电连通，使得所述触点螺柱在裸片与再分布层之间形成互连层。在已形成再分布层之后，可将焊料凸块附接到再分布层以用作所得封装的电I/O触点。
在一些实施例中，在囊封剂载体结构上方施加第二囊封剂层(有时称为触点囊封剂层)。所述第二囊封剂层经布置以嵌入焊料凸块的至少部分且覆盖再分布结构(当存在时)。
在一些实施例中，向触点囊封剂层的经暴露顶部表面中切割单个化凹槽。所述单个化凹槽延伸到载体中。此后，研磨载体的背表面以薄化但不完全牺牲所述载体。所述研磨优选地移除足够的载体以到达所述单个化凹槽。因此，对载体的背磨既薄化又单个化所得封装。借助此布置，可形成完全围封其相关联裸片的极薄μSMD封装。
本发明还描述经改进的μSMD封装。
附图说明
参考附图来描述实例性实施例，附图中：
图1A-1J图解说明根据本发明的实施例用于封装集成电路的工艺中的步骤。
图2图解说明根据图1中所图解说明的工艺形成的经单个化集成电路。
图3A-3E图解说明根据第二实施例用于封装集成电路的工艺中的步骤。
图4A-4D图解说明根据第三实施例用于封装集成电路的工艺中的步骤。
图5A-5E图解说明根据第四实施例用于封装集成电路的工艺中的步骤。
具体实施方式
本发明一股来说涉及使用晶片级组装技术来形成经完全囊封微型表面安装装置(μSMD)封装的极低成本封装。本发明一股来说预期“晶片”级封装方法，其中将若干个裸片安装于适合载体上且使用经装填载体作为支撑结构在所述载体上并行地执行剩余封装步骤中的大部分。由于使用了载体，因此可在需要时显著薄化封装内的各种结构(例如裸片及对应囊封剂层)，借此帮助减小所得封装的总体厚度。在一些优选实施例中，使用极低成本载体(例如，塑料/环氧树脂载体)且最终牺牲大部分的载体结构(例如，通过背磨)以促进极薄μSMD封装的形成。
首先参考图1A到1J，将描述一种代表性封装方法。在此实施例中，在将裸片安装于载体上之前，使用线接合螺柱给所述裸片形成凸块。使用例如丝网印刷的低成本囊封技术来覆盖(囊封)装有裸片的载体。接着通过研磨囊封剂的顶部表面来暴露并平面化所述线接合螺柱。所得囊封剂载体结构具有带有可视需要使用多种再分布技术中的任一者进行再分布的经暴露电触点的平坦顶部表面。接着给囊封剂载体结构形成凸块，且任选地可围绕触点凸块的部分沉积额外囊封剂材料以提供额外结构加强。可接着视情况通过研磨或其它适合技术来薄化载体(晶片、条带等)以形成低轮廓封装。可在背磨操作之前对经囊封载体结构进行半分割，使得所述背磨也用于单个化所得μSMD封装。在一些实施方案中，经由激光烧蚀在载体中形成腔及/或其它结构以接纳裸片。如从以下描述将明了，以组合方式使用若干种技术来提供可在不必需要高资本成本封装设备的情况下极经济地组装的封装。
首先，如图1A中所展示形成适合载体105。一股来说，可使用任何适合载体形成技术由多种多样的材料形成载体105。在所图解说明实施例中，载体105由塑料形成，但此并非严格的要求，且在替代实施例中，可使用包含硅晶片、铝载体等的其它适合载体结构。使用塑料载体的优点是，其可极廉价地形成且作为载体结构为有效的。当使用塑料载体105时，其可以任何适合方式形成且其可由包含各种环氧树脂的任何适合塑料材料形成。注意，使用环氧树脂型材料的优点为，可使用例如转移模制的极低资本成本模制技术来形成载体使得制作载体105的总摊余成本为极低的。当然，在其它实施例中，可使用包含注射模制、冲压等的多种其它可用工艺中的任一者来形成载体晶片。
安装于载体上的裸片121优选地具有促进到外部装置的电连接的若干个I/O衬垫122(通常称为接合衬垫)。隆起导电“凸块”123优选地形成于所述I/O衬垫上。如熟悉此项技术的人员将了解，存在若干种常规凸块形成技术，且因此，可以任何适合方式形成所述凸块。举例来说，可使用焊料凸块、线接合螺柱凸块、铜柱、无电镀镍凸块及/或任何其它适合凸块形成技术。虽然可使用多种适合裸片凸块形成技术，但注意，如图1B中所图解说明的经线接合螺柱凸块为特别具成本效益的，因为其可仅使用常规线接合机器来形成，所述机器为可容易在大部分封装工厂中获得的一件相对低资本成本的设备。通常，螺柱凸块123由金或铜接合线形成。然而，应了解，由其它适合材料形成的接合线可替代地用于形成螺柱凸块。在所图解说明实施例中，在将裸片安装于载体上之前，给所述裸片形成凸块。虽然此方法为优选的，但其并非严格的要求。
在已选择载体105及裸片121之后，使用常规裸片附接技术将裸片121安装于载体105上，从而产生在图1C中所见的结构。出于说明性目的，在图1C的图解性表示中，仅展示一对裸片121安装于载体105上。然而，应了解，在实际实施例中，通常将大数目的裸片121安装于载体105上。安装于任何载体/晶片上的裸片的实际数目将随着特定应用的需要而变化。然而，举例来说，在许多实施例中，可将数十、数百或数千个裸片安装于每一载体105上。载体105又可具有适合于与随后使用的封装设备一起使用的任何几何形状因子。举例来说，所述载体可具有实质上圆形几何形状或常规硅晶片的几何形状。或者，载体105可具有面板或条带的实质上矩形形式，或可呈现任何其它适合几何形状。
在已将裸片121附接到载体105之后，将裸片及其螺柱123作为一批“囊封”于载体上方，如图1D中所图解说明。可使用包含丝网印刷、模板印刷、模制、旋涂等的任何适合囊封技术用塑料囊封剂材料132来囊封裸片。虽然可使用任何适合囊封技术，但注意，丝网及模板印刷技术为特别具成本效益的且需要很少资本设备。囊封的结果为囊封剂载体结构130。可使用多种不同材料作为囊封剂材料132。然而，通常需要使囊封剂的性质(例如，热膨胀系数(CTE)及杨氏模数(E))适当地与载体及裸片匹配，使得在囊封之后经囊封载体结构不会翘曲(或过度翘曲)。一股来说，具有与载体105类似的CTE及E性质的囊封剂132往往有效，但此并非要求。确实，在一些实施例中，可使用相同类型的环氧树脂作为载体105及132两者，但通常需要具有不同填充物及/或其它特性。举例来说，可从日立化学有限公司(Hitachi Chemical Co.，Ltd.)购得的2950-L2为一种适合用作囊封材料的环氧树脂材料。
在已囊封裸片121之后，可研磨(或以其它方式薄化)所得囊封剂载体结构130的顶部表面以暴露螺柱凸块123的经暴露表面并使其平滑，如图1E中所图解说明。所述研磨还平面化囊封剂载体结构130的顶部表面。因此，螺柱凸块123形成穿过囊封剂132的互连件，且经平面化互连件123的经暴露表面133形成可在后续处理步骤中使用的良好触点。
在其中需要对裸片I/O衬垫进行再分布的实施例中，可在囊封剂层132的经平面化顶部表面133上方形成再分布/布线布置136，如图1F中所图解说明。可使用包含铜沉积及蚀刻等的任何适合再分布层形成技术来形成并图案化再分布/布线层136。再分布/布线布置136可采取如图1F中所图解说明的单个层的形式或可包含多个子层(未展示)。在已形成再分布层136之后，可在界定于再分布层中的适当I/O衬垫上形成焊料凸块138(或任何其它适合装置互连件)，如图1G中所展示。在所图解说明实施例中，展示扇出型的再分布(例如，焊料凸块及其相关联I/O衬垫相对于其相关联裸片接触衬垫横向向外位于所得封装中)。然而，在其它实施例中，可使用扇入或其它再分布图案。
虽然可使用任何再分布层形成技术，但相信导体印刷技术在此类型的应用中可为特别具成本效益的。在不需要再分布的实施例中，可给互连件123的平面经暴露表面133形成凸块或以其它方式将其直接用作所得封装的I/O衬垫。
在所图解说明实施例中，在再分布层136上方形成额外囊封剂层151以形成载体结构153，如图1H中所图解说明。触点囊封剂层151至少部分地嵌入形成封装的外部I/O触点的焊料凸块且用于为所得封装提供额外结构支撑。
可使用例如丝网印刷、旋涂、晶片模制等的任何适合技术在触点凸块141上方施加触点囊封剂层151。在已施加触点囊封剂层151之后，可视情况使用激光或视需要通过任何其它适合技术对载体结构153上的焊料凸块138进行修边。
触点囊封剂层的适当厚度将部分地取决于对形成外部I/O触点的焊料凸块的高度的设计要求。然而，在许多应用中，焊料凸块的所要高度可为相对大的以促进良好温度循环性能，此准许形成相对厚的触点囊封剂层。此特性有利地用于为所得封装提供结构支撑。由于触点囊封剂层促成对所得封装的结构支撑，因此可实质上薄化载体，此可显著地促成所得封装的总体厚度的减小。使用触点囊封剂层来促进超薄封装的形成的一些其它优点描述于2011年6月24日申请的第13/168,701号美国申请案中，所述申请案以引用的方式并入本文中。‘701申请案还描述用于形成触点囊封层的多种方法。
在已施加触点囊封剂层151之后，可对经模制载体结构进行半分割(图1I)及背磨(图1J)以既薄化又单个化封装，如‘701专利申请案中所描述。可通过传统排锯割、激光烧蚀或通过任何其它适合手段来形成单个化凹槽156。如‘701申请案中所描述，半分割的优点是，其准许通过背磨操作来方便地分离封装，只要单个化凹槽的深度足以确保所述背磨牺牲单个化凹槽下面的所有载体105即可。应了解，在背磨操作期间，带凸块经模制载体结构153的顶部表面154通常将紧固到可释放安装胶带。
注意，在所图解说明的实施例中，在背磨期间牺牲载体105的大部分(而非全部)。此产生被良好地保护免于光干扰的众多经完全囊封裸片。当然，在替代实施例中，可牺牲较多或全部的载体结构105以暴露裸片的背表面，且在需要时，背磨还可薄化裸片121及周围囊封剂层132以进一步使所得封装薄化。
应了解，可使用低成本制作设备及/或往往在许多封装工厂现成可用的设备来完成所描述的工艺。此促进形成以比当前可能的低得多的成本完全囊封裸片且对裸片I/O衬垫进行再分布的μSMD封装。举例来说，据估计，在中等制作水平上，用以形成环氧树脂载体105的转移模制、用以形成螺柱凸块互连件123的线接合、作为囊封技术的丝网印刷及低成本再分布层形成技术的使用可实质上减少封装的总的每晶片(载体)摊余成本。
还应了解，所描述方法不需要形成专门化模具或使用实施起来可能具有长的提前时间的处理步骤，因此也可极快地完成原型设计及制作。
在图2的实施例中，所得封装160包含安装于塑料基底105上的裸片，裸片121上面具有众多接合衬垫122。经线接合螺柱凸块123附接到相关联接合衬垫122。塑料囊封剂材料132覆盖裸片121且与塑料基底105协作以围封所述裸片，使得裸片121的任何部分均不暴露于环境光。螺柱凸块123的顶部表面为平滑的且实质上与塑料囊封剂材料132的顶部表面平行。导电再分布层136形成于塑料囊封剂材料132上方。再分布层136包含多个迹线及焊料衬垫。所述迹线将相关联螺柱凸块123电连接到相关联焊料衬垫，且所述焊料衬垫中的至少一些焊料衬垫相对于其相关联螺柱凸块横向偏移。焊料凸块138附接到再分布层中的相关联焊料衬垫。触点囊封剂层151覆盖导电再分布层且至少部分地嵌入焊料凸块138以为所得封装提供额外机械支撑。基底105的厚度可广泛变化，但在一些μSMD封装应用中，基底的厚度可小于裸片121的厚度且小于触点囊封层151的厚度。
接下来参考图3，将描述第二实施例。此实施例利用极类似于上文关于图1所描述的工艺的封装工艺，只不过在载体305中形成若干个裸片凹部307，如在图3B中所见。裸片凹部307经布置以接纳裸片121，如图3C中所图解说明。在此实施例中，在将裸片121放置到凹部中时，并非一定使用常规裸片附接技术将其附接到载体。而是，所述裸片可在不一定附接到载体的情况下使用取放设备被插入到凹部307中。所述凹部将裸片固持于适当位置中且用于相对于载体适当地固定裸片的位置以用于图3D中所图解说明的后续裸片囊封。当将裸片囊封于载体上方时，囊封剂材料132中的一些囊封剂材料填充凹部307中围绕裸片121(即，在其侧面)的任何空隙以借此将裸片锁定到适当位置中。
与第一个所描述的实施例一样，载体305优选地由低成本塑料形成。可以任何适合方式形成所述凹部。然而，在优选方法中，通过激光烧蚀来形成所述凹部。激光烧蚀的优点中的一些优点为：(1)塑料极容易经烧蚀使得可相对容易地形成凹部；(2)激光烧蚀设备为相对低成本资本设备；(3)不需要专门化的模具，然而如果作为注射模制工艺的部分而形成凹部，那么将需要所述专门化的模具；(4)不需要专门化的蚀刻设备或化学品，然而如果通过常规蚀刻技术形成凹部，那么将需要所述蚀刻设备或化学品；及(5)在需要时，可容易地在载体上与凹部并行地制作其它标记或特征(例如，基准等)。
凹部307相对于其可接纳的裸片的实际大小也可变化。在一些实施方案中，所述凹部具有仅仅稍大于其可接纳的裸片的占用面积的占用面积。甚至在相对微小的公差的情况下，常规取放设备也可容易地将裸片放置于其附属凹部中，且所述凹部在处置及囊封期间适当地约束裸片的移动以固定裸片的位置以用于后续处理。在其它实施例中，所述凹部可显著大于裸片且可通过简单地使载体倾斜及振动或摇动使得裸片自然地落到其相关联凹部的参考拐角而将裸片恰当地定位于其相应凹部中。一旦经定位及囊封，囊封剂层132便将裸片固持于适当位置中。此方法的潜在优点为，其允许使用甚至较不精确的取放设备。在又一些实施例中，当针对载体305使用相对顺应性材料时，所述裸片可稍大于凹部307，使得必须一定将裸片推动到适当位置中。借助此方法，通过载体本身将裸片较牢固地固持于适当位置中。
在已将裸片121放置于凹部307中之后，可用塑料囊封剂材料132囊封所述裸片，如上文关于第一实施例所描述且如图3D中所图解说明。如先前所提及，当在裸片与其相关联凹部之间存在间隙时，囊封剂材料132中的一些囊封剂材料填充凹部307中围绕裸片121(即，在其侧面)的任何空隙。当固化或硬化时，囊封剂材料(举例来说，其可为环氧树脂型材料)将裸片锁定到适当位置中。如熟悉用于半导体封装中的囊封剂材料的人员将了解，许多囊封并入有填充物材料。由于凹部307中的间隙及空隙可为相当窄的且通常需要用囊封剂填充空隙，因此可需要利用具有较小直径的填充物或根据不具有填充物的囊封剂。
在已沉积囊封剂层132之后，可以类似于先前所描述的实施例方式处理经囊封载体结构330，从而产生如图3E中所图解说明的经单个化集成电路封装360。
在图1-3中所图解说明的实施例中，裸片被完全囊封且裸片上的触点中的至少一些触点经由再分布层136再分布。然而，在一些实施例中，不需要提供触点的再分布。在此类实施例中，可甚至进一步简化封装工艺。举例来说，在一些实施例中，焊料凸块可直接形成于接合衬垫或经暴露螺柱凸块上。接下来将参考图4A-4D描述用于形成经完全囊封微型表面安装装置的一个此种工艺。在此实施例中形成的封装包含不相对于其下伏裸片再分布的焊料凸块438。
首先，使用任何适合裸片附接技术将众多带焊料凸块裸片421安装于塑料载体405上，如图4A中所图解说明。在裸片421上方施加触点囊封层451，如图4B中所图解说明。如在先前所描述实施例中，可使用包含丝网印刷、旋涂、模制等的任何适合技术来施加触点囊封层451。可接着视情况使用激光或通过任何其它适合技术对触点囊封载体结构453上的焊料凸块438进行修边。
在已施加触点囊封剂451之后，可对载体结构进行半分割，如图4C中所展示。再一次，单个化凹槽456优选地经切割以在裸片421下方延伸使得其延伸到载体405中。在已切割凹槽456之后，可通过背磨或其它适合技术薄化载体405的背表面以既薄化又单个化所得封装，如图4D中所图解说明。在所图解说明的环境中，对载体405的背磨实质上薄化但并不消除载体405。因此，所得封装460中的裸片421被完全囊封。也就是说，所述裸片由载体405的剩余部分与触点囊封剂材料451的组合完全环绕。
在图4A-4D中所图解说明的实施例中，裸片421安装于载体405的平坦表面上。然而，在替代实施例中，所述载体可包含如图5A中所展示的裸片腔，其类似于在图3中所使用的载体。在此实施例中，裸片521放置于在载体505中形成的裸片腔506中，如图5B中所展示。再次，可使用任何适合机制(举例来说，激光烧蚀)来形成裸片腔506。在裸片521上方施加触点囊封层551，如图5C中所图解说明。如在先前所描实施例中，可使用包含丝网印刷、旋涂、模制等的任何适合技术来施加触点囊封层551。可接着视情况使用激光或通过任何其它适合技术对触点囊封载体结构553上的焊料凸块538进行修边。此后，可如图5D中所展示对载体结构进行半分割，且可通过背磨或其它适合技术对载体505的背表面进行薄化以既薄化又单个化所得封装，如图5E中所图解说明。
虽然已详细地描述本发明的仅几个实施例，但应了解，可以许多其它形式实施本发明，此并不背离本发明的范围。数个极低成本组件及步骤(例如，塑料载体、丝网印刷、接合线互连件、研磨、激光烧蚀等的使用)协作以提供用以形成μSMD封装的极低成本方法。虽然所描述的组合非常有效，但应了解，在一些情况中，工厂可具有特定的现成设备，此使得用其它已知工艺替代所描述步骤中的一或多者较适当及/或具成本效益。因此，预期可修改所描述的工艺以利用此类可用的资源。因此，所描述实施例应视为说明性而非限制性，且本发明不应限于本文中所给出的细节而是可在所附权利要求书的范围及等效内容内加以修改。

Claims (15)

1.一种封装集成电路的方法：
将众多裸片安装于塑料载体上，其中所述裸片中的每一者包含具有紧固到其的经线接合触点螺柱的多个I/O衬垫；
用囊封剂材料覆盖所述裸片以形成囊封剂载体结构，其中所述囊封剂材料是通过丝网印刷及模板印刷中的一者施加的；
研磨所述囊封剂的第一表面及所述触点螺柱使得所述触点螺柱的经暴露部分为平滑的且实质上与所述囊封剂的所述第一表面共面；
在所述囊封剂载体结构上方形成导电再分布结构，其中所述触点螺柱中的至少一些触点螺柱与所述导电再分布结构电连通，所述导电再分布结构包含多个焊料衬垫，所述焊料衬垫中的每一者电连接到相关联触点螺柱，其中所述焊料衬垫中的至少一些焊料衬垫具有相对于其相关联触点螺柱的中心偏移的中心；
在所述焊料衬垫上形成焊料凸块；以及
在所述囊封剂载体结构上方施加第二囊封剂层，所述第二囊封剂层嵌入所述触点凸块的至少部分且覆盖所述再分布结构。
2.根据权利要求1所述的方法，其进一步包括：
在研磨所述载体的背表面之前，切割单个化凹槽，所述单个化凹槽从所述第二囊封剂层的经暴露顶部表面延伸到所述载体中；以及
在形成所述单个化凹槽之后，研磨所述载体的背表面以薄化但不完全牺牲所述载体，使得在所述背磨之后，每一裸片由所述载体及所述囊封剂材料的相关联部分环绕使得所述裸片的任何部分均不暴露于环境光，且其中所述载体的所述背表面的所述研磨牺牲足够的所述载体以暴露所述单个化凹槽，借此完成对所述囊封剂载体结构的单个化以形成众多个别封装。
3.根据权利要求1所述的方法，其进一步包括在施加所述第二囊封剂之后，对所述焊料凸块的部分进行激光修边。
4.根据权利要求1所述的方法，其中通过转移模制形成所述载体。
5.根据权利要求1所述的方法，其中通过丝网印刷施加所述第二囊封剂层。
6.一种封装集成电路的方法：
将众多裸片安装于载体上，其中所述裸片中的每一者包含具有紧固到其的经线接合触点螺柱的多个I/O衬垫；
用囊封剂材料覆盖所述裸片及所述触点螺柱的至少部分以形成囊封剂载体结构；以及
研磨所述囊封剂的第一表面及所述触点螺柱，使得所述触点螺柱的经暴露部分为平滑的且实质上与所述囊封剂共面。
7.根据权利要求6所述的方法，其中通过丝网印刷及模板印刷中的一者施加所述囊封剂材料。
8.根据权利要求6所述的方法，其进一步包括：
在所述囊封剂载体结构上方形成导电再分布结构，其中所述触点螺柱中的至少一些触点螺柱与所述导电再分布结构电连通，所述导电再分布结构包含多个焊料衬垫，所述焊料衬垫中的每一者电连接到相关联触点螺柱，其中所述焊料衬垫中的至少一些焊料衬垫具有相对于其相关联触点螺柱的中心偏移的中心；以及
在所述焊料衬垫上形成焊料凸块。
9.根据权利要求8所述的方法，其进一步包括在所述囊封剂载体结构上方施加第二囊封剂，所述第二囊封剂嵌入所述焊料凸块的至少部分且覆盖所述再分布结构。
10.根据权利要求9所述的方法，其进一步包括在所述第二囊封剂的所述施加之后，研磨所述载体的背表面以薄化但不完全牺牲所述载体，使得在所述背磨之后，每一裸片由所述载体及所述囊封剂材料的相关联部分环绕使得所述裸片的任何部分均不暴露于环境光。
11.根据权利要求10所述的方法，其进一步包括切割单个化凹槽，所述单个化凹槽从所述囊封剂载体结构的顶部表面延伸到所述载体中，其中在所述第二囊封剂的所述施加之后且在所述载体的所述背表面的所述研磨之前切割所述单个化凹槽，且其中所述载体的所述背表面的所述研磨牺牲足够的所述载体以暴露所述单个化凹槽，借此完成对所述囊封剂载体结构的单个化以形成众多个别封装。
12.根据权利要求6所述的方法，其进一步包括研磨所述载体的背表面以薄化但不完全牺牲所述载体，使得在所述背磨之后，每一裸片由所述载体及所述囊封剂材料的相关联部分环绕使得所述裸片的任何部分均不暴露于环境光。
13.根据权利要求12所述的方法，其进一步包括在所述载体的所述背表面的所述研磨之前切割单个化凹槽，所述单个化凹槽从所述囊封剂载体结构的顶部表面延伸到所述载体中，且其中所述载体的所述背表面的所述研磨牺牲足够的所述载体以暴露所述单个化凹槽，借此完成对所述囊封剂载体结构的单个化以形成众多个别封装。
14.根据权利要求6所述的方法，其中所述载体是由塑料形成。
15.一种微型表面安装集成电路封装，其包括：
塑料基底；
裸片，其安装于所述塑料基底上，所述裸片上面具有众多接合衬垫；
众多经线接合螺柱凸块，每一螺柱凸块附接到相关联接合衬垫；
塑料囊封剂材料，其覆盖所述裸片且与所述塑料基底协作以围封所述裸片使得所述裸片的任何部分均不暴露于环境光，其中所述螺柱凸块的顶部表面为平滑的且实质上与所述塑料囊封剂材料的顶部表面平行；
导电再分布层，其形成于所述塑料囊封剂材料上方，所述再分布层包含多个焊料衬垫，其中所述再分布层包含将相关联螺柱凸块电连接到相关联焊料衬垫的迹线，且其中所述焊料衬垫中的至少一些焊料衬垫相对于其相关联螺柱凸块横向偏移；
众多焊料触点，每一焊料触点电连接到相关联焊料衬垫；以及
触点囊封剂层，其覆盖所述导电再分布层，其中所述焊料触点至少部分地嵌入于所述触点囊封剂层中。
CN201280054601.XA 2011-11-22 2012-11-21 微型表面安装装置封装 Active CN103918074B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/303,053 US8450151B1 (en) 2011-11-22 2011-11-22 Micro surface mount device packaging
US13/303,053 2011-11-22
PCT/US2012/066272 WO2013078323A1 (en) 2011-11-22 2012-11-21 Micro surface mount device packaging

Publications (2)

Publication Number Publication Date
CN103918074A true CN103918074A (zh) 2014-07-09
CN103918074B CN103918074B (zh) 2017-06-09

Family

ID=48426012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280054601.XA Active CN103918074B (zh) 2011-11-22 2012-11-21 微型表面安装装置封装

Country Status (4)

Country Link
US (1) US8450151B1 (zh)
JP (1) JP6576038B2 (zh)
CN (1) CN103918074B (zh)
WO (1) WO2013078323A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158773A (zh) * 2014-11-07 2016-11-23 日月光半导体制造股份有限公司 具有嵌入组件的半导体封装及其制造方法
CN106601628A (zh) * 2016-12-30 2017-04-26 通富微电子股份有限公司 一种芯片的封装方法及芯片封装结构
US10079156B2 (en) 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
CN108695169A (zh) * 2017-04-12 2018-10-23 恩智浦有限公司 制作多个封装半导体器件的方法
CN110178209A (zh) * 2017-01-17 2019-08-27 Nepes 株式会社 半导体封装件的制造方法
CN113064333A (zh) * 2021-03-19 2021-07-02 北京智创芯源科技有限公司 一种微小晶片的光刻方法、晶片载片及光刻工装

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101970291B1 (ko) * 2012-08-03 2019-04-18 삼성전자주식회사 반도체 패키지의 제조 방법
US8963336B2 (en) 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same
US9269675B2 (en) * 2013-10-18 2016-02-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9390993B2 (en) * 2014-08-15 2016-07-12 Broadcom Corporation Semiconductor border protection sealant
WO2018135705A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지의 제조 방법
WO2018135708A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지의 제조 방법
WO2018135707A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지 제조용 트레이
WO2018135706A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지의 제조 방법
US11488931B2 (en) 2018-02-23 2022-11-01 Chengdu Eswin Sip Technology Co., Ltd. Encapsulated fan-in semiconductor package with heat spreader and method of manufacturing the same
WO2020170002A1 (en) * 2019-02-23 2020-08-27 Chengdu Eswin Sip Technology Co., Ltd. Encapsulated fan-in semiconductor package with heat spreader and method of manufacturing the same
US10541220B1 (en) 2018-08-02 2020-01-21 Texas Instruments Incorporated Printed repassivation for wafer chip scale packaging
US11183460B2 (en) 2018-09-17 2021-11-23 Texas Instruments Incorporated Embedded die packaging with integrated ceramic substrate
US10650957B1 (en) 2018-10-31 2020-05-12 Texas Instruments Incorporated Additive deposition low temperature curable magnetic interconnecting layer for power components integration
US11031332B2 (en) 2019-01-31 2021-06-08 Texas Instruments Incorporated Package panel processing with integrated ceramic isolation
US10879155B2 (en) 2019-05-09 2020-12-29 Texas Instruments Incorporated Electronic device with double-sided cooling
KR102635853B1 (ko) * 2020-04-29 2024-02-13 주식회사 네패스라웨 반도체 패키지 및 이의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020004288A1 (en) * 2000-04-28 2002-01-10 Kazuo Nishiyama Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
US20050181540A1 (en) * 2002-03-06 2005-08-18 Farnworth Warren M. Semiconductor component and system having thinned, encapsulated dice
US20060273451A1 (en) * 2005-06-01 2006-12-07 Tdk Corporation Semiconductor IC and its manufacturing method, and module with embedded semiconductor IC and its manufacturing method
CN101924039A (zh) * 2009-06-15 2010-12-22 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2738568B2 (ja) * 1989-09-06 1998-04-08 新光電気工業株式会社 半導体チップモジュール
US5384691A (en) 1993-01-08 1995-01-24 General Electric Company High density interconnect multi-chip modules including embedded distributed power supply elements
US6054772A (en) 1998-04-29 2000-04-25 National Semiconductor Corporation Chip sized package
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
JP2003298005A (ja) * 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2003297977A (ja) * 2002-03-28 2003-10-17 Sanyu Rec Co Ltd 電子部品の製造方法
US6803303B1 (en) * 2002-07-11 2004-10-12 Micron Technology, Inc. Method of fabricating semiconductor component having encapsulated, bonded, interconnect contacts
US6936929B1 (en) 2003-03-17 2005-08-30 National Semiconductor Corporation Multichip packages with exposed dice
US8030138B1 (en) 2006-07-10 2011-10-04 National Semiconductor Corporation Methods and systems of packaging integrated circuits
JP2008300560A (ja) * 2007-05-30 2008-12-11 Sony Corp 半導体装置及びその製造方法
US8018050B2 (en) 2007-11-01 2011-09-13 National Semiconductor Corporation Integrated circuit package with integrated heat sink
US7749809B2 (en) 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US20090212428A1 (en) * 2008-02-22 2009-08-27 Advanced Chip Engineering Technology Inc. Re-distribution conductive line structure and the method of forming the same
JP5075890B2 (ja) 2008-09-03 2012-11-21 株式会社東芝 半導体装置及び半導体装置の製造方法
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020004288A1 (en) * 2000-04-28 2002-01-10 Kazuo Nishiyama Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
US20050181540A1 (en) * 2002-03-06 2005-08-18 Farnworth Warren M. Semiconductor component and system having thinned, encapsulated dice
US20060273451A1 (en) * 2005-06-01 2006-12-07 Tdk Corporation Semiconductor IC and its manufacturing method, and module with embedded semiconductor IC and its manufacturing method
CN101924039A (zh) * 2009-06-15 2010-12-22 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158773A (zh) * 2014-11-07 2016-11-23 日月光半导体制造股份有限公司 具有嵌入组件的半导体封装及其制造方法
US10079156B2 (en) 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
CN106158773B (zh) * 2014-11-07 2018-12-14 日月光半导体制造股份有限公司 具有嵌入组件的半导体封装及其制造方法
CN106601628A (zh) * 2016-12-30 2017-04-26 通富微电子股份有限公司 一种芯片的封装方法及芯片封装结构
CN110178209A (zh) * 2017-01-17 2019-08-27 Nepes 株式会社 半导体封装件的制造方法
CN108695169A (zh) * 2017-04-12 2018-10-23 恩智浦有限公司 制作多个封装半导体器件的方法
CN108695169B (zh) * 2017-04-12 2023-10-03 恩智浦有限公司 制作多个封装半导体器件的方法
CN113064333A (zh) * 2021-03-19 2021-07-02 北京智创芯源科技有限公司 一种微小晶片的光刻方法、晶片载片及光刻工装

Also Published As

Publication number Publication date
US8450151B1 (en) 2013-05-28
WO2013078323A1 (en) 2013-05-30
CN103918074B (zh) 2017-06-09
US20130127043A1 (en) 2013-05-23
JP6576038B2 (ja) 2019-09-18
JP2015504608A (ja) 2015-02-12

Similar Documents

Publication Publication Date Title
CN103918074A (zh) 微型表面安装装置封装
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
CN103915414B (zh) 倒装芯片晶片级封装及其方法
CN104377171B (zh) 具有中介层的封装件及其形成方法
CN104253105B (zh) 半导体器件和形成低廓形3d扇出封装的方法
KR100298563B1 (ko) 반도체패키지및그형성방법
US10049950B2 (en) Multi-layer substrate for semiconductor packaging
CN103426835B (zh) 控制半导体封装中的翘曲的半导体器件和方法
CN104716103B (zh) 具有间隙的底部填充图案
CN106328619A (zh) 3d封装件结构及其形成方法
CN101794716B (zh) 半导体装置及其制造方法
CN102969252A (zh) 利用具有附接的信号管道的引线框架的具有包封前穿通通孔形成的半导体装置封装
CN104113808A (zh) 麦克风模块及其制造方法
CN103972170A (zh) 半导体器件及其生产方法
US20130127044A1 (en) Micro surface mount device packaging
US8779573B2 (en) Semiconductor package having a silicon reinforcing member embedded in resin
US11735435B2 (en) Quad flat no lead package and method of making
CN103367174A (zh) 制造半导体器件的方法以及半导体器件
KR20100061469A (ko) 복수의 칩의 제조 방법 및 이에 상응하게 제조된 칩
KR102422242B1 (ko) 웨이퍼 레벨 팬-아웃 패키지 및 그 제조 방법
CN103325746B (zh) 半导体封装及其形成方法
CN100590823C (zh) 晶粒重新配置的封装结构中使用对准标志的制作方法
JP2018508984A (ja) 複数のオプトエレクトロニクス半導体素子を製造する方法およびオプトエレクトロニクス半導体素子
US20170178993A1 (en) Electronic component and methods of manufacturing the same
US8853058B2 (en) Method of making surface mount stacked semiconductor devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant