JP5075890B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5075890B2
JP5075890B2 JP2009201415A JP2009201415A JP5075890B2 JP 5075890 B2 JP5075890 B2 JP 5075890B2 JP 2009201415 A JP2009201415 A JP 2009201415A JP 2009201415 A JP2009201415 A JP 2009201415A JP 5075890 B2 JP5075890 B2 JP 5075890B2
Authority
JP
Japan
Prior art keywords
electrode
resist
wafer
sealing material
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009201415A
Other languages
English (en)
Other versions
JP2010087490A (ja
Inventor
啓 東條
智之 木谷
和人 樋口
昌子 大石
知洋 井口
秀夫 西内
恭子 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009201415A priority Critical patent/JP5075890B2/ja
Priority to US12/553,452 priority patent/US8008773B2/en
Publication of JP2010087490A publication Critical patent/JP2010087490A/ja
Priority to US13/188,124 priority patent/US8378479B2/en
Application granted granted Critical
Publication of JP5075890B2 publication Critical patent/JP5075890B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体チップを組み込んだ半導体装置及び半導体装置の製造方法に関する。
従来半導体装置は、以下の特許文献１に示されるように半導体チップと外部電極との間の電気的接続をボンディングワイヤを使用して行っていた。例えば、ワイヤボンディングを使用した半導体装置を簡易に示す図２５を用いて説明すると、半導体装置１０００は、その表面と裏面の両面にそれぞれ表面側電極１００１ａと裏面側電極１００１ｂとを有する半導体チップ１００１を備えている。この半導体チップ１００１は、その裏面側電極１００１ｂと図示しない導電性部材を介して外部電極１００２が接続されるとともに、半導体チップ１００１の表面側電極１００１ａは外部電極１００３との間をボンディングワイヤ１００４によって接続されている。この半導体装置１０００は、封止樹脂１００５によって気密に封止されている。半導体装置１０００は、基板１００６に設けられた配線パッド１００７と外部電極１００２及び１００３とが図示しない導電性部材を介して接続されることで電気的に接続されている。
また、その他の小型電子部品の形態としては、例えば、図２６に示すような形態も挙げることができる。この半導体装置１０１０は、積層コンデンサ１０１１とその両端に接続された一対の外部電極１０１２，１０１２から構成されている。この外部電極１０１２，１０１２は積層コンデンサ１０１１と接続されている面を除く５つの面がそれぞれ電極となっている。そして基板１０１３上に設けられた配線パッド１０１４上に外部電極１０１２，１０１２が載置され、図２６に示すように配線パッド１０１４から外部電極１０１２，１０１２にかけてはんだ１０１５が盛られ、これにより基板１０１３と半導体装置１０１０とは電気的に接続される。
特開２００６−８８０７０号公報
しかしながら、上述した特許文献１に開示された構成をもつボンディングワイヤを使用した半導体装置の場合、次のような問題点がある。
すなわち、携帯電話等、電子機器の普及に伴って、例えば、電子部品の電気特性の向上等が求められているが、このボンディングワイヤを使用した半導体装置では、ボンディングワイヤの部分で電気抵抗値が増加してしまうため電気特性の向上を図ることは難しい。また、図２５にも示されているように、半導体チップ１００１の表面側電極１００１ａから外部電極１００３への接続は１対１であり、個々に接続を行うことになるため製造工程の削減及び製造時間の短縮を図ることができず、結果として生産性の向上を図れない。
また、仮に図２６に示すような積層コンデンサ内に半導体チップを封止した構造の場合、ボンディングワイヤを使用しない分ボンディングワイヤを使用した半導体装置１０００に比べて電気特性の向上は図れるものの、半導体チップの封止時に内部の素子が壊れてしまうといった問題が生じうる。すなわち、図２６に示す積層コンデンサ１０１１は、硬い絶縁物質層を積層して素子（導体）を挟み込み熱圧着を行って製造するが、半導体チップを実装する場合は、半導体チップにかかる負荷によって半導体チップに損傷を与える場合があり、製造の歩留まりが悪くなってしまう。半導体チップとその半導体チップを挟む部材との間で信頼性試験や落下による衝撃によって接着界面の剥離が生ずる可能性もあり、このことも製造の歩留まりを悪くする一因となり得る。
さらに図２６に示した半導体装置１０１０の製造方法の一例として次の方法が採用される場合がある。すなわち、まず一定の間隔（ストリート部）を設けて再配列した半導体チップを樹脂封止した後、この樹脂に半導体チップの表裏に形成された電極と外部電極１０１２とを接続するための孔をレーザー加工によって設け、めっき処理により外部電極１０１２を形成する。このレーザー加工工程では、レーザーから印加されるエネルギー（主に熱エネルギー）が半導体チップの表裏に形成された電極上に設けられている保護膜（例えば、ニッケル（Ｎｉ）／金（Ａｕ）等の金属膜）を除去してしまう可能性があり、電極にとって決して良い状態ではない。保護膜自体を厚くすることも考えられるが、余計な多くの材料を必要としてしまう。また、半導体チップに形成された電極の全てに対して個々に孔を設ける必要から、レーザー加工工程は多くの時間を必要とする。
また、半導体チップの片面を樹脂封止すると、樹脂封止の工程においては封止樹脂を加熱して硬化させた後に常温まで降温させる流れを経ることから、ワーク（ウェハ及び封止樹脂）に反りが生じてしまう可能性もある。
本発明は上記課題を解決するためになされたものであり、本発明の目的は、ボンディングワイヤを使用しない構造を備えることで電気特性を向上させつつ高い信頼性を確保し、レーザー加工工程をなくし製造時間の短縮を進めて生産性の向上を図ることの可能な半導体装置及び半導体装置の製造方法を提供することである。
本発明の実施の形態に係る第１の特徴は、第１の表面に半導体素子の第１の電極が配設され、第１の表面と対向する第２の表面に半導体素子の第２の電極が配設された半導体チップと、第１の電極及び第２の電極の領域のみを露出させその他の半導体チップ表面を封止する封止材と、第１の電極または第２の電極と接続され、第１の表面または第２の表面からの厚みが封止材の厚みと同一である内部電極と、内部電極と接続されるとともに、封止材上にも形成された少なくとも半導体チップ幅よりも幅の広い外部電極と、外部電極の内部電極と接続される面を除く５つの面を覆うめっき膜とを備える半導体装置であって、第１の電極と内部電極との間、第２の電極と内部電極との間、内部電極と外部電極との間にはシード層が介在されていることにある。
本発明の実施の形態に係る第２の特徴は、半導体装置の製造方法において、素子電極を形成したウェハ（以下、単にウェハ）の一方の面に第１のシード層を形成する工程と、ウェハの一方の面に第１のレジストを貼付する工程と、第１のレジスト上にウェハの一方の面に形成された第１の電極が露出する位置に開口部が設けられるように位置合わせされるマスクを搭載する工程と、マスク外から第１のレジストに向けて露光し、さらに現像を行うことで、第１のレジストに第１の孔を形成する工程と、第１のレジスト上からめっき処理を行い、第１の孔にめっきを充填し第１の内部電極を形成する第１のめっき処理工程と、ウェハから第１のレジストを剥離する工程と、ウェハから第１のシード層をエッチングにより除去する工程と、ウェハ上の隣接する第１の内部電極間をダイサーによって所定の位置まで切断する工程と、ダイサーによって切断され形成された溝を充填し、第１の内部電極上まで第１の封止材にて封止する工程と、第１の内部電極が露出するように第１の封止材を研削する工程と、ウェハの他方の面を所望の半導体チップの厚みとなるまで研削し、素子を形成したウェハを個々の半導体チップに分割する工程と、ウェハの研削されて現われた面に第２のシード層を形成する工程と、第２のシード層上に第２のレジストを貼付する工程と、第２のレジスト上にマスクを搭載する工程と、マスク外から第２のレジストに向けて露光し、さらに現像を行うことで、第２のレジストに第２の孔を形成する工程と、第２のレジスト上からめっき処理を行い、第２の孔にめっきを充填し第２の内部電極を形成する第２のめっき処理工程と、ウェハから第２のレジストを剥離する工程と、ウェハから第２のシード層をエッチングにより除去する工程と、第２の内部電極上を覆うように第２の封止材にて封止する工程と、第２の内部電極が露出するように第２の封止材を研削する工程と、第１の内部電極及び第１の封止材上に第３のシード層を形成する工程と、第３のシード層上に第３のレジストを貼付する工程と、第３のレジスト上にマスクを搭載する工程と、マスク外から第３のレジストに向けて露光し、さらに現像を行うことで、第３のレジストに第３の孔を形成する工程と、第３のレジスト上からめっき処理を行い、第３の孔にめっきを充填し第１の外部電極を形成する第３のめっき処理工程と、第２の内部電極及び第２の封止材上に第４のシード層を形成する工程と、第４のシード層上に第４のレジストを貼付する工程と、第４のレジスト上にマスクを搭載する工程と、マスク外から第４のレジストに向けて露光し、さらに現像を行うことで、第４のレジストに第４の孔を形成する工程と、第４のレジスト上からめっき処理を行い、第４の孔にめっきを充填し第２の外部電極を形成する第４のめっき処理工程と、第１の封止材及び第２の封止材から第３のレジスト及び第４のレジストを剥離する工程と、第３のシード層及び第４のシード層をエッチングにより除去する工程と、隣接する第１の外部電極及び第２の外部電極の間をダイサーによって切断して個々の半導体装置へと個片化する工程と、個片化された半導体装置の第１の外部電極の５面及び第２の外部電極の５面に対してめっき処理を行う第５のめっき処理工程とを備える。
本発明の実施の形態に係る第３の特徴は、第１の表面に半導体素子の第１の電極が配設され、第１の表面と対向する第２の表面に半導体素子の第２の電極が配設された半導体チップと、第１の電極及び第２の表面の領域のみを露出させその他の半導体チップ表面を封止する封止材と、第１の電極と接続され、第１の表面からの厚みが封止材の厚みと同一である内部電極と、内部電極と接続されるとともに、封止材上にも形成され、少なくとも半導体チップ幅よりも幅の広い第１の外部電極と、第２の電極を含む第２の表面に接続されるとともに、封止材上にも形成され、少なくとも半導体チップ幅よりも幅の広い第２の外部電極と、第１の外部電極の内部電極と接続される面を除く５つの面を覆う第１の外装めっき膜と、第２の外部電極の第２の電極と接続される面を除く５つの面を覆う第２の外装めっき膜と、を備える半導体装置であって、前記第１の電極と前記内部電極との間、前記内部電極と前記第１の外部電極との間、前記第２の電極と前記第２の外部電極との間にはシード層が介在されていることにある。
本発明の実施の形態に係る第４の特徴は、半導体装置の製造方法において、素子電極を形成したウェハ（以下、単にウェハ）の一方の面に第１のシード層を形成する工程と、ウェハの一方の面に第１のレジストを貼付する工程と、第１のレジスト上にウェハの一方の面に形成された第１の電極が露出する位置に開口部が設けられるように位置合わせされるマスクを搭載する工程と、マスク外から第１のレジストに向けて露光し、さらに現像を行うことで、第１のレジストに第１の孔を形成する工程と、第１のレジスト上からめっき処理を行い、第１の孔にめっきを充填し第１の内部電極を形成する第１のめっき処理工程と、ウェハから第１のレジストを剥離する工程と、ウェハから第１のシード層をエッチングにより除去する工程と、ウェハ上の隣接する内部電極間をダイサーによって所定の位置まで切断する工程と、ダイサーによって切断され形成された溝を充填し、内部電極上まで封止材にて封止する工程と、内部電極が露出するように前記封止材を研削する工程と、ウェハの他方の面を所望の半導体チップの厚みとなるまで研削し、素子を形成したウェハを個々の半導体チップに分割する工程と、内部電極および封止材上に第２のシード層を形成する工程と、第２のシード層上に第２のレジストを貼付する工程と、第２のレジスト上に、内部電極が露出し、その中心が一致するような開口部が設けられるように位置合わせされるマスクを搭載する工程と、マスク外から第２のレジストに向けて露光し、さらに現像を行うことで、第２のレジストに第２の孔を形成する工程と、第２のレジスト上からめっき処理を行い、第２の孔にめっきを充填し第１の外部電極を形成する第２のめっき処理工程と、第２の電極および封止材上に第３のシード層を形成する工程と、第３のシード層上に第３のレジストを貼付する工程と、第３のレジスト上に、第２の電極が露出し、その中心が一致するような開口部が設けられるように位置合わせされるマスクを搭載する工程と、マスク外から第３のレジストに向けて露光し、さらに現像を行うことで、第３のレジストに第３の孔を形成する工程と、第３のレジスト上からめっき処理を行い、第３の孔にめっきを充填し第２の外部電極を形成する第３のめっき処理工程と、封止材から第２のレジスト及び第３のレジストを剥離する工程と、第２のシード層及び第３のシード層をエッチングにより除去する工程と、隣接する第１の外部電極及び第２の外部電極の間をダイサーによって切断して個々の半導体装置へと個片化する工程と、個片化された半導体装置の第１の外部電極の５面及び第２の外部電極の５面に対してめっき処理を行う第４のめっき処理工程とを備える。
本発明によれば、ボンディングワイヤを使用しない構造を備えることで電気特性を向上させつつ高い信頼性を確保し、レーザー加工工程をなくし製造時間の短縮を進めて生産性の向上を図ることの可能な半導体装置及び半導体装置の製造方法を提供することができる。
本発明の第１の実施の形態に係る半導体装置の全体を示す全体図である。 図１に示す半導体装置をＡ−Ａ線で切断して示した断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第２の実施の形態に係る半導体装置の全体を示す全体図である。 図１６に示す半導体装置をＢ−Ｂ線で切断して示した断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 従来の半導体装置を説明する断面図である。 従来の半導体装置を説明する断面図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置１の全体は、図１に示すような略直方体の形状をしている。半導体装置１には一対の外部電極５，５が設けられている。半導体装置１にはこれら一対の外部電極５，５に挟まれるように封止材３によって封止されている領域が設けられている。この封止材３は、半導体装置１の内部に設けられている半導体チップ２（図１では図示せず）を封止している。一対の外部電極５，５にはそれぞれめっき処理が施され、外部電極５が封止材３と接する面以外の５面が（外装）めっき膜６に覆われ、５面電極を形成している（図１では（外装）めっき膜６を表わしていない）。
後述するように、封止材３の色は任意に変更可能であり、半導体チップ２を封止するにあたって色の異なる少なくとも２色以上の封止材３を用いることで、半導体装置１の極性を表示させることも可能となる。なお、この半導体装置１は、上述した図２６に示すような態様で用いられる。
図２は、図１に示す半導体装置１をＡ−Ａ線で切断した状態を示す断面図である。半導体チップ２は、略立方体形状をしており、後述する電極が配設される２つの面を除く４面が半導体装置１の長手方向と平行となるように配置されている。半導体チップ２は、第１の表面２ａに半導体素子の第１の電極２ａ１が配設され、第１の表面２ａと対向する第２の表面２ｂに半導体素子の第２の電極２ｂ１が配設されている。なお、ここでは説明の便宜上、「第１の表面２ａ」、「第２の表面２ｂ」を特定し、それぞれに配設される電極を「第１の電極２ａ１」、「第２の電極２ｂ１」と表わしているが、いずれを「第１」、「第２」と表わしても構わない。
図２に示すように、半導体チップ２は、その第１の電極２ａ１、第２の電極２ｂ１が配設された領域を除いてその全体を封止材３によって封止されている。第１の電極２ａ１、第２の電極２ｂ１が配設された領域は、第１の表面２ａ、第２の表面２ｂに対して垂直方向に孔が形成されており、その孔にはめっき処理によってめっきが充填され第１の内部電極４ａ又は第２の内部電極４ｂが形成されている。そして、この半導体チップ２の第１の表面２ａには第１の内部電極４ａが接続され、第２の表面２ｂには第２の内部電極４ｂが接続される。
第１の内部電極４ａ、第２の内部電極４ｂ及びこれら第１の内部電極４ａ、第２の内部電極４ｂの周囲を封止する封止材３上には、それぞれ第１の外部電極５ａ、第２の外部電極５ｂが形成されている。第１の内部電極４ａには第１の外部電極５ａが、第２の内部電極４ｂには第２の外部電極５ｂが接続される。この第１の外部電極５ａ、第２の外部電極５ｂがめっき処理されることによって（外装）めっき膜６ａ，６ｂに覆われ、上述したように５面電極を形成する。
その結果、図２に示されているように半導体チップ２は、半導体装置１の長手方向略中央に位置し封止材３によって挟まれる（封止される）とともに、第１の電極２ａ１，第２の電極２ｂ１に接続されている第１の内部電極４ａ，第２の内部電極４ｂによって挟まれている。これら第１の内部電極４ａ、第２の内部電極４ｂはまた、第１の外部電極５ａ、第２の外部電極５ｂに挟まれている。
第１の内部電極４ａ、第２の内部電極４ｂを封止する封止材３は、内部電極４（以下、第１の内部電極４ａ、第２の内部電極４ｂとをまとめて適宜「内部電極４」と表わす）と封止材３の接触面が図２の断面図に示されているように第１の表面２ａ、第２の表面２ｂに垂直方向に形成されている。
但し、この面は、例えば第１の表面２ａ、第２の表面２ｂから外部電極５に向けてテーパが掛けられた形状とされる等、どのような形状に形成されていても構わない。また、この内部電極４が形成されている孔の大きさ、すなわち、内部電極４の大きさは半導体装置１の性能に合わせて任意に設定することができる。
次に、本発明の第１の実施の形態にかかる半導体装置１の製造方法について、適宜ワークの断面図である図３ないし図１５を用いて説明する。
まず、半導体素子（素子電極）が形成されたウェハＷを用意する。図３にも示す通り、本発明の実施の形態に係る半導体装置の製造方法においては、厚いウェハＷを用いる。このようなウェハＷを使用することでその片面に封止材３を用いて封止したとしても反りが発生する可能性を低く抑えることができる。その厚さは任意に定めることができるが、以下述べる半導体装置の製造方法では、例えば、６２５μｍの厚さが好適に用いられる。なお、以下、説明に際して適宜寸法を示すが、この示された寸法はあくまでも例として挙げた数値である。従って、本発明の実施の形態に係る半導体装置の大きさがこの数値に限定されるものではなく、製造工程においては要求される仕様に応じて任意にその数値を変更することが可能である。
このウェハＷの一方の面（第１の表面２ａ）に、例えばチタン（Ｔｉ）、銅（Ｃｕ）からなる第１のシード層Ｓ１を形成する。図３に示すワークはこの第１のシード層Ｓ１が形成された状態を示すものである。このシード層Ｓはめっき処理を行う際に導通層となる層である。従って、以下に示される各シード層Ｓの形成に当たってはスパッタ、蒸着、無電解めっき等、その成膜手段は問わないが、十分な膜厚が必要とされる。また、シード層Ｓの材質は特に限定されず、例えば、後に形成される内部電極等の材質に合わせて任意に選定することが可能である。
なお、本発明の実施の形態においては、この状態でワークを予め熱する工程（プリヒート）を含む。この工程は、ワーク、特にシード層中の水分を揮発させる目的や、この後にシード層Ｓ上に貼付するレジストとの密着力を向上させるために行われる。但し、この工程は必須ではない。
次に、図４に示すように、ウェハＷの一方の面に成膜された第１のシード層Ｓ１上に第１のレジストＲ１を貼付する。この第１のレジストＲ１は内部電極４の形成に際して利用されることから、内部電極４の厚さとの関係でフィルム状のＤＦＲ（ドライフィルムレジスト：Dry Firm Resist）や液状のレジスト等を使用することができる。本発明の実施の形態ではＤＦＲを使用している。
この第１のレジストＲ１の上にマスクＭ１を搭載して露光する（図５参照）。このマスクＭ１には、予め露光時に用いるパターンが形成されている。このパターンは、露光、現像した際に第１の電極２ａ１を露出するべく、その位置に開口部が設けられるような位置に位置あわせが行われる。ここではガラスマスクを使用し、紫外線を照射して露光している。但し、マスクＭ１の材質や照射する光の性質は、第１のレジストＲ１の性質に合ったものを自由に選択することができる。
その上で図６に示すように、ＤＦＲを現像してパターンを形成し、さらにＤＦＲの残さ（スカム）の除去を行う（デスカム処理）。ここでのパターンは、内部電極４を形成するための孔（第１の孔１１）であり、この工程を経ることによって、ウェハＷ上に格子状に第１の孔１１が形成される。
図７は、上記説明した工程で形成された第１の孔１１に、第１のレジストＲ１上からめっき処理を行う。この第１のめっき処理が行われることで、第１の孔１１にめっきが充填され第１の内部電極４ａが形成される。なお、この工程では電気めっきを施し、めっきとしては銅（Ｃｕ）を利用しているが、どのような金属をめっきとして使用しても構わない。従って、第１の内部電極４ａは銅（Ｃｕ）でできている。
そして、シード層Ｓ１上に貼付した第１のレジストＲ１（ＤＦＲ）を剥離する。併せて、第１のシード層Ｓ１もエッチングすることにより剥離する（図８参照）。この状態で、ウェハＷに形成された第１の電極２ａ１上には第１の内部電極４ａが形成されたことになる。
さらに、図９に示すように隣接する第１の内部電極４ａ，４ａ間をダイサーで所定の位置まで切断してウェハＷ上に格子状の溝１２を形成する。ここで「所定の位置」とは、任意に定めることができるが、この溝１２には封止材３が充填され、半導体装置１の外形寸法に影響される。つまり、半導体チップ２の厚みはその電気的特性や半導体装置１の外形によって定められることから溝１２の深さは最低限半導体チップ２の厚み分必要である。さらにこの後の製造工程を考慮すると、半導体チップ２の厚み以上の深さをもって溝１２を形成する必要がある。例えば、本発明の実施の形態では、６２５μｍの厚みを持つウェハＷとして、溝１２が２５０μｍの深さとなるように形成している。
次に、図１０に示すように、溝１２を充填するとともに第１の内部電極４ａの上から第１の封止材３ａを塗布してウェハＷの一方の面を樹脂封止する。この第１の封止材３ａは第１の内部電極４ａ上相当の厚みをもって塗布される。例えば、第１の内部電極４ａの厚みを１００μｍとしたときに、第１の封止材３ａの厚みはウェハＷの表面から３００μｍである。
なお、ここでは第１の内部電極４ａを封止する封止材を便宜的に「第１の封止材３ａ」としている。その上で、図１１に示すように、第１の封止材３ａ及び第１の内部電極４ａとが面一となるように研削し、第１の内部電極４ａを第１の封止材３ａから露出させる。この研削工程において第１の内部電極４ａの厚みを調整することができる。
そして、第１の封止材３ａによって第１の内部電極４ａが封止されたウェハＷの一方の面ではなく、ウェハＷの他方の面をグラインダを用いて薄くし、所望の半導体チップ２の厚みに合わせてその厚みを調整する（図１２参照）。例えば、半導体チップ２の厚みは２００μｍであり、溝１２の深さが２５０μｍであるため、ここで素子を形成したウェハは、個々の半導体チップへと分割される。なお、グラインダを使用することによってウェハＷは薄化されたその面には、溝１２に充填された第１の封止材３ａも露出している。
次に、上述した第２のシード層Ｓ２の形成から第２の内部電極４ｂが露出するように研削する工程までの工程を改めてウェハＷの他方の面に対して行う。なお、以下の工程では上述した工程を再度行うことから別途新たな図面を用いて説明することはせず、ウェハＷの一方の面に形成される工程を説明する際に用いた図面を用いて説明する。
すなわち、第２のシード層Ｓ２を形成し（図３参照）、第２のレジストＲ２をウェハＷの他方の面に貼付し（図４参照）、さらにマスクＭ２を載置して露光、現像を行って第２のレジストＲ２にパターンを形成する（図５、図６参照）。そして、パターンとして形成された第２の孔１３（図示せず）に電気めっき（第２のめっき処理）を行い、第２のレジストＲ２及び第２のシード層Ｓ２を剥離して第２の内部電極４ｂを形成する（図７及び図８参照）。そして、第２の内部電極４ｂを覆い、所定の厚みをもって第２の封止材３ｂを塗布し（図１０参照）、第２の内部電極４ｂの頭出しを行うべく研削を行う（図１１参照）。
なお、第２の内部電極４ｂの形成時には、既にワークが半導体チップ２及び第１の封止材３ａという異種材料からなっているため、熱によるワークの反りが生じやすくなる可能性もあるので、この点に注意する必要がある。
このような工程を経ることによって、図１３に示すように、半導体チップ２の第１の電極２ａ１及び第２の電極２ｂ１に接続する第１の内部電極４ａ及び第２の内部電極４ｂとが形成され、半導体チップ２の周囲及び内部電極４と接続されていない領域については封止材３によって樹脂封止がされた状態のワークを得ることができる。従って、この半導体装置の製造方法を採用すれば、封止材３にレーザーを使用して内部電極を形成するためのレーザー加工工程を含まずに済み、レーザーによる保護膜の破壊やレーザー加工を行うに必要とされる時間をなくすことができる。
次に内部電極４に接続される外部電極５を形成する。この外部電極５の形成工程は上述したように、レジストを利用して形成する。すなわち、第１の内部電極４ａが露出している面に第３のシード層Ｓ３を形成し（図３参照）、第３のレジストＲ３をウェハＷの一方の面に貼付し（図４参照）、さらにマスクＭ３を載置して露光、現像を行って第３のレジストＲ３にパターンを形成する（図５、図６参照）。そして、パターンとして形成された第３の孔（図示せず）に電気めっき（第３のめっき処理）を行い、剥離して第１の外部電極５ａを形成する（図７及び図８参照）。外部電極５は封止材による封止を必要としないため、例えば、図９を用いて説明した溝の形成工程等は不要となる。
さらに、ワークを反転して第２の外部電極５ｂの形成を行う。この製造工程も上述した第１の外部電極５ａの製造工程同様の流れを経る。すなわち、第２の内部電極４ｂが露出している面に第４のシード層Ｓ４を形成し（図３参照）、第４のレジストＲ４をウェハＷの一方の面に貼付し（図４参照）、さらにマスクＭ４を載置して露光、現像を行って第４のレジストＲ４にパターンを形成する（図５、図６参照）。そして、パターンとして形成された第４の孔（図示せず）に電気めっき（第４のめっき処理）を行い、第３のレジスト及び第４のレジストＲ４を剥離して、第３のシード層Ｓ３及び第４のシード層Ｓ４をエッチングにより除去することで、第２の外部電極５ｂを形成する（図７及び図８参照）。このようにして形成された状態を示すのが図１４に示すワークの断面図である。
図１４に明らかなように、このワークの状態では、隣接する外部電極５間に隙間（ストリート）が形成される。このストリート部をダイサーを使用して切断し、個々の半導体装置１へと個片化する。図１５では、個片化する状態を示しており、ダイサーのブレードＢがストリート部に入り込んでいる。使用されるブレードＢの幅は、例えば５０μｍである。なお、ストリート部の幅とブレードＢの幅が同一であるとブレードＢが外部電極５に接触してしまうことにもなるため、通常はストリート部の幅よりも幅の狭いブレードＢを使用する。
個片化された個々の半導体装置１は、例えば、バレルめっきを用いて第１の外部電極５ａ及び第２の外部電極５ｂに、例えばニッケル（Ｎｉ）、錫（Ｓｎ）の（外装）めっき膜６を形成する（第５のめっき処理）。この（外装）めっき膜６を形成するのは、外部電極５の酸化防止や基板実装時のはんだ濡れ性の向上のためである。このようにして図１、或いは図２に示す半導体装置１が製造される。
なお、ダイシング時に生ずる封止材３と外部電極５との間の段差は、上述したバレルめっきの厚さで調整が可能であり、基板実装時に問題とならないように封止材３及び外部電極５を面一にしたり、或いは、外部電極５が封止材３に対してわずかに外側に出るように段差を設けることも可能である。
以上のような工程を採用することによって、ボンディングワイヤを使用しない構造を備えることで電気特性を向上させつつ高い信頼性を確保し、レーザー加工工程をなくし製造時間の短縮を進めて生産性の向上を図ることの可能な半導体装置及び半導体装置の製造方法を提供することができる。
さらには、厚いウェハを用いることにより、ウェハの片面樹脂封止を行う際に起こることのあるワークの反りの発生を防止することができることから、ウェハの搬送等での困難性を著しく低減させることができ、結果として半導体装置の生産性の向上に寄与することができる。
なお、本発明の実施の形態における半導体装置は５面電極を採用することにより、上述した効果の他に、半導体装置を基板に実装した場合にはんだの接合状態を視認することができる、外部電極と基板との間のはんだが十分なフィレットを形成することができるため衝撃等の外力による破損が少なくなる等、５面電極を採用することによる実装時における優位な効果も併せて備えている点は改めて言うまでもない。さらに、外部電極に例えばダイシングにより溝を一字に、或いは、十字に形成することで、基板実装強度を向上させることも可能である。
また、第１の内部電極４ａの形成時、第２の内部電極４ｂの形成時にそれぞれの第１の封止材３ａ、第２の封止材３ｂを使用しているが、これら第１の封止材３ａ、第２の封止材３ｂはその色を異ならせることも可能である。本発明の実施の形態における半導体装置は５面電極であるため、基板実装時にいずれの面を接続しても良い反面、半導体チップについてはその特性上電流の流れる向きが決まっているため、半導体装置の特性を表示する必要があることから、マーキングは特に有用である。また、製造時にマーキングを行ってしまうことから、個片化した後に個々の半導体装置に対するマーキングを行わずに済むことから、製造工程の簡略化、生産性の向上等をも図ることができる。
（第２の実施の形態）
次に本発明における第２の実施の形態について説明する。なお、第２の実施の形態において、上述の第１の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
本発明の第２の実施の形態に係る半導体装置２１は、上述した第１の実施の形態に係る半導体装置１における第２の内部電極が存在しない点で相違する。すなわち、後述するように半導体装置２１においては、半導体チップの第２の表面（第２の電極）と第２の外部電極とが直接接続される。
以下、このような半導体装置２１及びこの半導体装置２１の製造方法について図面を用いて説明する。
本発明の第２の実施の形態に係る半導体装置２１の全体は、図１６に示すような略直方体の形状をしている。半導体装置２１には一対の外部電極５，５が設けられている。半導体装置１にはこれら一対の外部電極５，５に挟まれるように封止材２３によって封止されている領域が設けられている。この封止材２３は、半導体装置１の内部に設けられている半導体チップ２２（図１６では図示せず）を封止している。
なお、第１の実施の形態において説明したように、最終的に個片化して半導体装置２１を形成するためにダイシングを行うと封止材２３と外部電極５との間に段差が生ずる。この段差はバレルめっきの厚さで調整が可能であるが、第２の実施の形態における半導体装置２１は、封止材２３が外部電極５に対してわずかに外側に出るように段差を設けた状態を例に挙げて示している。
一対の外部電極５，５にはそれぞれめっき処理が施され、外部電極５が封止材２３と接する面以外の５面が（外装）めっき膜６に覆われ、５面電極を形成している（図１６では（外装）めっき膜６を表わしていない）。
図１７は、図１６に示す半導体装置２１をＢ−Ｂ線で切断した状態を示す断面図である。半導体チップ２２は、略直方体形状をしており、後述する電極が配設される２つの面を除く４面が半導体装置１の長手方向と平行となるように配置されている。半導体チップ２２は、第１の表面２ａに半導体素子の第１の電極２ａ１が配設され、第１の表面２ａと対向する第２の表面２ｂに半導体素子の第２の電極２ｂ１が配設されている。なお、ここでは説明の便宜上、「第１の表面２ａ」、「第２の表面２ｂ」を特定し、それぞれに配設される電極を「第１の電極２ａ１」、「第２の電極２ｂ１」と表わしているが、いずれを「第１」、「第２」と表わしても構わない。
図１７に示すように、半導体チップ２２は、その第１の電極２ａ１が配設された領域、および第２の電極２ｂ１を含む第２の表面２ｂの領域を除いてその全体を封止材２３によって封止されている。第１の電極２ａ１が配設された領域は、第１の表面２ａに対して垂直方向に孔が形成されており、その孔にはめっき処理によってめっきが充填され、内部電極２４が形成されている。従って、半導体チップ２の第１の表面２ａにはこの内部電極２４が接続される。
一方、第２の電極２ｂ１を含む第２の表面２ｂの領域には、孔は形成されず、従って内部電極も形成されない。第２の電極２ｂ１には直接、後述する第２の外部電極が接続されている。
内部電極２４、及びこの内部電極２４の周囲を封止する封止材２３上には、第１の外部電極５ａが形成されている。従って、内部電極２４には第１の外部電極５ａが接続される。この第１の外部電極５ａがめっき処理されることによって（外装）めっき膜６ａに覆われ、上述したように５面電極を形成する。
第２の電極２ｂ１を含む第２の表面２ｂの領域、及び半導体チップ２２の周囲を封止し、この第２の表面２ｂと面一となるように形成される封止材２３上には、第２の外部電極５ｂが形成されている。従って、第２の電極２ｂ１には第２の外部電極５ｂが接続される。この第２の外部電極５ｂがめっき処理されることによって（外装）めっき膜６ｂに覆われ、上述したように５面電極を形成する。
その結果、図１７に示されているように半導体チップ２２は、第２の外部電極５ｂ側に内部電極が形成されていないため、半導体装置２１の長手方向略中央から第２の外部電極５ｂ側に寄ったところに位置する。つまり、半導体チップ２２は、第１の電極２ａ１に接続されている内部電極２４および第２の外部電極５ｂによって挟まれている。また、第１の電極２ａ１及び第２の電極２ｂ１を含む第２の表面２ｂを除く領域は、封止材２３によって封止される。さらに内部電極２４は、第１の外部電極５ａと接続されている。
内部電極２４を封止する封止材２３は、内部電極２４と封止材２３の接触面が図１７の断面図に示されているように第１の表面２ａに垂直方向に形成されている。但し、この面は、例えば第１の表面２ａから第１の外部電極５ａに向けてテーパが掛けられた形状とされる等、どのような形状に形成されていても構わない。また、この内部電極２４が形成されている孔の大きさ、すなわち、内部電極２４の大きさは半導体装置１の性能に合わせて任意に設定することができる。
次に、本発明の第２の実施の形態にかかる半導体装置２１の製造方法について、適宜ワークの断面図である図１８ないし図２４を用いて説明する。但し、内部電極２４の形成の方法については、図３ないし図８に示す第１の実施の形態における半導体装置１の第１の内部電極４ａの形成の方法と同様であることからここでは省略する。
内部電極２４が形成された後、隣接する内部電極２４，２４の間をダイサーで所定の位置まで切断してウェハＷ上に格子状の溝２５を形成する。ここで「所定の位置」とは、任意に定めることができるが、この溝２５には封止材２３が充填され、半導体装置２１の外形寸法に影響される。つまり、半導体チップ２２の厚みはその電気的特性や半導体装置１の外形によって定められることから溝２５の深さは最低限半導体チップ２の厚み分必要である。さらにこの後の製造工程を考慮すると、半導体チップ２２の厚み以上の深さをもって溝２５を形成する必要がある。例えば、本発明の実施の形態では、６２５μｍの厚みを持つウェハＷとして、溝２５が３５０μｍの深さとなるように形成している。
なお、理解の便宜を図るために寸法の一例として厚みや深さの数値を示すが、これらの数値はあくまでも例示に過ぎず、製造工程においては要求される仕様に応じて任意にその数値を変更することが可能である。
次に、図１９に示すように、溝２５を充填するとともに内部電極２４の上から封止材２３ａを塗布してウェハＷの一方の面を樹脂封止する。この封止材２３は内部電極２４上相当の厚みをもって塗布される。例えば、内部電極２４の厚みを１００μｍとしたときに、封止材２３の厚みはウェハＷの表面から３００μｍである。
その上で、図２０に示すように、封止材２３と内部電極２４とが面一となるように研削して、内部電極２４を封止材２３から露出させる。この研削工程において内部電極２４の厚みを調整することができる。
そして、封止材２３によって内部電極２４が封止されたウェハＷの一方の面ではなく、ウェハＷの他方の面をグラインダを用いて薄くし、所望の半導体チップ２２の厚みに合わせてその厚みを調整する（図２１参照）。例えば、半導体チップ２２の厚みは３００μｍであり、溝２５の深さが３５０μｍであるため、ここで素子を形成したウェハは、個々の半導体チップへと分割される。なお、グラインダを使用することによってウェハＷは薄化されたその面には、溝２５に充填された封止材２３も露出している。
上述した第１の実施の形態においては、次に、上述した第２のシード層Ｓ２の形成から第２の内部電極４ｂが露出するように研削する工程までを改めてウェハＷの他方の面に対して行う工程が含まれていた。しかしながら、第２の実施の形態における半導体装置２１においては、半導体装置１における第２の内部電極４ｂを形成することはないため、これらの工程は全て省略される。
このような工程を経ることによって、図２１に示すように、半導体チップ２２の第１の電極２ａ１に接続する内部電極２４が形成され、研削工程によって封止材２３から露出された内部電極２４の面（この面は、第１の外部電極５ａと接続される面である）及び半導体チップ２２の第２の表面２ｂを除く半導体チップ２２と内部電極２４の全領域が封止材２３によって樹脂封止がされた状態のワークを得ることができる。
従って、この半導体装置の製造方法を採用すれば、封止材３にレーザーを使用して内部電極を形成するためのレーザー加工工程を含まずに済み、レーザーによる保護膜の破壊やレーザー加工を行うに必要とされる時間をなくすことができる。
次に内部電極２４に接続される第１の外部電極５ａを形成する。この第１の外部電極５ａの形成工程は上述したように、レジストを利用して形成する。すなわち、内部電極２４が露出している面に第２のシード層Ｓ２を形成し（図３参照）、第２のレジストＲ２をウェハＷの一方の面に貼付し（図４参照）、さらにマスクＭ３を載置して露光、現像を行って第２のレジストＲ２にパターンを形成する（図５、図６参照）。そして、パターンとして形成された第２の孔（図示せず）に電気めっき（第２のめっき処理）を行い、第１の外部電極５ａを形成する（図２２参照）。第１の外部電極５ａは封止材による封止を必要としないため、例えば、図１８を用いて説明した溝の形成工程等は不要となる。
さらに、ワークを反転して第２の外部電極５ｂの形成を行う。この製造工程も上述した第１の外部電極５ａの製造工程同様の流れを経る。すなわち、第２の電極２ｂ１が露出している面に第３のシード層Ｓ３を形成し（図３参照）、第３のレジストＲ３をウェハＷの一方の面に貼付し（図４参照）、さらにマスクＭ３を載置して露光、現像を行って第３のレジストＲ３にパターンを形成する（図５、図６参照）。そして、パターンとして形成された第３の孔（図示せず）に電気めっき（第３のめっき処理）を行い、第２のレジストＲ２及び第３のレジストＲ３を剥離し、第２のシード層Ｓ２及び第３のシード層Ｓ３をエッチングにより除去して第２の外部電極５ｂを形成する。このようにして形成された状態を示すのが図２３に示すワークの断面図である。
図２３に明らかなように、このワークの状態では、隣接する外部電極５間に隙間（ストリート）が形成される。このストリート部をダイサーを使用して切断し、個々の半導体装置２１へと個片化する。
図２４では、個片化する状態を示しており、ダイサーのブレードＢがストリート部に入り込んでいる。使用されるブレードＢの幅は、例えば５０μｍである。なお、ストリート部の幅とブレードＢの幅が同一であるとブレードＢが外部電極５に接触してしまうことにもなるため、通常はストリート部の幅よりも幅の狭いブレードＢを使用する。
個片化された個々の半導体装置２１は、例えば、バレルめっきを用いて第１の外部電極５ａ及び第２の外部電極５ｂに、例えばニッケル（Ｎｉ）、錫（Ｓｎ）の（外装）めっき膜６を形成する（第４のめっき処理）。この（外装）めっき膜６を形成するのは、外部電極５の酸化防止や基板実装時のはんだ濡れ性の向上のためである。このようにして図１６、或いは図１７に示す半導体装置２１が製造される。
以上のような工程を採用することによって、ボンディングワイヤを使用しない構造を備えることで電気特性を向上させつつ高い信頼性を確保し、レーザー加工工程をなくし製造時間の短縮を進めて生産性の向上を図ることの可能な半導体装置及び半導体装置の製造方法を提供することができる。
特に、第１の実施の形態とは異なり、半導体チップを厚く研削することによって半導体チップの第２の電極に接続させる第２の内部電極の形成を省略することができる。これはすなわち、第２の表面側における内部電極の形成、樹脂封止、研削といった一連の工程を省略することである。その結果、パッケージの製造工程全体において大幅な工程の削減が可能となり、製造時間の短縮を進めて生産性の向上を図ることができる。
また、厚い半導体チップを使用することについても、そもそも研削して廃棄する予定であったウェハの研削量を減らすことでその厚みを確保しているため、材料の新たな追加は生じない。併せて、半導体チップの第２の表面側に内部電極を形成しないことによって様々な材料、例えば、内部電極を形成する銅（Ｃｕ）の削減が可能となるため、材料費の削減、ひいては製造コストの削減につなげることが可能となる。
半導体チップを厚く研削することについては、半導体チップの電気特性がその厚みに依存することから、電気抵抗が大きくなる不利益が生ずる可能性がある。しかし、出願人の実験結果においては、第２の実施の形態における半導体チップのように３００μｍの厚みを備えていても、第１の実施の形態における半導体装置と比べて著しい性能の低下は見られなかった。
さらには、第２の実施の形態においては、半導体チップの第２の表面側に内部電極を形成しないため、樹脂塗布や加熱硬化の回数を減らすことができる。このことは、半導体チップの第２の表面側に内部電極を形成する際に生ずるワークの反りをそもそも発生させない。従って、厚いウェハを用いることによりウェハの片面樹脂封止を行う際に起こることのあるワークの反りの発生を防止することとも相まって、ウェハの搬送等での困難性を著しく低減させることができ、結果として半導体装置の生産性の向上に寄与することができる。
さらに、第２の実施の形態においては、図２１で示すウェハを研削した後の工程は樹脂封止された状態で各工程が進む。一方、削減した工程の中には、各種薬品処理、例えば、剥離液に含浸させてレジストを剥離する等の工程（いわゆるウェットプロセス）が含まれる。封止樹脂は、これらウェットプロセスを経ることによってその強度が低下する可能性が考えられる。従って、ウェットプロセスの工程が削減されることによって、半導体装置自体の強度低下につながる樹脂の強度低下を防止することができる。
また、半導体チップの第２の表面側に内部電極を形成しないため、第２の表面（第２の電極）と第２の外部電極とが直接接合される。これは、第１の表面に形成される内部電極と第１の外部電極との接合に比べて、封止樹脂と外部電極との接合面積が小さくなるため、半導体チップの第２の表面側において接合強度の向上を図ることができる。
なお、本発明の実施の形態における半導体装置は５面電極を採用することにより、上述した効果の他に、半導体装置を基板に実装した場合にはんだの接合状態を視認することができる、外部電極と基板との間のはんだが十分なフィレットを形成することができるため衝撃等の外力による破損が少なくなる等、５面電極を採用することによる実装時における優位な効果も併せて備えている点は改めて言うまでもない。さらに、外部電極に例えばダイシングにより溝を一字に、或いは、十字に形成することで、基板実装強度を向上させることも可能である。
なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。
１…半導体装置、２…半導体チップ、２ａ…第１の表面、２ｂ…第２の表面、第１の電極…２ｂ１、第２の電極…２ｂ１、３…封止材、３ａ…第１の封止材、３ｂ…第２の封止材、４ａ…第１の内部電極、４ｂ…第２の内部電極、５ａ…第１の外部電極、５ｂ…第２の外部電極、６…めっき膜、１１…第１の孔、１２…溝、２１…半導体装置、２２…半導体チップ、２３…封止材、２４…内部電極、２５…溝、Ｂ…ブレード、Ｍ…マスク、Ｓ…シード層、Ｒ…レジスト、Ｗ…ウェハ。

Claims (5)

  1. 第１の表面に半導体素子の第１の電極が配設され、前記第１の表面と対向する第２の表面に前記半導体素子の第２の電極が配設された半導体チップと、
    前記第１の電極及び前記第２の電極の領域のみを露出させその他の前記半導体チップ表面を封止する封止材と、
    前記第１の電極または前記第２の電極と接続され、前記第１の表面または前記第２の表面からの厚みが前記封止材の厚みと同一である内部電極と、
    前記内部電極と接続されるとともに、前記封止材上にも形成され、少なくとも前記半導体チップ幅よりも幅の広い外部電極と、
    前記外部電極の前記内部電極と接続される面を除く５つの面を覆う外装めっき膜と、を備える半導体装置であって、
    前記第１の電極と前記内部電極との間、前記第２の電極と前記内部電極との間、前記内部電極と前記外部電極との間にはシード層が介在されている、
    ことを特徴とする半導体装置。
  2. ウェハの一方の面に第１のシード層を形成する工程と、
    前記ウェハの一方の面に第１のレジストを貼付する工程と、
    前記第１のレジスト上に前記ウェハの一方の面に形成された第１の電極が露出する位置に開口部が設けられるように位置合わせされるマスクを搭載する工程と、
    前記マスク外から前記第１のレジストに向けて露光し、さらに現像を行うことで、第１のレジストに第１の孔を形成する工程と、
    前記第１のレジスト上からめっき処理を行い、前記第１の孔にめっきを充填し第１の内部電極を形成する第１のめっき処理工程と、
    前記ウェハから前記第１のレジストを剥離する工程と、
    前記ウェハから前記第１のシード層をエッチングにより除去する工程と、
    前記ウェハ上の隣接する前記第１の内部電極間をダイサーによって所定の位置まで切断する工程と、
    前記ダイサーによって切断され形成された溝を充填し、前記第１の内部電極上まで第１の封止材にて封止する工程と、
    前記第１の内部電極が露出するように前記第１の封止材を研削する工程と、
    前記ウェハの他方の面を所望の半導体チップの厚みとなるまで研削し、素子を形成した前記ウェハを個々の半導体チップに分割する工程と、
    前記ウェハの研削されて現われた面に第２のシード層を形成する工程と、
    前記第２のシード層上に第２のレジストを貼付する工程と、
    前記第２のレジスト上にマスクを搭載する工程と、
    前記マスク外から前記第２のレジストに向けて露光し、さらに現像を行うことで、第２のレジストに第２の孔を形成する工程と、
    前記第２のレジスト上からめっき処理を行い、前記第２の孔にめっきを充填し第２の内部電極を形成する第２のめっき処理工程と、
    前記ウェハから前記第２のレジストを剥離する工程と、
    前記ウェハから前記第２のシード層をエッチングにより除去する工程と、
    前記第２の内部電極上を覆うように第２の封止材にて封止する工程と、
    前記第２の内部電極が露出するように前記第２の封止材を研削する工程と、
    前記第１の内部電極及び前記第１の封止材上に第３のシード層を形成する工程と、
    前記第３のシード層上に第３のレジストを貼付する工程と、
    前記第３のレジスト上にマスクを搭載する工程と、
    前記マスク外から前記第３のレジストに向けて露光し、さらに現像を行うことで、第３のレジストに第３の孔を形成する工程と、
    前記第３のレジスト上からめっき処理を行い、前記第３の孔にめっきを充填し第１の外部電極を形成する第３のめっき処理工程と、
    前記第２の内部電極及び前記第２の封止材上に第４のシード層を形成する工程と、
    前記第４のシード層上に第４のレジストを貼付する工程と、
    前記第４のレジスト上にマスクを搭載する工程と、
    前記マスク外から前記第４のレジストに向けて露光し、さらに現像を行うことで、第４のレジストに第４の孔を形成する工程と、
    前記第４のレジスト上からめっき処理を行い、前記第４の孔にめっきを充填し第２の外部電極を形成する第４のめっき処理工程と、
    前記第１の封止材及び第２の封止材から前記第４のレジストを剥離する工程と、
    前記第３のシード層及び前記第４のシード層をエッチングにより除去する工程と、
    隣接する前記第１の外部電極及び前記第２の外部電極の間をダイサーによって切断して個々の半導体装置へと個片化する工程と、
    前記個片化された半導体装置の前記第１の外部電極の５面及び前記第２の外部電極の５面に対してめっき処理を行う第５のめっき処理工程と、
    を備えることを特徴とする半導体装置の製造方法。
  3. 前記第１の封止材と前記第２の封止材は、互いに光の吸収率が異なることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 第１の表面に半導体素子の第１の電極が配設され、前記第１の表面と対向する第２の表面に前記半導体素子の第２の電極が配設された半導体チップと、
    前記第１の電極及び前記第２の表面の領域のみを露出させその他の前記半導体チップ表面を封止する封止材と、
    前記第１の電極と接続され、前記第１の表面からの厚みが前記封止材の厚みと同一である内部電極と、
    前記内部電極と接続されるとともに、前記封止材上にも形成され、少なくとも前記半導体チップ幅よりも幅の広い第１の外部電極と、
    前記第２の電極を含む前記第２の表面に接続されるとともに、前記封止材上にも形成され、少なくとも前記半導体チップ幅よりも幅の広い第２の外部電極と、
    前記第１の外部電極の前記内部電極と接続される面を除く５つの面を覆う第１の外装めっき膜と、
    前記第２の外部電極の前記第２の電極と接続される面を除く５つの面を覆う第２の外装めっき膜と、を備える半導体装置であって、
    前記第１の電極と前記内部電極との間、前記内部電極と前記第１の外部電極との間、前記第２の電極と前記第２の外部電極との間にはシード層が介在されている、
    ことを特徴とする半導体装置。
  5. ウェハの一方の面に第１のシード層を形成する工程と、
    前記ウェハの一方の面に第１のレジストを貼付する工程と、
    前記第１のレジスト上に前記ウェハの一方の面に形成された第１の電極が露出する位置に開口部が設けられるように位置合わせされるマスクを搭載する工程と、
    前記マスク外から前記第１のレジストに向けて露光し、さらに現像を行うことで、第１のレジストに第１の孔を形成する工程と、
    前記第１のレジスト上からめっき処理を行い、前記第１の孔にめっきを充填し第１の内部電極を形成する第１のめっき処理工程と、
    前記ウェハから前記第１のレジストを剥離する工程と、
    前記ウェハから前記第１のシード層をエッチングにより除去する工程と、
    前記ウェハ上の隣接する前記内部電極間をダイサーによって所定の位置まで切断する工程と、
    前記ダイサーによって切断され形成された溝を充填し、前記内部電極上まで封止材にて封止する工程と、
    前記内部電極が露出するように前記封止材を研削すし、素子を形成した前記ウェハを個々の半導体チップに分割する工程と、
    前記ウェハの他方の面を所望の半導体チップの厚みとなるまで研削する工程と、
    前記内部電極および前記封止材上に第２のシード層を形成する工程と、
    前記第２のシード層上に第２のレジストを貼付する工程と、
    前記第２のレジスト上に、前記内部電極が露出し、その中心が一致するような開口部が設けられるように位置合わせされるマスクを搭載する工程と、
    前記マスク外から前記第２のレジストに向けて露光し、さらに現像を行うことで、前記第２のレジストに第２の孔を形成する工程と、
    前記第２のレジスト上からめっき処理を行い、前記第２の孔にめっきを充填し第１の外部電極を形成する第２のめっき処理工程と、
    前記第２の電極および前記封止材上に第３のシード層を形成する工程と、
    前記第３のシード層上に第３のレジストを貼付する工程と、
    前記第３のレジスト上に、前記第２の電極が露出し、その中心が一致するような開口部が設けられるように位置合わせされるマスクを搭載する工程と、
    前記マスク外から前記第３のレジストに向けて露光し、さらに現像を行うことで、前記第３のレジストに第３の孔を形成する工程と、
    前記第３のレジスト上からめっき処理を行い、前記第３の孔にめっきを充填し第２の外部電極を形成する第３のめっき処理工程と、
    前記封止材から前記第２のレジスト及び前記第３のレジストを剥離する工程と、
    前記第２のシード層及び前記第３のシード層をエッチングにより除去する工程と、
    隣接する前記第１の外部電極及び前記第２の外部電極の間をダイサーによって切断して個々の半導体装置へと個片化する工程と、
    前記個片化された半導体装置の前記第１の外部電極の５面及び前記第２の外部電極の５面に対してめっき処理を行う第４のめっき処理工程と、
    を備えることを特徴とする半導体装置の製造方法。
JP2009201415A 2008-09-03 2009-09-01 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP5075890B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009201415A JP5075890B2 (ja) 2008-09-03 2009-09-01 半導体装置及び半導体装置の製造方法
US12/553,452 US8008773B2 (en) 2008-09-03 2009-09-03 Semiconductor device and method for fabricating semiconductor device
US13/188,124 US8378479B2 (en) 2008-09-03 2011-07-21 Semiconductor device and method for fabricating semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008226232 2008-09-03
JP2008226232 2008-09-03
JP2009201415A JP5075890B2 (ja) 2008-09-03 2009-09-01 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010087490A JP2010087490A (ja) 2010-04-15
JP5075890B2 true JP5075890B2 (ja) 2012-11-21

Family

ID=41724083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009201415A Expired - Fee Related JP5075890B2 (ja) 2008-09-03 2009-09-01 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8008773B2 (ja)
JP (1) JP5075890B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4970388B2 (ja) * 2008-09-03 2012-07-04 株式会社東芝 半導体装置及び半導体装置の製造方法
JP2011071272A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP2011108733A (ja) 2009-11-13 2011-06-02 Casio Computer Co Ltd 半導体装置及びその製造方法
JP5698633B2 (ja) * 2011-09-21 2015-04-08 株式会社東芝 半導体発光装置、発光モジュール、および半導体発光装置の製造方法
US8450151B1 (en) 2011-11-22 2013-05-28 Texas Instruments Incorporated Micro surface mount device packaging
KR101548879B1 (ko) * 2014-09-18 2015-08-31 삼성전기주식회사 칩 부품 및 이의 실장 기판
WO2017148873A1 (en) * 2016-03-01 2017-09-08 Infineon Technologies Ag Composite wafer, semiconductor device, electronic component and method of manufacturing a semiconductor device
CN111326477B (zh) * 2018-12-14 2022-12-09 中芯集成电路（宁波）有限公司 电镀方法
EP3823016A1 (en) 2019-11-12 2021-05-19 Infineon Technologies AG Semiconductor package with a semiconductor die

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3412492A1 (de) * 1984-04-03 1985-10-03 Siemens AG, 1000 Berlin und 8000 München Elektrischer kondensator als chip-bauelement
JP2558840B2 (ja) * 1988-09-22 1996-11-27 関西日本電気株式会社 モールドダイオードおよびその製造方法
JP2843722B2 (ja) * 1992-10-02 1999-01-06 太陽誘電株式会社 積層ｌｃチップ部品とその製造方法
JPH09270325A (ja) * 1996-03-29 1997-10-14 Tokin Corp 電子部品
JPH10189318A (ja) * 1996-12-27 1998-07-21 Hokuriku Electric Ind Co Ltd ネットワーク抵抗器の製造方法
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
JP3235586B2 (ja) * 1999-02-25 2001-12-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
US6853074B2 (en) * 1999-12-27 2005-02-08 Matsushita Electric Industrial Co., Ltd. Electronic part, an electronic part mounting element and a process for manufacturing such the articles
EP1195781A4 (en) * 2000-04-12 2004-03-31 Matsushita Electric Ind Co Ltd MANUFACTURING METHOD OF A CHIP INDUCTOR
TW535465B (en) * 2000-05-15 2003-06-01 Hitachi Aic Inc Electronic component device and method of manufacturing the same
JP3361091B2 (ja) * 2000-06-20 2003-01-07 ティーディーケイ株式会社 誘電体磁器および電子部品
JP2004165314A (ja) 2002-11-12 2004-06-10 Toshiba Corp 半導体装置およびその製造方法
JP2004186643A (ja) * 2002-12-06 2004-07-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6998532B2 (en) * 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
US7019396B2 (en) * 2003-07-15 2006-03-28 Murata Manufacturing Co., Ltd. Electronic chip component and method for manufacturing electronic chip component
WO2006022060A1 (ja) * 2004-08-27 2006-03-02 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサおよびその等価直列抵抗調整方法
JP4468115B2 (ja) * 2004-08-30 2010-05-26 株式会社ルネサステクノロジ 半導体装置
JP2006088070A (ja) * 2004-09-24 2006-04-06 Toshiba Corp インクジェット塗布方法及び表示デバイスの製造方法
JP4262672B2 (ja) * 2004-12-24 2009-05-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100674842B1 (ko) * 2005-03-07 2007-01-26 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
JP5302522B2 (ja) * 2007-07-02 2013-10-02 スパンション エルエルシー 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20110272817A1 (en) 2011-11-10
US8008773B2 (en) 2011-08-30
JP2010087490A (ja) 2010-04-15
US8378479B2 (en) 2013-02-19
US20100052142A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
JP5075890B2 (ja) 半導体装置及び半導体装置の製造方法
JP3929966B2 (ja) 半導体装置及びその製造方法
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
TWI582868B (zh) Semiconductor device manufacturing method
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
WO2003098687A1 (fr) Dispositif a semiconducteur et procede de fabrication
CN110648930A (zh) 封装方法、面板组件、晶圆封装体以及芯片封装体
JP2006294701A (ja) 半導体装置及びその製造方法
JP2013197209A (ja) 半導体装置及びその製造方法
JP2004335915A (ja) 半導体装置の製造方法
TW202201576A (zh) 半導體封裝及其製造方法
JP6851239B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP4970388B2 (ja) 半導体装置及び半導体装置の製造方法
JP6524533B2 (ja) 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
JP2015185619A (ja) 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法
JP2010109274A (ja) 半導体モジュールおよび半導体モジュールの製造方法
US11769717B2 (en) Semiconductor device for reducing concentration of thermal stress acting on bonding layers
JP2006313802A (ja) 半導体装置およびその製造方法
JP7239342B2 (ja) 電子装置及び電子装置の製造方法
JP5630965B2 (ja) インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法
JP2009141036A (ja) パッケージ構造体
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP4619308B2 (ja) 半導体装置の製造方法及び支持テープ
JPH088293A (ja) 電子部品の接続構造およびその接続方法
JP6138496B2 (ja) 半導体素子搭載用基板及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

R151 Written notification of patent or utility model registration

Ref document number: 5075890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees