JP5630965B2 - インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法 - Google Patents
インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5630965B2 JP5630965B2 JP2009103685A JP2009103685A JP5630965B2 JP 5630965 B2 JP5630965 B2 JP 5630965B2 JP 2009103685 A JP2009103685 A JP 2009103685A JP 2009103685 A JP2009103685 A JP 2009103685A JP 5630965 B2 JP5630965 B2 JP 5630965B2
- Authority
- JP
- Japan
- Prior art keywords
- core material
- side electrode
- mounting
- mounting side
- interposer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 82
- 239000011162 core material Substances 0.000 claims description 58
- 229920005989 resin Polymers 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 9
- 238000007789 sealing Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 44
- 239000011889 copper foil Substances 0.000 description 41
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000004744 fabric Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、有機基板からなるインターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法に関する。
携帯電話等の通信機器、液晶、プラズマテレビ等の映像機器などの電気、電子機器の軽量化、薄型化、小型化の進展に伴い、実装される半導体装置についても、薄型化、小型化の要求が一段と高まっている。具体的には、マザーボードに実装される半導体装置の厚さが、従来は０．６〜０．８ｍｍ程度であったものが、０．３〜０．５ｍｍ程度まで薄くするように要求されるようになっている。一方、端子数が６程度の半導体装置では、１．０ｍｍ□程度以下まで小型化するように要求されるようになっている。
このような要求に対し、ＣＳＰ（Chip Scale Package）型の半導体パッケージが採用されている。このＣＳＰ型の半導体パッケージは、インターポーザと呼ばれる基板上に、複数の半導体チップを搭載して樹脂封止した後、封止樹脂及びインターポーザを切断することで、個々の半導体装置に分離する構成となっている。
このインターポーザは、半導体チップを搭載するチップ搭載側電極と実装基板と接続する実装側電極を接続するため、基板コア材に貫通孔が形成されており、この貫通孔内に導体を備える構造となっている。ここで、基板コア材が有機基板からなるインターポーザを用いる場合、ドリルを用いた切削やレーザー光を照射することにより形成するのが一般的である。
有機基板からなるインターポーザにレーザー光を照射して貫通孔を形成する一般的な方法を図３に示す。ガラスクロスを含有したエポキシ樹脂からなる厚さ０．０７ｍｍ程度の基板コア材１の両面（半導体チップ搭載側と実装基板に接続する実装側）に、それぞれ１２μｍ程度の厚さの搭載側銅箔２ａ、実装側銅箔３ａが形成された基板を用意する（図３ａ）。次に実装側銅箔３ａ上にホトレジスト４を全面塗布し、貫通孔形成予定領域の銅箔３ａが露出するようにパターニングする。その後、露出する実装側銅箔３ａを選択エッチングして基板コア材１の一部を露出させる（３ｂ）。
ホトレジスト４を除去した後、貫通孔形成予定領域の基板コア材１が露出するようにパターニングした実装側銅箔３ａをマスクとして使用し、露出する基板コア材１にレーザー光を照射することにより、貫通孔５を形成する（図３ｃ）。一般的にインターポーザは、複数の半導体チップを搭載し、個片化して複数の半導体装置を同時に形成できる構造となっており、１つの半導体装置を構成する単位領域が複数集合した構造となっている。
インターポーザ全体に貫通孔５を形成した（図３ｄ）後、貫通孔に銅などの導体６を充填し、搭載側銅箔２ａと実装側銅箔３ａを導通させる。その後、搭載側銅箔２ａと実装側銅箔３ａをパターニングし、チップ搭載側電極２および実装側電極３を形成してインターポーザを形成する（図３ｅ）。
次に、以上のように形成したインターポーザを使用して半導体装置を形成する場合について説明する。インターポーザは、一つの半導体装置を構成する単位領域を複数備えた構造となっているので、その単位領域毎に、チップ搭載側電極２と半導体チップ７の電極８が接続するように実装する。その後、複数の半導体チップ７を一括封止し、ダイシングソーを用いて個々の半導体装置に個片化する。
このように形成された半導体装置の断面図を図４に示す。図４（ａ）は断面図を示し、図４（ｂ）はチップ搭載側電極２を、図４（ｃ）は実装側電極３をそれぞれ示している。図４（ａ）の９は樹脂部である。従来の半導体装置は、貫通孔５は、すべて実装側電極３が形成される側から形成されていた。貫通孔５は、すべてチップ搭載側電極２が形成される側から形成される場合もある。
このようにインターポーザを用いた半導体装置は、例えば特許文献１に記載されている。
半導体装置の薄型化の要請に伴い、インターポーザを薄くする必要がある。ところが、薄いインターボーザを用いて、レーザー光を照射することにより貫通孔を形成すると、熱の影響により、インターポーザが反ってしまうという問題が生じていた。特に、基板コア材がガラスクロスを含有するエポキシ樹脂から構成されるような有機基板からなるインターポーザでは、基板コア材の厚さが０．２ｍｍ程度以下となると、レーザー光の照射による熱の影響によって、照射面側に反りが生じてしまう。
図５は、レーザー光の照射により有機基板が変形する様子を示している。一辺が４００ｍｍで、基板コア材の厚さが０．０７ｍｍ、銅箔の厚さが１２μｍの有機基板に、直径０．１ｍｍ程度の貫通孔を３８万個形成すると、図６に従来例として示すように、最大２ｍｍ程度の反りが生じてしまうという問題があった。
本発明は、レーザー光の照射によって貫通孔を形成する場合であっても、反りの発生しないインターポーザとその製造方法、並びにそれを用いた半導体装置とその製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項１に係るインターポーザは、複数の半導体チップを搭載し、個片化して半導体装置を形成するために用いられるインターポーザであって、基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記基板コア材を貫通する貫通孔と、該貫通孔内に形成された前記チップ搭載側電極と前記実装側電極とを接続する導体とを備え、前記貫通孔は、レーザー光の照射により前記他方の主面側から前記基板コア材が除去されて前記チップ搭載側電極に達する第１の貫通孔と、レーザー光の照射により前記一方の主面側から前記基板コア材が除去されて前記実装側電極に達する第２の貫通孔とからなり、１つの前記半導体装置を構成する単位領域に、前記第１の貫通孔および前記第２の貫通孔が同数程度配置していることを特徴とする。
本願請求項２に係るインターポーザの製造方法は、基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記基板コア材を貫通する貫通孔と、該貫通孔内に形成された前記チップ搭載側電極と前記実装側電極とを接続する導体とを備え、複数の半導体チップを搭載し、個片化して半導体装置を形成するために用いられるインターポーザの製造方法であって、１つの半導体装置を構成する単位領域に、前記基板コア材の一方の主面側に前記チップ搭載側電極を形成し、該チップ搭載側電極に達する第１の貫通孔を、レーザー光の照射により前記他方の主面側から前記基板コア材が除去して形成する第１工程と、前記基板コア材の他方の主面側に前記実装側電極を形成し、該実装側電極に達する第２の貫通孔を、レーザー光の照射により前記一方の主面側から前記基板コア材を除去して形成する第２工程とを含み、前記第１の貫通孔と前記第２の貫通孔が同数程度配置していることを特徴とする。
本願請求項３に係る半導体装置は、基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、レーザー光の照射により前記他方の主面側から前記基板コア材が除去された前記チップ搭載側電極に達する第１の貫通孔と、レーザー光の照射により前記一方の主面側から前記基板コア材が除去されて前記実装側電極に達する第２の貫通孔と、前記チップ搭載側電極に電極が接続されるように実装された半導体チップと、前記半導体チップの樹脂封止する樹脂部とを備え、
前記第１の貫通孔と前記第２の貫通孔が同数程度配置していることを特徴とする。
前記第１の貫通孔と前記第２の貫通孔が同数程度配置していることを特徴とする。
本願請求項４に係る半導体装置の製造方法は、複数の半導体チップをインターポーザに搭載し、樹脂封止した後、個片化する半導体装置の形成方法において、基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、レーザー光の照射により前記他方の主面側から前記基板コア材が除去され、前記チップ搭載側電極に達する第１の貫通孔と、レーザー光の照射により前記一方の主面側から前記基板コア材が除去され、前記実装側電極に達する第２の貫通孔と、前記第１の貫通孔および前記第２の貫通孔内に形成された前記チップ電極側電極と前記実装側電極とを接続する導体とを備えたインターポーザ上に、１つの半導体装置を構成する単位領域に、前記第１の貫通孔と前記第２の貫通孔が同数程度含まれるように半導体チップを実装する工程と、前記インターポーザ上に実装した半導体チップを樹脂封止する工程と、該樹脂封止されたインターポーザを個片化し、複数の半導体装置に分離する工程とを含むことを特徴とする。
本発明のインターポーザは、基板コア材の薄型化が可能であり、薄型の半導体装置の製造に好適である。また本発明のインターポーザの製造方法は、基板コア材の一方の面からレーザー光を照射して貫通孔を形成する工程と、その裏面からレーザー光を照射して貫通孔を形成する工程とに分けて貫通孔を形成すれば良く、従来の製造装置をそのまま使用することができ、簡便に形成することができる。
本発明の半導体装置は、反りのない、薄いインターポーザを備えるため、薄型化が可能となる。また本発明の半導体装置の製造方法は、反りのないインターポーザを用いるため、反りに起因する製造工程の不具合、例えば、搬送時のミス、半導体チップの実装時の位置ズレ、切断時の位置ズレなどがなく、歩留まり良く形成することができる。
本発明は、インターポーザを構成する基板コア材に貫通孔を形成する際、表面側からレーザー光を照射して形成する貫通孔と、その裏面側からレーザー光を照射して形成する貫通孔とを備える構成とすることで、インターポーザの反りをなくしている。以下、本発明のインターポーザとその製造方法、並びにそれを用いた半導体装置とその製造方法について、詳細に説明する。
まず、本発明のインターポーザとその製造方法について説明する。ガラスクロスを含有するエポキシ樹脂からなる厚さ０．０７ｍｍ程度の基板コア材１の両面に、それぞれ１２μｍ程度の厚さの搭載側銅箔２ａ、実装側銅箔３ａが形成された基板を用意する（図１ａ）。次に搭載側銅箔２ａ上及び実装側銅箔３ａ上にホトレジスト４を全面塗布し、貫通孔形成予定領域の銅箔を露出するようにパターニングする。具体的には、搭載側銅箔２ａの貫通孔形成予定領域を露出するようにパターニングするため、搭載側銅箔２ａ側の露光（図１ｃ）と実装側銅箔３ａ側の露光（図１ｄ）を行い、同時に現像することにより両面のパターニングを同時に行うことができる。
ホトレジスト４をパターニングした後、露出する搭載側銅箔２ａの一部及び実装側銅箔３ａの一部をエッチング除去する（図１ｅ）。そして、半導体チップ搭載側に露出する基板コア材１にレーザー光を照射し、貫通孔５ａを形成する（図１ｆ）。さらに実装側に露出する基板コア材１にレーザ光を照射し、貫通孔５ｂを形成する（図１ｇ）。このように本発明では、搭載側から形成する貫通孔５ａと、実装側から形成する貫通孔５ｂを備える構成としている（図１ｈ）。前述の通り、有機基板にレーザー光を照射する場合、照射面側に反りが生じるが、本発明では、有機基板の両面からレーザー光を照射する構成となっているので、反りの発生がなくなる。また、一つの半導体装置の構成する単位領域には、搭載側から形成する貫通孔と実装側から形成する貫通孔を同数か、あるいはいずれかが１、２個程度多くなるように配置することも可能である。
インターポーザ全体に貫通孔５ａ、５ｂを形成した後、貫通孔に銅などの導体６を充填し、搭載側銅箔２ａと実装側銅箔３ａを導通させる（図１ｉ）。その後、搭載側銅箔２ａと実装側銅箔３ａをパターニングし、チップ搭載側電極２および実装側電極３を形成してインターポーザを完成する（図１ｊ）。以上のように形成したインターポーザは、１つの半導体チップを搭載する単位領域が複数集合した構成となる。
次に、第１の実施例で説明したインターポーザを用いた半導体装置とその製造方法について説明する。第１の実施例同様、ガラスクロスを含有するエポキシ樹脂からなる厚さ０．０７ｍｍ程度の基板コア材１の両面に、それぞれ１２μｍ程度の厚さの搭載側銅箔２ａ、実装側銅箔３ａが形成された基板を用意する（図１ａ）。次に搭載側銅箔２ａ上及び実装側銅箔３ａ上にホトレジスト４を全面塗布し、貫通孔形成予定領域の銅箔を露出するようにパターニングする。本発明では、搭載側銅箔２ａの貫通孔形成予定領域を露出するようにパターニングするため、搭載側銅箔２ａ側の露光（図１ｃ）と実装側銅箔３ａ側の露光（図１ｄ）を行う必要がある。
ホトレジスト４をパターニングした後、露出する搭載側銅箔２ａの一部及び実装側銅箔３ａの一部をエッチング除去する（図１ｅ）。そして、半導体チップ搭載側に露出する基板コア材１にレーザー光を照射し、貫通孔５を形成する（図１ｆ）。さらに実装側に露出する基板コア材１にレーザ光を照射し、貫通孔５を形成する（図１ｇ）。
インターポーザ全体に貫通孔５ａ、５ｂを形成した後、貫通孔に銅などの導体６を充填し、搭載側銅箔２ａと実装側銅箔３ａを導通させる（図１ｉ）。その後、搭載側銅箔２ａと実装側銅箔３ａをパターニングし、チップ搭載側電極２および実装側電極３を形成してインターポーザを完成する（図１ｋ）。
次に、一つの半導体装置を構成する単位領域のチップ搭載側電極２に、それぞれ半導体チップ７上に形成した電極８（図２ではバンプ電極となる）を接続する。インターポーザ上に形成されたチップ搭載側電極２に半導体チップを搭載した後、全面を封止樹脂で封止する。その後、例えばダイシングソーを用いて切断することにより個片化し、複数の半導体装置（図２）を形成することができる。
このように形成された半導体装置の断面図を図２に示す。図２（ａ）は断面図を示し、図２（ｂ）はチップ搭載側電極２を、図２（ｃ）は実装側電極３をそれぞれ示している。図２（ａ）の９は樹脂部である。本発明の半導体装置は、半導体チップ搭載側から形成された貫通孔５ａと、実装側から形成された貫通孔５ｂが、１つの半導体装置の含まれていることがわかる。図２に示す例では、１つの半導体装置に６個の貫通孔が形成されており、貫通孔５ａと貫通孔５ｂがそれぞれ３個ずつ形成されている。このようにそれぞれの貫通孔の数を同数程度にすると、１つの半導体装置を構成するインターポーザの反りもなくなる。なお、１つの半導体装置に形成される貫通孔の数が奇数個の場合には、いずれかの貫通孔を１個多くなるように構成することで、反りの発生を小さくすることが可能となる。
本発明では、薄いインターポーザを用いることにより、半導体装置の薄型化が可能となる。また、インターポーザに反りがないため、半導体チップをチップ搭載側電極に実装する工程、樹脂封止工程、切断工程において、位置ズレ等の発生がなく、歩留まり良く半導体装置を形成することができる。
１；基板コア材、２；チップ搭載側電極、２ａ；搭載側銅箔、３；実装側電極、３ｂ；実装側銅箔、４；ホトレジスト、５、５ａ、５ｂ；貫通孔、６；導体、７；半導体チップ、８；電極、９；樹脂部
Claims (4)
- 複数の半導体チップを搭載し、個片化して半導体装置を形成するために用いられるインターポーザであって、
基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記基板コア材を貫通する貫通孔と、該貫通孔内に形成された前記チップ搭載側電極と前記実装側電極とを接続する導体とを備え、
前記貫通孔は、レーザー光の照射により前記他方の主面側から前記基板コア材が除去されて前記チップ搭載側電極に達する第１の貫通孔と、レーザー光の照射により前記一方の主面側から前記基板コア材が除去されて前記実装側電極に達する第２の貫通孔とからなり、
１つの前記半導体装置を構成する単位領域に、前記第１の貫通孔および前記第２の貫通孔が同数程度配置していることを特徴とするインターポーザ。 - 基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記基板コア材を貫通する貫通孔と、該貫通孔内に形成された前記チップ搭載側電極と前記実装側電極とを接続する導体とを備え、複数の半導体チップを搭載し、個片化して半導体装置を形成するために用いられるインターポーザの製造方法であって、
１つの半導体装置を構成する単位領域に、
前記基板コア材の一方の主面側に前記チップ搭載側電極を形成し、該チップ搭載側電極に達する第１の貫通孔を、レーザー光の照射により前記他方の主面側から前記基板コア材が除去して形成する第１工程と、
前記基板コア材の他方の主面側に前記実装側電極を形成し、該実装側電極に達する第２の貫通孔を、レーザー光の照射により前記一方の主面側から前記基板コア材を除去して形成する第２工程とを含み、
前記第１の貫通孔と前記第２の貫通孔が同数程度配置していることを特徴とするインターポーザの製造方法。 - 基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、
前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、
レーザー光の照射により前記他方の主面側から前記基板コア材が除去された前記チップ搭載側電極に達する第１の貫通孔と、
レーザー光の照射により前記一方の主面側から前記基板コア材が除去されて前記実装側電極に達する第２の貫通孔と、
前記チップ搭載側電極に電極が接続されるように実装された半導体チップと、
前記半導体チップの樹脂封止する樹脂部とを備え、
前記第１の貫通孔と前記第２の貫通孔が同数程度配置していることを特徴とする半導体装置。 - 複数の半導体チップをインターポーザに搭載し、樹脂封止した後、個片化する半導体装置の形成方法において、
基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、レーザー光の照射により前記他方の主面側から前記基板コア材が除去され、前記チップ搭載側電極に達する第１の貫通孔と、レーザー光の照射により前記一方の主面側から前記基板コア材が除去され、前記実装側電極に達する第２の貫通孔と、前記第１の貫通孔および前記第２の貫通孔内に形成された前記チップ電極側電極と前記実装側電極とを接続する導体とを備えたインターポーザ上に、１つの半導体装置を構成する単位領域に、前記第１の貫通孔と前記第２の貫通孔が同数程度含まれるように半導体チップを実装する工程と、
前記インターポーザ上に実装した半導体チップを樹脂封止する工程と、
該樹脂封止されたインターポーザを個片化し、複数の半導体装置に分離する工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009103685A JP5630965B2 (ja) | 2009-04-22 | 2009-04-22 | インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009103685A JP5630965B2 (ja) | 2009-04-22 | 2009-04-22 | インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010258062A JP2010258062A (ja) | 2010-11-11 |
| JP5630965B2 true JP5630965B2 (ja) | 2014-11-26 |
Family
ID=43318673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009103685A Active JP5630965B2 (ja) | 2009-04-22 | 2009-04-22 | インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5630965B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6174327B2 (ja) * | 2013-01-31 | 2017-08-02 | 京セラ株式会社 | 電子素子搭載用基板および電子装置 |
| TW201517709A (zh) * | 2013-10-30 | 2015-05-01 | Subtron Technology Co Ltd | 基板結構及其製作方法 |
| JP6155421B2 (ja) * | 2014-10-06 | 2017-07-05 | 株式会社野田スクリーン | 半導体装置の製造方法および半導体装置 |
| JPWO2018181742A1 (ja) * | 2017-03-31 | 2020-02-13 | 三菱瓦斯化学株式会社 | プリント配線板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077568A (ja) * | 1998-08-28 | 2000-03-14 | Nippon Circuit Kogyo Kk | プリント配線基板の構造及びその製造方法 |
| JP2005129904A (ja) * | 2003-09-29 | 2005-05-19 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
-
2009
- 2009-04-22 JP JP2009103685A patent/JP5630965B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010258062A (ja) | 2010-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5808586B2 (ja) | インターポーザの製造方法 | |
| JP5193809B2 (ja) | 配線基板及びその製造方法 | |
| US20170236783A1 (en) | Package structure | |
| JP2005294547A (ja) | 半導体装置およびその製造方法 | |
| JP2013110151A (ja) | 半導体チップ及び半導体装置 | |
| JP5075890B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US9706663B2 (en) | Printed wiring board, method for manufacturing the same and semiconductor device | |
| JP4403977B2 (ja) | 機能素子体及びその製造方法並びに回路モジュール | |
| JP5280032B2 (ja) | 配線基板 | |
| JP2010103133A (ja) | 配線基板及びその製造方法 | |
| JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
| JP5630965B2 (ja) | インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法 | |
| US20090124048A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2004047931A (ja) | 回路素子の電極形成方法、それを用いたチップパッケージ及び多層基板 | |
| JP6417142B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008305931A (ja) | 半導体装置及びその製造方法 | |
| JP2010109274A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
| JP5592223B2 (ja) | インターポーザおよびそれを用いた半導体装置の製造方法 | |
| JP5606243B2 (ja) | 半導体装置の製造方法 | |
| WO2017208756A1 (ja) | 金属フレーム、疑似ウエハ、半導体装置、電子機器、及び、半導体装置の製造方法 | |
| WO2016098296A1 (ja) | 半導体装置及びその製造方法 | |
| JP2010098064A (ja) | 積層配線基板及びその製造方法 | |
| JP2007059950A (ja) | 半導体装置内蔵基板及びその製造方法 | |
| JP7516242B2 (ja) | 半導体装置及びその製造方法 | |
| JP5018707B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140916 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141007 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5630965 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |