JP5018707B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5018707B2
JP5018707B2 JP2008230496A JP2008230496A JP5018707B2 JP 5018707 B2 JP5018707 B2 JP 5018707B2 JP 2008230496 A JP2008230496 A JP 2008230496A JP 2008230496 A JP2008230496 A JP 2008230496A JP 5018707 B2 JP5018707 B2 JP 5018707B2
Authority
JP
Japan
Prior art keywords
manufacturing
electrode pad
wafer
semiconductor wafer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008230496A
Other languages
English (en)
Other versions
JP2010067654A (ja
Inventor
睦禎 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008230496A priority Critical patent/JP5018707B2/ja
Publication of JP2010067654A publication Critical patent/JP2010067654A/ja
Application granted granted Critical
Publication of JP5018707B2 publication Critical patent/JP5018707B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Description

本発明は、半導体装置の製造方法に関する。詳しくは、WLP(ウエハ・レベル・パッケージ)と呼ばれる半導体装置の製造方法に関する。
近年の携帯電話をはじめとする携帯用機器は、持ち運びに便利なように小さく軽くなってきている。このため、このようなセットに搭載される半導体装置にも、小型軽量化が求められてきている。半導体装置の小型軽量化のためには、いわゆるWLP(ウエハ・レベル・パッケージ)又はWL(ウエハ・レベル)−CSP(チップ・スケール・パッケージ)と呼ばれる半導体パッケージが非常に有効であり、近年さかんに各社が採用している。
WLPを採用した半導体装置の製造方法としては、例えば、特許文献1に開示された方法が知られている。特許文献1に記載の製造方法では、電極パッド付きの半導体ウエハを作製した後、半導体ウエハ上に再配線層を形成し、その後、再配線層の電極部分に外部接続用の端子を形成している。
より具体的に記述すると、まず、図9(A)に示すように、電極パッド52を有する半導体ウエハ51を準備する。次に、図9(B)に示すように、半導体ウエハ51の電極パッド52を覆っている保護膜53を含めて、半導体ウエハ51の全面(電極パッド形成面)に樹脂層54を形成した後、これをパターニングして電極パッド2の部分を露出(開口)させる。樹脂層54は、例えば10μm程度の厚さで形成する。
次に、図9(C)に示すように、半導体ウエハ51の全面に、拡散防止層と銅のシード層からなるめっき下地層55を形成する。拡散防止層は、例えばチタンによって形成する。次に、図9(D)に示すように、レジスト56をスピンコート法等により塗布した後、これをパターニングする。
次に、図10(A)に示すように、めっき下地層55の上に、銅めっきによって再配線部57を形成する。次に、図10(B)に示すように、上記レジスト56を除去した後、再配線部57以外の部分で、上記めっき下地層55をエッチングにより除去する。次に、図10(C)に示すように、感光性の液状のポリイミド樹脂をスピンコート法等で塗布することにより絶縁層58を形成した後、当該絶縁層58をパターニングして、再配線部57の電極部分を露出させる。次に、図10(D)に示すように、再配線部57の電極部分に外部接続用の端子となるはんだボール59を搭載する。
上述した半導体装置(WLP)の製造方法では、一連の工程がすべてウエハ状態で連続的に行なわれる。このため、製造のリードタイムが長くなる。また、再配線の形成などを、半導体ウエハ用の高価な製造装置(露光装置、現像装置など)を用いて行なう必要がある。
そこで、WLPを採用した半導体装置の他の製造方法として、例えば、特許文献2に開示された方法も知られている。特許文献2に記載の製造方法では、電極パッドを有する半導体ウエハと再配線用の配線基板を別々の工程で作製し、それらを接着材で貼り合わせるようにしている。
特開2004−335915号公報 特開2000−36518号公報
しかしながら、上記特許文献2に記載の製造方法においては、半導体ウエハの電極パッドをアルミニウムで形成した場合に、当該アルミニウムパッドの表面が、配線基板との貼り合わせまでに酸化する。このため、半導体ウエハの電極パッドに対し、当該パッド表面に生成された酸化膜を介して、配線基板の電極部分を接合することになる。このため、接合不良や接合部の電気抵抗の増大などを招く恐れがある。
本発明は、半導体装置の製造工程の中で、半導体ウエハと配線基板を貼り合わせる場合に、両者の電気的かつ機械的な接続を、高い信頼性をもって行なうことができる仕組みを提供することを目的とする。
本発明に係る半導体装置の製造方法は、電極パッドを有する半導体ウエハを作製するウエハ作製工程と、前記電極パッドの位置に合わせて形成された配線部を有する配線基板を作製する基板作製工程と、前記半導体ウエハと前記配線基板を貼り合わせる貼り合わせ工程と、を有し、前記ウエハ作製工程では、前記電極パッドの表面を覆う状態で酸化防止膜を形成し、前記貼り合わせ工程では、前記酸化防止膜を除去してから前記半導体ウエハと前記配線基板を貼り合わせるものである。
本発明に係る半導体装置の製造方法においては、ウエハ作製工程で電極パッドの表面を酸化防止膜で覆っておき、その後の貼り合わせ工程で、酸化防止膜を除去してから半導体ウエハと配線基板の貼り合わせを行なう。このため、電極パッドの表面に酸化膜が介在しない状態で、半導体ウエハと配線基板を貼り合わせることが可能となる。
本発明によれば、電極パッドの表面に酸化膜が介在しない状態で、半導体ウエハと配線基板を貼り合わせることができる。このため、両者の電気的かつ機械的な接続を、高い信頼性をもって行なうことができる。
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
発明を実施するための最良の形態(以下、実施の形態)については、以下の順序で説明する。
1.第1の実施の形態
2.変形例
<1.第1の実施の形態>
[製造工程の概略的な流れ]
本発明で製造対象とする半導体装置は、WLPと呼ばれる半導体パッケージであり、図1に示す工程の流れで製造される。まず、ウエハ作製工程F1と基板作製工程F2とを、別々の工程で行なう。その後、貼り合わせ工程F3と後工程F4を順に行なう。
ウエハ作製工程F1は、半導体ウエハを作製する工程である。基板作製工程F2は、再配線のための配線基板を作製する工程である。貼り合わせ工程F3は、ウエハ作製工程F1で作製された半導体ウエハと、基板作製工程F2で作製された配線基板を、貼り合わせる工程である。後工程F4は、個片化された半導体装置(WLP)を得る工程である。各々の工程F1〜F4の詳細について、後段で詳しく説明する。
本発明においては、ウエハ作製工程F1と基板作製工程F2を別工程としている。このため、半導体ウエハの作製と配線基板の作製を並行して行なうことができる。したがって、ウエハの状態で再配線の形成から個片化までの工程を直列的に連続して行なう場合に比較して、製造のリードタイムを短縮することができる。また、半導体ウエハ用の製造装置よりも安価な製造装置を使用して配線基板を作製することができる。また、基板作製工程で作製された配線基板に配線の不良が生じた場合は、その不良品を工程中から除いて(廃棄して)、良品の配線基板だけを半導体ウエハに貼り合わせることができる。このため、半導体装置の製造の歩留まりを向上させることができる。
[ウエハ作製工程:F1]
ウエハ作製工程F1では、例えばシリコン基板からなる半導体ウエハに、周知の素子形成プロセス、電極形成プロセスを適用することにより、半導体ウエハの表層部分に半導体素子を形成するとともに、半導体ウエハの表面に電極パッドと保護膜を形成する。
図2はウエハ作製工程で得られる半導体ウエハの構成を示す概略図である。図2においては、半導体ウエハ1の表面に電極パッド2が形成されている。電極パッド2は、1個の半導体装置につき、複数個ずつ形成されている。半導体ウエハ1の表面には、電極パッド2の部分を開口させた状態で保護膜3が形成されている。電極パッド2は、例えば、アルミニウムなどの金属の電極材料で形成されている。保護膜3は、例えば、窒化シリコンなどの絶縁材料で形成されている。保護膜3は、電極パッド2の周縁部を被覆し、それよりも内側のパッド部分を外部に露出するように、電極パッド2のパッド形状に合わせて窓開けされている。電極パッド2の開口寸法は、例えば80μm角に設定され、パッド厚は、例えば1〜2μmに設定されている。
電極パッド2の窓開けは、電極パッド2を覆う状態で保護膜3を形成した後、当該保護膜3を、真空チャンバを用いたドライエッチングで開口(パッド表面を露出)させることにより行なう。その際、電極パッド形成、保護膜開口、アニールなどの各工程においては、空気ではなく、フォーミング(水素/アルゴン混合還元)ガスや窒素ガスを使用する。その後、電極パッド2付きの半導体ウエハ1を大気暴露させないように、例えば図示しない真空ロボットを用いて、半導体ウエハ1を真空中でエッチング用のチャンバから成膜用のチャンバに移送する。そして、成膜用のチャンバに収容された半導体ウエハ1の全面(電極パッド形成面)に、例えばスパッタ法により、接着層5と酸化防止膜6を順に積層して形成する。
接着層5は、電極パッド2及び保護膜3と酸化防止膜6との接着性を上げるために形成されるものである。酸化防止膜6は、電極パッド2のパッド表面の酸化を防止するために、当該電極パッド2を覆う状態で形成されるものである。電極パッド2をアルミニウムで形成した場合は、酸化によって、パッド表面にアルミニウムの酸化物(Al23)が生成される。この酸化物(酸化膜)は、電気的な絶縁性が高く、機械強度が高いため、除去しにくいものとなる。また、アルミニウムは酸素に対して化学的に高い反応性を示すため、ppmオーダーの僅かな濃度の酸素でも反応し、酸化膜を生じやすいものとなる。このため、ウエハ作製工程F1の中で酸化防止膜6を形成することにより、電極パッド2の酸化を防止することができる。酸化防止膜6は、例えば、金を用いて形成する。接着層5は、例えば、チタンを用いて形成する。その場合、例えば、チタンを成膜材料として接着層5を10nmの厚みで形成した後、金を成膜材料として酸化防止膜6を10nmの厚みで形成する。このように電極パッド2をアルミニウムで形成し、酸化防止膜6を金で形成する場合は、両者の密着性を、接着層5の介在によって高めることができる。このため、酸化防止膜6の剥がれ等を防止することができる。
[基板作製工程:F2]
基板作製工程F2では、まず、図3(A)に示すように、銅箔7が片面に形成された基材8を準備する。基材8としては、有機基材、詳しくは、熱可塑性の樹脂基材、好ましくは、PEEK(ポリエーテルエーテルケトン)材を用いることとする。ここでは一例として、銅箔7の厚さは10μmとし、基材8の厚さは50μmとする。このような銅箔7付きの基材8を準備したら、図3(B)に示すように、銅箔7をパターニングすることにより、再配線となる銅の配線部(配線パターン)7aを形成する。銅箔7のパターニングは、例えば、次のような方法で行なう。まず、銅箔7を覆う状態で基材8の片面にドライフィルムをラミネートした後、当該ドライフィルムを露光、現像することで、ドライフィルムに開口部を形成する。次に、この開口部付きのドライフィルムをエッチングマスクに用いて、銅箔7をエッチングした後、ドライフィルムを基材8から剥離する。
次に、図3(C)に示すように、基材8に孔9を形成する。孔9を形成する位置は、半導体ウエハ1の電極パッド2の位置に対応させる。孔9は、配線部7aが形成されている面と反対側の面から、当該配線部7aに通じるように、基材8を厚み方向に貫通する状態で形成する。基材8への孔加工は、例えばCo2レーザ孔あけ装置を用いて行なう。孔あけ加工後は、孔9の内部に残りやすい樹脂残渣等を除去する処理(デスミヤ処理)を行なうことが望ましい。
以下に、孔あけ加工に適用する加工条件の一例を示す。
加工方式:サイクル加工
レーザのパルス幅:5μs
周波数:25kHz
レーザ出力:150W
次に、図3(D)に示すように、先ほど基材8に形成した孔9に導電性材料10を埋め込む。導電性材料10は、後述する貼り合わせ工程F3で半導体ウエハ1の電極パッド2に電気的に接続される電極部に相当するものとなる。導電性材料10としては、例えばエポキシ樹脂などの熱硬化性樹脂を含有する材料を用いることが望ましい。具体的には、例えば、銀の金属微粉末を熱硬化性樹脂と混練してペースト状にしたもの(銀ペースト)を用いることが望ましい。ただし、熱硬化性樹脂と混ぜ合わせる金属微粉末に関しては、銀以外の金属であってもよい。具体的には、金を用いた金ペースト、銅を用いた銅ペーストなどを用いることができる。はんだペーストは、加熱すると再溶融する懸念があるため、ここでは使用しないこととする。
導電性材料10の充填処理には、例えば図4に示すように、スクリーン印刷法を利用することができる。スクリーン印刷法では、基材8の孔9が設けられている側の面に、例えば、厚さ0.05mmのメタルマスクからなるスクリーンマスク11を被せる。この状態でスクリーンマスク11上に供給された導電性材料(銀ペースト等)11をスキージ12の移動により、スクリーンマスク11の開口を通して基材8の孔9に埋め込む。このとき、基材8に押し付ける方向でスキージ12を加圧すると、スクリーンマスク11の開口を通して導電性材料10が押し込まれる。このため、基材8の孔9に導電性材料10が充填された状態となる。これにより、基材8の片面に再配線用の配線部7aが形成され、かつ基材8に設けられた孔9に導電性材料10が埋め込まれた構造の配線基板15が得られる。以上の基板作製工程F2で得られた配線基板15は、孔9に埋め込まれた導電性材料10を加熱硬化させないままで(室温のままで)、次の貼り合わせ工程F3に送られる。
[貼り合わせ工程:F3]
貼り合わせ工程F3は、「貼り合わせ前処理工程」と「貼り合わせ本処理工程」の2ステップで行なわれる。
「貼り合わせ前処理工程」
貼り合わせ前処理工程においては、上述したウエハ作製工程F1で作製された半導体ウエハ1を処理の対象とする。半導体ウエハ1には電極パッド2を覆う状態で酸化防止膜6と接着層5が形成されている。そこで、貼り合わせ前処理工程では、それらの酸化防止膜6と接着層5を除去することにより、電極パッド2の表面を露出させる。酸化防止膜6と接着層5の除去は、プラズマ処理によって行なう。プラズマ処理では、真空チャンバ内で、例えば、アルゴンガスを主体としたプラズマ処理により、酸化防止膜6と接着層5を除去(エッチング)する。アルゴンガスを用いた場合は、プラズマ中のアルゴン正イオンが加速され、半導体ウエハ1の表面に衝突することになる。
ここで、上述したウエハ作製工程F1においては、半導体ウエハ1の全面(電極パッド形成面)に、接着層5と酸化防止膜6の金属材料層を積層して形成している。このため、半導体ウエハ1内のすべての電極パッド2が、電気的に短絡した状態となっている。そこで、貼り合わせ前処理工程においては、電極パッド2間の電気的な接続を断つために、図5に示すように、酸化防止膜6と接着層5をプラズマ処理によって完全に除去する。酸化防止膜6と接着層5を完全に除去するには、プラズマ処理によって除去可能な金属材料層の厚み寸法が、酸化防止膜6と接着層5を合わせた総厚(本形態例では20nm)よりも大きくなるように、処理条件(例えば、処理時間)を設定する必要がある。したがって、半導体ウエハ1から酸化防止膜6と接着層5を除去する場合は、いわゆるオーバーエッチングによって、加速されたアルゴン正イオンが電極パッド2の表面や保護膜3の表面に衝突し、そこから元素をたたき出すことになる。その結果、電極パッド2の表面や保護膜3の表面は、プラズマ処理によって凹凸がついた状態、即ち、粗面化された状態となる。また、仮に、電極パッド2の表面に極薄く酸化膜が形成されていたとしても、当該酸化膜をプラズマ処理によって除去することができる。こうして半導体ウエハ1からパッド表面を覆っている接着層5及び酸化防止膜6を除去したら、当該半導体ウエハ1を用いて直ちに貼り合わせ本処理工程に進む。
「貼り合わせ本処理工程」
貼り合わせ本処理工程においては、図6(A)に示すように、上述した基板作製工程F2で作製された配線基板15と、上記貼り合わせ前処理工程で処理された半導体ウエハ1を、位置合わせして重ね合わせる。この場合は、半導体ウエハ1に形成された電極パッド2と、配線基板15に形成された導電性材料10の埋め込み部(電極部)とが、対向するように、両者を重ね合わせる。また、半導体ウエハ1に形成された電極パッド2の位置と、当該電極パッド2の位置に対応して配線基板15に形成された導電性材料10の埋め込み部の位置を合わせる。両者の位置合わせは、例えば、半導体ウエハ1と配線基板15の双方に位置合わせ用のマークを設けておき、当該マークを用いて行なってもよい。
このように半導体ウエハ1と配線基板15を位置合わせして重ね合わせた状態で、半導体ウエハ1と配線基板15を真空中で加熱加圧することにより貼り合わせる。貼り合わせ装置としては、例えば、周知の真空加熱プレス装置を用いることができる。貼り合わせ条件は、例えば、圧力=1〜100mmHg、基板加熱温度=150〜250℃、基板加圧力=10〜100Kg重/10cm2、処理時間=30分〜2時間とする。これにより、図6(B)に示すように、半導体ウエハ1と配線基板15が熱圧着される。その際、半導体ウエハ1に形成されているLSI等の半導体素子が静電気によって破壊されないように、装置のアースや、イオナイザー等によって十分な静電気対策を行なうことが望ましい。
貼り合わせ本処理工程においては、配線基板15の孔9に埋め込まれている導電性材料10が、対応する電極パッド2に密に押し付けられた状態で、加熱により硬化する。このとき、電極パッド2の表面状態は、上記貼り合わせ前処理工程で接着層5と酸化防止膜6を除去した直後の状態であるため、酸化膜が介在していない、純粋なアルミニウム面が露出した状態となる。このため、相対応する導電性材料10と電極パッド2を、電気的かつ機械的に強固に接続させることができる。また、導電性材料10と電極パッド2を、酸化膜の介在なしに接続することから、電気的に低い抵抗で接続させることができる。さらに、電極パッド2の表面は上記貼り合わせ前処理工程のプラズマ処理で粗面化されている。このため、電極パッド2の表面が粗面化されていない場合に比較して、相対応する導電性材料10と電極パッド2を、機械的に、より強固に接続させることができる。また、一度硬化した導電性材料10は、熱硬化性樹脂を含有したものであることから、はんだ材料とは異なり、再溶融することがない。したがって、完成した半導体装置(WLP)をマザー基板等にリフロー等によって実装する場合に、導電性材料10が再溶融することを回避することができる。
半導体ウエハ1と配線基板15の貼り合わせに際しては、配線基板15の基材としてPEEK材を用いることにより、真空中での加熱加圧によってPEEK材が接着性を奏するものとなる。このため、接着材等を用いることなく、半導体ウエハ1と配線基板15を貼り合わせることができる。また、PEEK材は、真空中での加熱加圧により、半導体ウエハ1の電極パッド2等による凹凸を吸収しながら厚み方向に収縮する。このため、半導体ウエハ1に対して配線基板15を密に貼り合わせることができる。さらに、上記貼り合わせ前処理工程では、電極パッド2の表面や保護膜3の表面がプラズマ処理で粗面化されている。このため、貼り合わせ本処理工程では、粗面化に伴う接着面積の増大やアンカー効果等により、半導体ウエハ1と配線基板15を強固に貼り合わせることができる。
[後工程:F4]
後工程においては、図7(A)に示すように、外部接続用の端子部分を除いて、配線基板15の配線部7aを覆うように外装保護膜16を形成する。この場合は、外装保護膜16の開口部分が、外部接続用の端子形成部分となる。外装保護膜16の成膜材料としては、例えば、ソルダーレジストを用いることができる。その場合は、成膜材料となるソルダーレジストを、例えばスクリーン印刷法により配線基板15上に塗布した後、加熱によってソルダーレジストを硬化させることにより、配線基板15上に外装保護膜16を形成する。
次に、図7(B)に示すように、外装保護膜16の開口部分にフラックス17を塗布した後、当該フラックス17の上からはんだボール18を配線基板15上に搭載する。はんだボール18は、外部接続用の端子となるものである。配線基板15の面方向で隣り合うはんだボール18のピッチは、製造対象とする半導体装置の仕様に合わせて、例えば、500μmピッチに設定される。その後、図7(C)に示すように、リフロー処理によってはんだボール18を配線基板15に固着(はんだ付け)する。リフロー処理の後は、洗浄処理によってフラックスを除去する。
次に、図8(A)に示すように、半導体ウエハ1とこれに貼り合わせられた配線基板15を、周知のダイシング装置を用いて、ダイシングブレード19により切断する。ダイシングライン(個片化のための切断ライン)は、例えば、半導体ウエハ1に予め格子状に設定されている。その際、ダイシング前又はダイシング後に、必要に応じて、半導体ウエハ1の裏面(配線基板15の貼り合わせ面と反対側の面)を研削し、ウエハ厚を薄くしてもよい。
上記のダイシングを行なうことにより、1枚の半導体ウエハ1と配線基板15から、図8(B)に示すように、個片化された状態の半導体装置(WLP)20が複数同時に得られる。半導体装置20は、半導体ウエハ1から切り出された半導体チップ1aと、配線基板15から切り出された再配線部15aと、ソルダーレジストからなる外装保護膜16と、はんだボール18からなる外部接続端子18aとを有するものとなる。このようにして製造された半導体装置20は、その後、図示しないソート工程により、1個ずつトレイやテープに収納された状態で梱包される。
<2.変形例>
上記実施の形態においては、接着層5をチタンで形成するものとしたが、これに限らず、他の金属材料、例えば、クロムを用いて接着層5を形成してもよい。但し、ウエハ作製工程F1で半導体ウエハ1上に形成される接着層5は、その後の貼り合わせ工程F3で酸化防止膜6とともに除去する必要がある。このため、プラズマ処理で除去しやすい材料を用いて接着層5を形成することが望ましい。
上記実施の形態においては、ウエハ作製工程F1で半導体ウエハ1に形成される電極パッド2の材料として、アルミニウムを用いるとしたが、本発明はこれに限らず、アルミニウム以外の電極材料で、酸化しやすい材料であれば、同様の効果が得られる。
上記実施の形態においては、ウエハ作製工程F1で保護膜3の開口により電極パッド2の表面を露出させた後に、接着層5及び酸化防止膜6を形成するものとしたが、本発明はこれに限らない。例えば、ウエハ作製工程F1の中で、電極パッド2を含むアルミニウムの配線パターンを形成する際(保護膜3を形成する前)に、当該配線パターンを覆うように、当該配線パターンの形状に合わせて、接着層5及び酸化防止膜6を形成してもよい。その場合は、保護膜3を開口させた際に、接着層5を介して電極パッド2を覆っている酸化防止膜6が露出した状態となる。このため、上記実施の形態と同様に、電極パッド2の酸化を防止することができる。また、貼り合わせ工程F3においては、上記実施の形態と同様にプラズマ処理を行なうことにより、保護膜3の開口部分で電極パッド2を覆っている接着層5と酸化防止膜6を除去することができる。
上記実施の形態においては、外装保護膜16を後工程F4で形成するものとしたが、これに限らず、外装保護膜16を基板作製工程F3で形成してもよい。その場合は、耐熱性の高い材料で外装保護膜16を形成することが好ましい。
上記実施の形態においては、外部接続用の端子として、配線基板15にはんだボール18を取り付けるため、最終的に個片化によって得られる半導体装置のパッケージ形態は、BGA(ボール・グリッド・アレイ)タイプとなる。但し、本発明はこれに限らず、最終的に得られる半導体装置のパッケージ形態がLGA(ランド・グリッド・アレイ)タイプであってもよい。LGAタイプの半導体装置を製造する場合は、外装保護膜16の開口部分が外部接続用の端子部分となる。このため、配線基板15に外部接続用の端子(はんだボール等)を取り付ける必要がなくなる。
本発明に係る半導体装置の製造方法の工程順を示す図である。 本発明の実施の形態に係る半導体装置の製造方法に含まれるウエハ作製工程を説明する図である。 本発明の実施の形態に係る半導体装置の製造方法に含まれる基板作製工程を説明する図(その1)である。 本発明の実施の形態に係る半導体装置の製造方法に含まれる基板作製工程を説明する図(その2)である。 本発明の実施の形態に係る半導体装置の製造方法に含まれる貼り合わせ工程を説明する図(その1)である。 本発明の実施の形態に係る半導体装置の製造方法に含まれる貼り合わせ工程を説明する図(その2)である。 本発明の実施の形態に係る半導体装置の製造方法に含まれる後工程を説明する図(その1)である。 本発明の実施の形態に係る半導体装置の製造方法に含まれる後工程を説明する図(その2)である。 従来の半導体装置の製造方法の一例を説明する図(その1)である。 従来の半導体装置の製造方法の一例を説明する図(その2)である。
符号の説明
1…半導体ウエハ、2…電極パッド、3…保護膜、5…接着層、6…酸化防止膜、7a…配線部、8…基材、9…孔、10…導電性材料、15…配線基板、20…半導体装置

Claims (7)

  1. 電極パッドを有する半導体ウエハを作製するウエハ作製工程と、
    前記電極パッドの位置に合わせて形成された配線部を有する配線基板を作製する基板作製工程と、
    前記半導体ウエハと前記配線基板を貼り合わせる貼り合わせ工程と、
    を有し、
    前記ウエハ作製工程では、前記電極パッドの表面を覆う状態で酸化防止膜を形成し、
    前記貼り合わせ工程では、前記酸化防止膜を除去してから前記半導体ウエハと前記配線基板を貼り合わせる
    半導体装置の製造方法。
  2. 前記貼り合わせ工程では、プラズマ処理により、前記酸化防止膜を除去する
    請求項1記載の半導体装置の製造方法。
  3. 前記貼り合わせ工程では、前記プラズマ処理により、前記電極パッドの表面を粗面化する
    請求項2記載の半導体装置の製造方法。
  4. 前記ウエハ作製工程では、前記電極パッドの部分を開口させた状態で保護膜を形成し、
    前記貼り合わせ工程では、前記プラズマ処理により、前記保護膜の表面を粗面化する
    請求項2記載の半導体装置の製造方法。
  5. 前記ウエハ作製工程では、前記電極パッドの表面に接着層を介して前記酸化防止膜を形成する
    請求項1、2、3又は4記載の半導体装置の製造方法。
  6. 前記基板作製工程では、前記配線部を有する配線基板の基材に、前記配線部に通じる孔を形成し、当該孔を、熱硬化性樹脂を含有する導電性材料で埋め込む
    請求項1、2、3又は4記載の半導体装置の製造方法。
  7. 前記配線基板の基材にPEEK(ポリエーテルエーテルケトン)材を用い、
    前記半導体ウエハと前記配線基板を真空中で加熱加圧することにより貼り合わせる
    請求項1、2、3又は4記載の半導体装置の製造方法。
JP2008230496A 2008-09-09 2008-09-09 半導体装置の製造方法 Expired - Fee Related JP5018707B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008230496A JP5018707B2 (ja) 2008-09-09 2008-09-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008230496A JP5018707B2 (ja) 2008-09-09 2008-09-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010067654A JP2010067654A (ja) 2010-03-25
JP5018707B2 true JP5018707B2 (ja) 2012-09-05

Family

ID=42193016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008230496A Expired - Fee Related JP5018707B2 (ja) 2008-09-09 2008-09-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5018707B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220406749A1 (en) * 2020-02-28 2022-12-22 Boe Technology Group Co., Ltd. Electrical connection method for electronic element, and related apparatus thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036518A (ja) * 1998-07-16 2000-02-02 Nitto Denko Corp ウェハスケールパッケージ構造およびこれに用いる回路基板
JP2000269256A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置及びその製造方法
JP2002222898A (ja) * 2001-01-24 2002-08-09 Citizen Watch Co Ltd 半導体装置及びその製造方法
JP2004039897A (ja) * 2002-07-04 2004-02-05 Toshiba Corp 電子デバイスの接続方法
JP2006310530A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 回路装置およびその製造方法

Also Published As

Publication number Publication date
JP2010067654A (ja) 2010-03-25

Similar Documents

Publication Publication Date Title
TWI352412B (en) Multi-chip package structure and method of fabrica
JP5584011B2 (ja) 半導体パッケージの製造方法
JP4592751B2 (ja) プリント配線基板の製造方法
JP5075890B2 (ja) 半導体装置及び半導体装置の製造方法
JP2011096903A (ja) 半導体素子実装配線基板の製造方法
JP5784775B2 (ja) 半導体パッケージ及びその製造方法
JP4950743B2 (ja) 積層配線基板及びその製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2011204765A (ja) 半導体装置の製造方法及び半導体装置
JP2004335915A (ja) 半導体装置の製造方法
JP4974384B2 (ja) 半導体装置の製造方法
JP2009272512A (ja) 半導体装置の製造方法
JP2004119729A (ja) 回路装置の製造方法
JP4086607B2 (ja) 回路装置の製造方法
JP5018707B2 (ja) 半導体装置の製造方法
JP2016025281A (ja) 半導体装置及びその製造方法
JP5630965B2 (ja) インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法
JP2006041376A (ja) 回路装置の製造方法
JP5139039B2 (ja) 半導体装置及びその製造方法
JP2010010249A (ja) 半導体装置及びその製造方法
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
JP5285385B2 (ja) 積層配線基板の製造方法
JP4549692B2 (ja) 配線基板の製造方法
JP3544340B2 (ja) 半導体装置の製造方法
JP6907765B2 (ja) ファンアウト・ウエハレベルパッケージの仮固定方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100908

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees