JP5018707B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5018707B2 JP5018707B2 JP2008230496A JP2008230496A JP5018707B2 JP 5018707 B2 JP5018707 B2 JP 5018707B2 JP 2008230496 A JP2008230496 A JP 2008230496A JP 2008230496 A JP2008230496 A JP 2008230496A JP 5018707 B2 JP5018707 B2 JP 5018707B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- electrode pad
- wafer
- semiconductor wafer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Description
1.第1の実施の形態
2.変形例
[製造工程の概略的な流れ]
本発明で製造対象とする半導体装置は、WLPと呼ばれる半導体パッケージであり、図1に示す工程の流れで製造される。まず、ウエハ作製工程F1と基板作製工程F2とを、別々の工程で行なう。その後、貼り合わせ工程F3と後工程F4を順に行なう。
ウエハ作製工程F1では、例えばシリコン基板からなる半導体ウエハに、周知の素子形成プロセス、電極形成プロセスを適用することにより、半導体ウエハの表層部分に半導体素子を形成するとともに、半導体ウエハの表面に電極パッドと保護膜を形成する。
基板作製工程F2では、まず、図3(A)に示すように、銅箔7が片面に形成された基材8を準備する。基材8としては、有機基材、詳しくは、熱可塑性の樹脂基材、好ましくは、PEEK(ポリエーテルエーテルケトン)材を用いることとする。ここでは一例として、銅箔7の厚さは10μmとし、基材8の厚さは50μmとする。このような銅箔7付きの基材8を準備したら、図3(B)に示すように、銅箔7をパターニングすることにより、再配線となる銅の配線部(配線パターン)7aを形成する。銅箔7のパターニングは、例えば、次のような方法で行なう。まず、銅箔7を覆う状態で基材8の片面にドライフィルムをラミネートした後、当該ドライフィルムを露光、現像することで、ドライフィルムに開口部を形成する。次に、この開口部付きのドライフィルムをエッチングマスクに用いて、銅箔7をエッチングした後、ドライフィルムを基材8から剥離する。
以下に、孔あけ加工に適用する加工条件の一例を示す。
加工方式:サイクル加工
レーザのパルス幅:5μs
周波数:25kHz
レーザ出力:150W
貼り合わせ工程F3は、「貼り合わせ前処理工程」と「貼り合わせ本処理工程」の2ステップで行なわれる。
貼り合わせ前処理工程においては、上述したウエハ作製工程F1で作製された半導体ウエハ1を処理の対象とする。半導体ウエハ1には電極パッド2を覆う状態で酸化防止膜6と接着層5が形成されている。そこで、貼り合わせ前処理工程では、それらの酸化防止膜6と接着層5を除去することにより、電極パッド2の表面を露出させる。酸化防止膜6と接着層5の除去は、プラズマ処理によって行なう。プラズマ処理では、真空チャンバ内で、例えば、アルゴンガスを主体としたプラズマ処理により、酸化防止膜6と接着層5を除去(エッチング)する。アルゴンガスを用いた場合は、プラズマ中のアルゴン正イオンが加速され、半導体ウエハ1の表面に衝突することになる。
貼り合わせ本処理工程においては、図6(A)に示すように、上述した基板作製工程F2で作製された配線基板15と、上記貼り合わせ前処理工程で処理された半導体ウエハ1を、位置合わせして重ね合わせる。この場合は、半導体ウエハ1に形成された電極パッド2と、配線基板15に形成された導電性材料10の埋め込み部(電極部)とが、対向するように、両者を重ね合わせる。また、半導体ウエハ1に形成された電極パッド2の位置と、当該電極パッド2の位置に対応して配線基板15に形成された導電性材料10の埋め込み部の位置を合わせる。両者の位置合わせは、例えば、半導体ウエハ1と配線基板15の双方に位置合わせ用のマークを設けておき、当該マークを用いて行なってもよい。
後工程においては、図7(A)に示すように、外部接続用の端子部分を除いて、配線基板15の配線部7aを覆うように外装保護膜16を形成する。この場合は、外装保護膜16の開口部分が、外部接続用の端子形成部分となる。外装保護膜16の成膜材料としては、例えば、ソルダーレジストを用いることができる。その場合は、成膜材料となるソルダーレジストを、例えばスクリーン印刷法により配線基板15上に塗布した後、加熱によってソルダーレジストを硬化させることにより、配線基板15上に外装保護膜16を形成する。
上記実施の形態においては、接着層5をチタンで形成するものとしたが、これに限らず、他の金属材料、例えば、クロムを用いて接着層5を形成してもよい。但し、ウエハ作製工程F1で半導体ウエハ1上に形成される接着層5は、その後の貼り合わせ工程F3で酸化防止膜6とともに除去する必要がある。このため、プラズマ処理で除去しやすい材料を用いて接着層5を形成することが望ましい。
Claims (7)
- 電極パッドを有する半導体ウエハを作製するウエハ作製工程と、
前記電極パッドの位置に合わせて形成された配線部を有する配線基板を作製する基板作製工程と、
前記半導体ウエハと前記配線基板を貼り合わせる貼り合わせ工程と、
を有し、
前記ウエハ作製工程では、前記電極パッドの表面を覆う状態で酸化防止膜を形成し、
前記貼り合わせ工程では、前記酸化防止膜を除去してから前記半導体ウエハと前記配線基板を貼り合わせる
半導体装置の製造方法。 - 前記貼り合わせ工程では、プラズマ処理により、前記酸化防止膜を除去する
請求項1記載の半導体装置の製造方法。 - 前記貼り合わせ工程では、前記プラズマ処理により、前記電極パッドの表面を粗面化する
請求項2記載の半導体装置の製造方法。 - 前記ウエハ作製工程では、前記電極パッドの部分を開口させた状態で保護膜を形成し、
前記貼り合わせ工程では、前記プラズマ処理により、前記保護膜の表面を粗面化する
請求項2記載の半導体装置の製造方法。 - 前記ウエハ作製工程では、前記電極パッドの表面に接着層を介して前記酸化防止膜を形成する
請求項1、2、3又は4記載の半導体装置の製造方法。 - 前記基板作製工程では、前記配線部を有する配線基板の基材に、前記配線部に通じる孔を形成し、当該孔を、熱硬化性樹脂を含有する導電性材料で埋め込む
請求項1、2、3又は4記載の半導体装置の製造方法。 - 前記配線基板の基材にPEEK(ポリエーテルエーテルケトン)材を用い、
前記半導体ウエハと前記配線基板を真空中で加熱加圧することにより貼り合わせる
請求項1、2、3又は4記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008230496A JP5018707B2 (ja) | 2008-09-09 | 2008-09-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008230496A JP5018707B2 (ja) | 2008-09-09 | 2008-09-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010067654A JP2010067654A (ja) | 2010-03-25 |
JP5018707B2 true JP5018707B2 (ja) | 2012-09-05 |
Family
ID=42193016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008230496A Expired - Fee Related JP5018707B2 (ja) | 2008-09-09 | 2008-09-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5018707B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220406749A1 (en) * | 2020-02-28 | 2022-12-22 | Boe Technology Group Co., Ltd. | Electrical connection method for electronic element, and related apparatus thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000036518A (ja) * | 1998-07-16 | 2000-02-02 | Nitto Denko Corp | ウェハスケールパッケージ構造およびこれに用いる回路基板 |
JP2000269256A (ja) * | 1999-03-16 | 2000-09-29 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2002222898A (ja) * | 2001-01-24 | 2002-08-09 | Citizen Watch Co Ltd | 半導体装置及びその製造方法 |
JP2004039897A (ja) * | 2002-07-04 | 2004-02-05 | Toshiba Corp | 電子デバイスの接続方法 |
JP2006310530A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
-
2008
- 2008-09-09 JP JP2008230496A patent/JP5018707B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010067654A (ja) | 2010-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI352412B (en) | Multi-chip package structure and method of fabrica | |
JP5584011B2 (ja) | 半導体パッケージの製造方法 | |
JP4592751B2 (ja) | プリント配線基板の製造方法 | |
JP5075890B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2011096903A (ja) | 半導体素子実装配線基板の製造方法 | |
JP5784775B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP4950743B2 (ja) | 積層配線基板及びその製造方法 | |
JP5406572B2 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
JP2011204765A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2004335915A (ja) | 半導体装置の製造方法 | |
JP4974384B2 (ja) | 半導体装置の製造方法 | |
JP2009272512A (ja) | 半導体装置の製造方法 | |
JP2004119729A (ja) | 回路装置の製造方法 | |
JP4086607B2 (ja) | 回路装置の製造方法 | |
JP5018707B2 (ja) | 半導体装置の製造方法 | |
JP2016025281A (ja) | 半導体装置及びその製造方法 | |
JP5630965B2 (ja) | インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法 | |
JP2006041376A (ja) | 回路装置の製造方法 | |
JP5139039B2 (ja) | 半導体装置及びその製造方法 | |
JP2010010249A (ja) | 半導体装置及びその製造方法 | |
JP7347440B2 (ja) | 半導体パッケージ用配線基板の製造方法 | |
JP5285385B2 (ja) | 積層配線基板の製造方法 | |
JP4549692B2 (ja) | 配線基板の製造方法 | |
JP3544340B2 (ja) | 半導体装置の製造方法 | |
JP6907765B2 (ja) | ファンアウト・ウエハレベルパッケージの仮固定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100908 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |