JP6907765B2 - ファンアウト・ウエハレベルパッケージの仮固定方法 - Google Patents
ファンアウト・ウエハレベルパッケージの仮固定方法 Download PDFInfo
- Publication number
- JP6907765B2 JP6907765B2 JP2017131286A JP2017131286A JP6907765B2 JP 6907765 B2 JP6907765 B2 JP 6907765B2 JP 2017131286 A JP2017131286 A JP 2017131286A JP 2017131286 A JP2017131286 A JP 2017131286A JP 6907765 B2 JP6907765 B2 JP 6907765B2
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- peelable copper
- insulating layer
- wafer level
- peelable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 51
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 83
- 239000011889 copper foil Substances 0.000 claims description 71
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 238000000465 moulding Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- 239000003566 sealing material Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000007790 scraping Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 47
- 239000002184 metal Substances 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000011888 foil Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000000654 additive Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000004744 fabric Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本実施形態は、以下の工程を含む、ピーラブル銅箔を用いたファンアウト・ウエハレベルパッケージの仮固定方法である。
(a)コアの片面に、前記コアよりも一回り小さなピーラブル銅箔を貼り付け、前記ピーラブル銅箔の上に積層配線を形成する工程
(b)前記積層配線上に絶縁層を、前記ピーラブル銅箔の端部を含めて形成する工程
(c)前記絶縁層にレーザービア穴を設ける工程
(d)前記レーザービア穴を銅めっきで埋めて再配線層を形成する工程
(e)前記ピーラブル銅箔の端部を切断し、前記ピーラブル銅箔の側面を露出させる工程
(f)前記絶縁層上にチップを搭載する工程
工程(a)では、図1(a)に示すように、コア1の片面に、コア1よりも一回り小さなピーラブル銅箔2を貼り付け、ピーラブル銅箔2の上に積層配線3を形成する。
工程(b)では、図1(b)に示すように、積層配線3上に絶縁層4を、ピーラブル銅箔2の端部を含めて形成する(ラミネートする)。つまり、ピーラブル銅箔2上だけでなくコア1の外周部のピーラブル銅箔2が配置されない領域にも絶縁層4を形成することで、ピーラブル銅箔2の端部にも絶縁層4を形成する。
工程(c)では、図1(c)に示すように、絶縁層4にレーザービア穴5を設ける。レーザービア穴5は、再配線層の配線の一部となるビアホールを形成するための穴である。そして、レーザービア穴5に積層配線3を露出させる。レーザービア穴5を形成するレーザー光としては、例えば、高調波YAGレーザー、エキシマレーザー等の紫外線レーザー、炭酸ガスレーザー等の赤外線レーザーを用いることができる。
工程(d)では、図2(a)に示すように、レーザービア穴5を銅めっきで埋めて再配線層6を形成する。レーザービア穴5を銅めっきで埋めて再配線層6を形成する方法としては、例えば、公知のセミアディティブ法、MSAP(Modified Semi-Additive Process)等を用いることができる。これにより、絶縁層4に銅配線の再配線層6が形成される。
工程(e)では、図2(b)に示すように、ピーラブル銅箔2の端部を切断し、ピーラブル銅箔2の側面を露出させる。つまり、ピーラブル銅箔2の端部が切断されるように、コア1、ピーラブル銅箔2及び絶縁層4を切断する。これにより、切断面から、ピーラブル銅箔2の側面が露出する。
工程(f)では、図2(c)に示すように、絶縁層4上にチップ8を搭載する。チップ8は、半導体素子である。そして、チップ8のバンプ7を、再配線層6に形成された配線に接続する。
(g)前記絶縁層上に搭載された前記チップを封止材でモールドするモールド工程
(h)前記ピーラブル銅箔の二層の銅箔間を剥離する工程
(i)前記工程(h)の後に、前記ピーラブル銅箔の前記絶縁層側に残された銅箔をソフトエッチングする工程
工程(g)では、図3(a)に示すように、絶縁層4上に搭載されたチップ8を封止材9でモールドする(封止する)。封止材9としては、例えば、熱硬化性樹脂、熱可塑性樹脂又は感光性樹脂を用いることができる。工程(g)では、チップ8下の部分にアンダーフィルを塗布してからチップ8を封止材9でモールドしてもよい。
工程(h)では、図3(b)に示すように、工程(f)の後に、より好ましくは工程(g)の後に、ピーラブル銅箔2の二層の銅箔間を剥離する。つまり、キャリア金属箔21をコア1とともに極薄金属箔22から剥離する。ピーラブル銅箔2の剥離には、例えば、従来の機械剥離の装置を用いることができる。
工程(i)では、図3(c)に示すように、工程(h)の後に、ピーラブル銅箔2の絶縁層4側(再配線層6側)に残された極薄金属箔22をソフトエッチングする。ソフトエッチングは、例えば、希薄な硫酸過酸化水素溶液により行うことができる。そして、絶縁層4(再配線層6)から極薄金属箔22を除去して、再配線層6の積層配線3を露出させる。
Claims (6)
- ピーラブル銅箔を用いたファンアウト・ウエハレベルパッケージの仮固定方法であって、
(a)コアの片面に、前記コアよりも一回り小さなピーラブル銅箔を貼り付け、前記ピーラブル銅箔の上に積層配線を形成する工程。
(b)前記積層配線上に絶縁層を、前記ピーラブル銅箔の端部を含めて形成する工程。
(c)前記絶縁層にレーザービア穴を設ける工程。
(d)前記レーザービア穴を銅めっきで埋めて再配線層を形成する工程。
(e)前記ピーラブル銅箔の端部を切断し、前記ピーラブル銅箔の側面を露出させる工程。
(f)前記絶縁層上にチップを搭載する工程、
(h)前記ピーラブル銅箔の二層の銅箔間を剥離する工程を含み、
前記(h)の前に、前記コアの端部をざぐることにより薄くする、ファンアウト・ウエハレベルパッケージの仮固定方法。 - ピーラブル銅箔を用いたファンアウト・ウエハレベルパッケージの仮固定方法であって、
(a)コアの片面に、前記コアよりも一回り小さなピーラブル銅箔を貼り付け、前記ピーラブル銅箔の上に積層配線を形成する工程。
(b)前記積層配線上に絶縁層を、前記ピーラブル銅箔の端部を含めて形成する工程。
(c)前記絶縁層にレーザービア穴を設ける工程。
(d)前記レーザービア穴を銅めっきで埋めて再配線層を形成する工程。
(e)前記ピーラブル銅箔の端部を切断し、前記ピーラブル銅箔の側面を露出させる工程。
(f)前記絶縁層上にチップを搭載する工程、
(h)前記ピーラブル銅箔の二層の銅箔間を剥離する工程を含み、
前記(h)の前に、前記銅箔の端部をソフトエッチすることにより窪ませる、ファンアウト・ウエハレベルパッケージの仮固定方法。 - (g)前記絶縁層上に搭載された前記チップを封止材でモールドするモールド工程を含む、請求項1又は2に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
- (i)前記工程(h)の後に、前記ピーラブル銅箔の前記絶縁層側に残された銅箔をソフトエッチングする工程を含む、請求項1〜3の何れか一項に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
- 前記工程(a)の際に、前記積層配線のボールグリッドアレイパッドとなる部分に、Au及びNiの順序でめっきを行い、
前記工程(i)の後に、Auがボールグリッドアレイパッドの表面になる、請求項4に記載のファンアウト・ウエハレベルパッケージの仮固定方法。 - パネルレベルパッケージの製造に用いられる、請求項1〜5の何れか一項に記載のファンアウト・ウエハレベルパッケージの仮固定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017131286A JP6907765B2 (ja) | 2017-07-04 | 2017-07-04 | ファンアウト・ウエハレベルパッケージの仮固定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017131286A JP6907765B2 (ja) | 2017-07-04 | 2017-07-04 | ファンアウト・ウエハレベルパッケージの仮固定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019016647A JP2019016647A (ja) | 2019-01-31 |
JP6907765B2 true JP6907765B2 (ja) | 2021-07-21 |
Family
ID=65358526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017131286A Active JP6907765B2 (ja) | 2017-07-04 | 2017-07-04 | ファンアウト・ウエハレベルパッケージの仮固定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6907765B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022077390A (ja) | 2020-11-11 | 2022-05-23 | 味の素株式会社 | 回路基板の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1791311B (zh) * | 2004-12-01 | 2012-02-22 | 新光电气工业株式会社 | 制造电路基板的方法和制造电子部件封装结构的方法 |
JP2006186321A (ja) * | 2004-12-01 | 2006-07-13 | Shinko Electric Ind Co Ltd | 回路基板の製造方法及び電子部品実装構造体の製造方法 |
JP5526746B2 (ja) * | 2009-12-04 | 2014-06-18 | 凸版印刷株式会社 | 多層基板の製造方法及び支持基板 |
JP2011199077A (ja) * | 2010-03-19 | 2011-10-06 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
JP2014072494A (ja) * | 2012-10-01 | 2014-04-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2015211146A (ja) * | 2014-04-28 | 2015-11-24 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
US9799622B2 (en) * | 2014-06-18 | 2017-10-24 | Dyi-chung Hu | High density film for IC package |
US9263373B2 (en) * | 2014-06-18 | 2016-02-16 | Dyi-chung Hu | Thin film RDL for nanochip package |
JP2016219530A (ja) * | 2015-05-18 | 2016-12-22 | 凸版印刷株式会社 | 配線基板及びその製造方法 |
KR102109569B1 (ko) * | 2015-12-08 | 2020-05-12 | 삼성전자주식회사 | 전자부품 패키지 및 이를 포함하는 전자기기 |
-
2017
- 2017-07-04 JP JP2017131286A patent/JP6907765B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019016647A (ja) | 2019-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2672789B1 (en) | Ultrathin buried die module and method of manufacturing thereof | |
JP4093186B2 (ja) | 半導体装置の製造方法 | |
US7882626B2 (en) | Method of manufacturing wiring board having a semiconductor thereon | |
WO1995026047A1 (en) | Semiconductor package manufacturing method and semiconductor package | |
JP2013243345A5 (ja) | ||
JP2005216935A (ja) | 半導体装置およびその製造方法 | |
JP5289832B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9949372B2 (en) | Printed wiring board and method for manufacturing the same | |
JP2001506057A (ja) | 集積回路パッケージ用チップスケールボールグリッドアレイ | |
JP2017038044A (ja) | 配線基板及びその製造方法と電子部品装置 | |
JP2002353361A (ja) | 半導体装置及びその製造方法 | |
JP2004119727A (ja) | 回路装置の製造方法 | |
JP2009272512A (ja) | 半導体装置の製造方法 | |
US20090183906A1 (en) | Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same | |
JP6907765B2 (ja) | ファンアウト・ウエハレベルパッケージの仮固定方法 | |
JP2004119730A (ja) | 回路装置の製造方法 | |
JP4062305B2 (ja) | 半導体装置の製造方法 | |
JP4321758B2 (ja) | 半導体装置 | |
JP2001274184A (ja) | 回路装置の製造方法 | |
JP2002270711A (ja) | 半導体装置用配線基板およびその製造方法 | |
JP4341328B2 (ja) | 半導体装置の製造方法 | |
JP2005243986A (ja) | 配線基板の製造方法 | |
JP4549693B2 (ja) | 配線基板の製造方法 | |
JP2011243800A (ja) | 半導体装置の製造方法 | |
JP3639495B2 (ja) | 回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210614 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6907765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |