JP4341328B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4341328B2
JP4341328B2 JP2003270881A JP2003270881A JP4341328B2 JP 4341328 B2 JP4341328 B2 JP 4341328B2 JP 2003270881 A JP2003270881 A JP 2003270881A JP 2003270881 A JP2003270881 A JP 2003270881A JP 4341328 B2 JP4341328 B2 JP 4341328B2
Authority
JP
Japan
Prior art keywords
conductor pattern
semiconductor chip
layer
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003270881A
Other languages
English (en)
Other versions
JP2005026631A (ja
Inventor
英俊 草野
敦士 中条
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003270881A priority Critical patent/JP4341328B2/ja
Publication of JP2005026631A publication Critical patent/JP2005026631A/ja
Application granted granted Critical
Publication of JP4341328B2 publication Critical patent/JP4341328B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、剥離体から転写された導体パターンを有する半導体装置及びその製造方法に関し、更に詳しくは、導体パターン間を埋め且つ少なくとも導体パターンと半導体チップとの接合部を覆う絶縁樹脂材によって、剥離体から剥離後の導体パターンを支えるようにした半導体装置及びその製造方法に関する。
近年、携帯電話機やPDA(Personal Digital Assistant)、ノート型コンピュータ等の電子機器の小型化、高機能化に伴い、これらを構成する電子部品の高密度実装化が不可欠となっている。従来より、電子部品の高密度実装化は、電子部品の小型化による部品端子のファインピッチ化や、電子部品が実装される配線基板上の導体パターンの微細化等によって進められてきた。
また、導体パターンを形成する方法として、従来より、剥離体を用いた転写法が知られている。この転写法による配線基板の製造プロセスは、主として、剥離体の一表面に導体パターンを形成するパターン形成工程と、形成した導体パターンを剥離体から剥離して半導体チップと接合させる転写工程とを有している。この種の従来技術として、例えば特許文献1が知られている。
特開平10−107445号公報
しかし、従来の転写法を用いた工法では、導体パターンに半導体チップを実装し、なおかつその半導体チップの電極パッドを再配置して引き出すための外部端子を形成しようとする場合には、ビア(層間接続層)を介して接続された2つの導体パターンを必要とし、半導体装置全体としての薄型化に限界がある。
本発明は上述の問題に鑑みてなされ、その目的とするところは、薄く且つ導体パターンの寸法安定性にも優れた半導体装置及びその製造方法を提供することにある。
本発明の半導体装置は、剥離体から転写された導体パターンの、剥離体との剥離面の反対面に半導体チップが接合され、導体パターン間及び少なくとも導体パターンと半導体チップとの接合部が絶縁樹脂材で覆われてなる複数の半導体装置が積層され、互いの導体パターンどうしが、上層側の半導体装置の導体パターンの両端部を折り曲げてなる層間接続材を介して電気的に接続されていることを特徴としている。
また、本発明の他の観点に係る半導体装置は、剥離体から転写された導体パターンの、剥離体との剥離面の反対面に半導体チップが接合され、導体パターン間及び少なくとも導体パターンと半導体チップとの接合部が絶縁樹脂材で覆われてなる複数の半導体装置が積層され、互いの導体パターンどうしが、前記絶縁樹脂材に形成された接続孔に充填された導電材を介して電気的に接続されていることを特徴としている。
一方、本発明の半導体装置の製造方法は、剥離体の一表面に導体パターンを形成する工程と、その導体パターンに半導体チップを接合する工程と、導体パターン間を埋め、且つ少なくとも導体パターンと半導体チップとの接合部を覆うように剥離体の一表面の上に絶縁樹脂材を形成する工程と、剥離体を導体パターンから剥離して、導体パターンの半導体チップとの接合面の反対面を露出させる工程と、絶縁樹脂材の形成されていない導体パターンの両端部を折り曲げて層間接続材を形成する工程とを有することを特徴としている。
また、本発明の他の観点に係る半導体装置の製造方法は、剥離体の一表面に導体パターンを形成する第1の工程と、前記導体パターンに半導体チップを接合する第2の工程と、前記導体パターン間を埋め、且つ少なくとも前記導体パターンと前記半導体チップとの接合部を覆うように前記剥離体の前記一表面の上に絶縁樹脂材を形成する工程と、前記絶縁樹脂材の厚さ方向に接続孔を形成する工程と、前記接続孔に導電材を充填する工程とを経て第1の半導体装置を製造する工程と、前記第1及び第2の工程を経て第2の半導体装置を製造する工程と、前記絶縁樹脂材を挟んで前記第1及び第2の半導体装置を貼り合わせることで、前記第1及び第2の半導体装置の前記導体パターンどうしを前記導電材を介して電気的に接続する工程と、前記剥離体を前記第1及び第2の半導体装置の前記導体パターンから剥離して、前記導体パターンの前記半導体チップとの接合面の反対面を露出させる工程とを有することを特徴としている。
本発明では、導体パターンは剥離体上に形成され、その状態で導体パターンに対する半導体チップの接合及び導体パターン間を埋め、且つ少なくとも導体パターンと半導体チップとの接合部を覆う絶縁樹脂材の形成が行われる。
この後、導体パターンを剥離体から剥離すると、導体パターンは上記絶縁樹脂材によって支えられることになる。更に、導体パターンにおいて剥離体と貼り合わされていた面が露出し、この面をマザーボードや他の半導体装置との外部接続端子として機能させることができる。このようにして、1層の導体パターンの一方の面に半導体チップが接合され、他方の面を外部接続端子として機能させることのできる半導体装置が得られ、2層の導体パターンがビアを介して接続された構造に比べ半導体装置を薄くできる。
絶縁樹脂材によって導体パターンを安定して支持し、また半導体チップと導体パターンとの接合信頼を確保するためには、導体パターン間及び少なくとも導体パターンと半導体チップとの接合部が絶縁樹脂材で覆われるようにする。もちろん、半導体チップの全てが絶縁樹脂材によって覆われるようにして半導体チップの完全な保護を図ってもよい。
剥離体は、導体パターンの平面度を維持するため及びハンドリング性を向上させるための支持体として機能する。したがって、この要求に応えるべき強度等の機械的性質及び耐熱温度等の材料学的性質を具備するように構成される。
剥離体は、最終的には導体パターンから分離されて残らない。その分離を容易とするための剥離層を有していることが好ましい。剥離層としては、例えば複数の金属層を積層させた構成が挙げられる。この構成の場合には、加熱工程を経ても寸法変化や変質などが生じないという利点がある。
また、他の剥離層の構成として、剥離されるべき表面の所定部位に離型剤が塗布された樹脂層が挙げられる。更に、他の剥離層として熱発泡層を用いてもよく、この場合、所定温度への加熱処理により熱発泡層を発泡させて転写用支持体の剥離が可能である。
あるいは、剥離層は設けずに、剥離体を溶解させて、導体パターンから分離させてもよい。
また、剥離体に導電性をもたせれば、アディティブ法によるパターンめっき技術を用いてファインピッチな導体パターンを形成できる。
本発明に係る半導体装置は、半導体チップが接合された導体パターンの積層構造を有している。各半導体装置間の電気的接続の方法として、導体パターンの一部を折り曲げてなる層間接続材を用いる構造、又は、絶縁樹脂材を厚さ方向に貫通する接続孔に充填された導電材を用いる方法が用いられる。
本発明によれば、剥離体の一表面に導体パターンを形成し、その導体パターンに半導体チップを接合し、更に導体パターン間を埋め、且つ少なくとも導体パターンと半導体チップとの接合部を覆うように剥離体の一表面の上に絶縁樹脂材を形成してから、剥離体を導体パターンから剥離して、導体パターンの半導体チップとの接合面の反対面を露出させて各層の半導体装置を得るので、既存の設備を用いた簡単な工程にて薄く且つ導体パターンの寸法安定性に優れた半導体装置が得られる。この結果、低コストで信頼性に優れた薄型の積層構造の半導体装置が得られる。
[第1の実施形態(参考例)
本実施形態では半導体チップの実装形態の一例としてフリップチップ方式で半導体チップが導体パターンに接合された半導体装置及びその製造方法について説明する。
(図1Aの工程)
支持体1の一表面の全面に剥離層2が形成されてなる剥離体を作製する。支持体1は例えば銅材料からなり、以下の工程中におけるハンドリングに必要とされる機械的性質または材料学的性質を具備するように構成される。厚さは、例えば140μmである。
剥離層2は、例えば支持体1上に積層されるCr層とこのCr層の上に積層される(Ni−Co)層から構成される。剥離層2は支持体1を給電体とした電気めっき法で形成される。あるいは、支持体1と剥離層2とを圧延ローラなどを用いて貼り合わせてもよい。
剥離層2を構成するCr層と(Ni−Co)層は、例えば320℃ほどの温度でも金属接合しない特性を有し、したがって、途中に熱プレスを受ける工程(半導体チップの接合工程など)があっても、後述するようにCr層と(Ni−Co)層との境界で簡単に剥離することができる。
(図1Bの工程)
剥離層2上にめっきレジスト3を形成する。具体的には、先ず、剥離層2の表面である(Ni−Co)層の表面にレジスト膜を全面的に形成した後、そのレジスト膜に露光及び現像を施して所望の形状にパターニングしてめっきレジスト3を形成する。
(図1Cの工程)
剥離体を給電体に、めっきレジスト3をマスクとしたパターンめっきを行い、剥離層2上に例えば銅材料からなる導体パターン4を形成する。
(図1Dの工程)
上記めっきレジスト3をそのままマスクとして用い、導体パターン4の表面に金属膜5を例えばめっき法で形成する。金属膜5は、例えばNi, Au, Ag, Sn, Sn-Pb, Sn-Agなどからなり、後述する半導体チップとの接合性を向上させる役割を担う。
(図1Eの工程)
以上の導体パターン4及び金属膜5が形成された後、不要となっためっきレジスト3を剥離層2上から除去する。
一般に、ウェットエッチング法によって導体膜の不要部分を除去し導体パターンを形成する方法(サブトラクティブ法)に比べて、電気めっき法によって必要な部分のみ導体膜を析出させて導体パターンを形成する方法(アディティブ法)の方が微細なパターンを形成することができるので、本実施形態によれば、ラインアンドスペース(line/space)が例えば10μm/10μmといったファインピッチな導体パターン4を高精度に形成することができる。
また、剥離体の全厚のほとんどを占める銅材料からなる支持体1は寸法変化が小さく、以下に続く工程中における導体パターンの寸法変化を抑制して微細な導体パターンの寸法精度を安定して保つことができる。
(図2Fの工程)
導体パターン4上に半導体チップ6をマウントする。具体的には、半導体チップ6の主面に形成された複数の電極パッドの各々に例えばNi, Au, Ag, Sn, Sn-Pb, Sn-Agなどからなる導電性バンプ7を形成し、これら導電性バンプ7を導体パターン4の上に形成された金属膜5に押し付けた状態で加熱を行うことで、導電性バンプ7は金属膜5を介して導体パターン4と金属接合される。これにより、半導体チップ6は、導電性バンプ7を介して導体パターン4と電気的に接続される。
このとき、金属膜5は導電性バンプ7と導体パターン4との間のぬれ性や接合性を高めて、より低荷重、低温での接合が行え、半導体チップ6へのダメージの軽減化が図れる。
(図2Gの工程)
半導体チップ6との接合が完了した導体パターン4を剥離体ごと金型にセットして、金型のキャビティ内に液状化した例えばエポキシ系の熱硬化樹脂を流し込んでモールド成型を行う。その後、流し込んだ樹脂を硬化させた後、剥離体を金型から離型させることで、導体パターン4間を埋め、且つ半導体チップ6と導体パターン4との接合部(導電バンプ7の周囲)を含む半導体チップ6全体を覆う絶縁樹脂材8が形成される。
(図3Hの工程)
剥離層2を構成するCr層と(Ni−Co)層との境界面に切れ込みを入れて剥離する。これにより、支持体1はCr層と共に導体パターン4から分離され、導体パターン4において半導体チップ6の接合面の反対面の表面には、剥離層2の(Ni−Co)層が残る。
(図3Iの工程)
その残った(Ni−Co)層を例えば過酸化水素系のエッチング液を用いてウェットエッチングして除去する。これにより、導体パターン4において半導体チップ6の接合面の反対面(剥離体との剥離面)が外部に露出される。
(図3Jの工程)
その露出した導体パターン4の表面に、例えばNi, Au, Ag, Sn, Sn-Pb, Sn-Agなどからなる金属膜9を形成する。この金属膜9は、マザーボードや他の半導体装置との接合性を向上させる役割を担う。そして、個片化を行うことによって、単層の導体パターン4の一方の面に半導体チップ6が接合され、反対側の他方をマザーボードや他の半導体装置との接続端子として機能させることのできる半導体装置11が得られる。
なお、個片化処理は、絶縁樹脂材8を形成した後であれば、どの段階で行っても構わない。
半導体チップ6に形成された多数の電極パッドは、導体パターン4を介して、より拡大されたピッチでもって導体パターン4における半導体チップ6との接合面の反対面へと引き出されて再配置される。このような構造が、単層の導体パターン4の表裏を利用して実現できるので半導体装置11全体の薄型化が図れる。
また、導体パターン4の形成に際しては、厚く平らな剥離体を出発材とし、アディティブ法によるパターンめっきによって、通常の半導体インターポーザ基板やTAB(tape automated bonding)テープでは不可能な10μm以下の微細な導体パターン4を形成することが可能となる。
また、剥離体(支持体1及び剥離層2)は金属材料からなるので、樹脂フィルムから構成されるものに比べて強度があり、ハンドリング時における伸縮や反りを抑制し、ファインピッチな導体パターン4を高い寸法安定性でもって扱うことができる。
更に、剥離体が金属材料からなることの利点として、熱処理や薬品を用いた処理における制約が有機材料に比べて少なく、材料や、加熱、加圧条件などの選択自由度が高い。
[第2の実施形態(参考例)
次に本発明の第2の実施形態について説明する。なお、上記第1の実施形態と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
本実施形態ではワイヤボンディング方式で半導体チップが導体パターンに接合された半導体装置及びその製造方法について説明する。図1A〜図1Eまでは上記第1の実施形態と同様にして行われる。そして、本実施形態では図1Eの工程の後以下の工程が続けられる。
(図4Fの工程)
半導体チップ6を例えば熱硬化性樹脂などのダイボンディングペーストを用いて導体パターン4上にマウントすると共に、半導体チップ6の主面に形成された複数の電極パッドと導体パターン4とをボンディングワイヤ10を用いて接合する。これにより、半導体チップ6は、ボンディングワイヤ10を介して導体パターン4と電気的に接続される。
(図4Gの工程)
半導体チップ6との接合が完了した導体パターン4を剥離体ごと金型にセットして、金型のキャビティ内に液状化した例えばエポキシ系の熱硬化樹脂を流し込んでモールド成型を行う。その後、流し込んだ樹脂を硬化させた後、剥離体を金型から離型させることで、導体パターン4間を埋め、且つ半導体チップ6と導体パターン4との接合部(ボンディングワイヤ10と半導体チップ6の電極パッドとの接合部、ボンディングワイヤ10と導体パターン4との接合部)を含む半導体チップ6全体を覆う絶縁樹脂材8が形成される。
(図5Hの工程)
剥離層2を構成するCr層と(Ni−Co)層との境界面に切れ込みを入れて剥離する。これにより、支持体1はCr層と共に導体パターン4から分離され、導体パターン4において半導体チップ6の接合面の反対面の表面には、剥離層2の(Ni−Co)層が残る。
(図5Iの工程)
その残った(Ni−Co)層を例えば過酸化水素系のエッチング液を用いてウェットエッチングして除去する。これにより、導体パターン4において半導体チップ6の接合面の反対面(剥離体との剥離面)が外部に露出される。
(図5Jの工程)
その露出した導体パターン4の表面に、例えばNi, Au, Ag, Sn, Sn-Pb, Sn-Agなどからなる金属膜9を形成する。この金属膜9は、マザーボードや他の半導体装置との接合性を向上させる役割を担う。そして、個片化を行うことによって、単層の導体パターン4の一方の面に半導体チップ6が接合され、反対側の他方をマザーボードや他の半導体装置との接続端子として機能させることのできる半導体装置12が得られる。なお、本実施形態においても、個片化処理は、絶縁樹脂材8を形成した後であれば、どの段階で行っても構わない。
本実施形態においても、半導体チップ6に形成された多数の電極パッドは、より拡大されたピッチでもって導体パターン4における半導体チップ6との接合面の反対面へと引き出されて再配置される。このような構造が、単層の導体パターン4の表裏を利用して実現できるので半導体装置11全体の薄型化が図れる。その他、上記第1の実施形態で述べたことと同様な効果が得られる。
[第3の実施形態(参考例)
次に本発明の第3の実施形態について説明する。なお、上記第1の実施形態と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
(図6Aの工程)
支持体1の一表面の全面に剥離層2が形成されてなる剥離体を作製し、その剥離層2の上に導体パターン形成膜13を形成する。支持体1は例えば銅材料からなり、以下の工程中におけるハンドリングに必要とされる機械的性質または材料学的性質を具備するように構成される。厚さは、例えば140μmである。
剥離層2は、例えば支持体1上に積層されるCr層とこのCr層の上に積層される(Ni−Co)層から構成される。導体パターン形成膜13は例えば銅材料から構成される。剥離層2及びこの上に形成される導体パターン形成膜13は支持体1を給電体とした電気めっき法で形成される。あるいは、支持体1、剥離層2、および導体パターン形成膜13を圧延ローラなどを用いて貼り合わせてもよい。
剥離層2を構成するCr層と(Ni−Co)層は、例えば320℃ほどの温度でも金属接合しない特性を有し、したがって、途中に熱プレスを受ける工程(半導体チップの接合工程など)があっても、Cr層と(Ni−Co)層との境界で簡単に剥離することができる。
(図6Bの工程)
導体パターン形成膜13上にエッチングレジスト14を形成する。具体的には、先ず、導体パターン形成膜13の表面にレジスト膜を全面的に形成した後、そのレジスト膜に露光及び現像を施して所望の形状にパターニングしてエッチングレジスト14を形成する。
(図6Cの工程)
エッチングレジスト14をマスクとして、例えばアルカリ系のエッチング液を用いて銅材料からなる導体パターン形成膜13のみをエッチングする。これにより、導体パターン15が得られる。
(図6Dの工程)
導体パターン15上に残っているエッチングレジスト14を除去する。
(図6Eの工程)
導体パターン15間から露出している剥離層2上に図示しないめっきレジストを形成した後、そのめっきレジストをマスクとして、導体パターン15の表面に金属膜5を例えばめっき法で形成する。金属膜5は、例えばNi, Au, Ag, Sn, Sn-Pb, Sn-Agなどからなり、後述する半導体チップとの接合性を向上させる役割を担う。
以降、上記第1の実施形態と同様な図2〜図3の工程、あるいは第2の実施形態と同様な図4〜図5の工程が行われて、上記第1あるいは第2の実施形態と同様な半導体装置が得られる。
本実施形態では、ウェットエッチング法によって導体膜の不要部分を除去し導体パターン15を形成するので、電気めっき法によって必要な部分のみ導体膜を析出させて導体パターンを形成する方法に比べて低コストで行える。
[第4の実施の形態(参考例)
次に本発明の第4の実施形態について説明する。なお、上記第1の実施形態と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
図1A〜図2Gまでは、上記第1の実施形態と同様にして進められ、図10Aに示す状態に至る。その後、本実施形態では図10B、Cに示す工程が行われる。
(図10Bの工程)
支持体1の剥離に際して、全部を剥離するのではなくその一部を残す。例えばアルカリ系エッチング液を用いたウェットエッチングによって、銅材料からなる支持体1を部分的に除去し、絶縁樹脂材8の形成されていない導体パターン4の両端部に対応する位置にある部分を残し、これを層間接続材1aとして機能させる。
(図10Cの工程)
すなわち、図10Cに示すように、上記図10Bで得られた半導体装置20aを、第1の実施形態と同工程で得られる半導体装置20bの上に重ねて、上記層間接続材1aの下端部を例えばはんだ19を介して半導体装置20bの金属膜5に接合させる。
これにより、互いの導体パターン4どうしが層間接続材1aを介して電気的に接続された、すなわち半導体チップ6どうしが層間接続材1aを介して電気的に接続された半導体装置20が得られる。層間接続材1aは別途形成することなく、支持体1の剥離の際に一部を残すことで得られ、工程の簡略化及びコスト低減が図れる。なお、積層させる半導体装置は2個に限らずそれ以上であってもよい。
[第5の実施の形態]
次に本発明の第5の実施形態について説明する。なお、上記第1の実施形態と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
上記第1の実施形態と同様にして、図11Aに示す半導体装置21aを得た後、本実施形態では図11B、Cに示す工程が行われる。
(図11Bの工程)
絶縁樹脂材8の形成されていない、金属膜5、導体パターン4、金属膜9からなる積層体の両端部を、半導体チップ6の接合面の反対面側に折り曲げ、この折り曲げられた部分を層間接続材23として機能させる。
(図11Cの工程)
すなわち、図11Cに示すように、上記図11Bで得られた半導体装置21aを、第1の実施形態と同工程で得られる半導体装置21bの上に重ねて、上層側の半導体装置21aの上記層間接続材23の下端部を例えばはんだ19を介して半導体装置21bの金属膜5に接合させる。
これにより、互いの導体パターン4どうしが層間接続材23を介して電気的に接続された、すなわち半導体チップ6どうしが層間接続材23を介して電気的に接続された積層構造の半導体装置21が得られる。
層間接続材23として機能する金属膜5、導体パターン4、金属膜9からなる積層体の厚さは上述した剥離体からの転写法を用いることで非常に薄く(例えば数μm〜20μmほど)できる。したがって、層間接続材23に外部から応力が作用した場合に層間接続材23を撓ませるような動きをさせることができ、層間接続材23の下端部と、他の半導体装置21bの金属膜5との接合部にかかる負荷を軽減させて接合信頼性の向上が図れる。なお、積層させる半導体装置は2個に限らずそれ以上であってもよい。
[第6の実施の形態]
次に本発明の第6の実施形態について説明する。なお、上記第1の実施形態と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
図1A〜図2Gまでは上記第1の実施形態と同様にして進められ、その後、図12、図13に示す工程が行われる。
(図12Aの工程)
絶縁樹脂材8に部分的に接続孔をあけた後その接続孔内を導電材22で充填する。接続孔は例えばドリルやレーザなどで、金属膜5に達するように絶縁樹脂材8の厚さ方向にあけられる。導電材22は例えば剥離体を給電体としためっき法にて形成される。
(図12Bの工程)
上記図12Aで得られる積層体に、絶縁樹脂材8を挟んで、上記図1A〜図2Fと同工程にて得られるまだ絶縁樹脂材でモールドする前の積層体を貼り合わせる。これにより、導電材22は両積層体の金属膜5どうしを接続し、両積層体の導体パターン4どうしが導電材22を介して電気的に接続される。また、図12Aで得られる積層体に形成された絶縁樹脂材8は半硬化状態であり、よってその絶縁樹脂材8中に他の積層体の半導体チップ6が埋め込まれる。
(図13Cの工程)
絶縁樹脂材8を本硬化させた後、上記第1の実施形態と同様にして、両面に形成されたそれぞれの支持体1及び剥離層2を剥離する。
(図13Dの工程)
上記工程で外部に露出された両面それぞれの導体パターン4の表面に、上記第1の実施形態と同様にして、金属膜9を形成する。これにより、絶縁樹脂材8内に2個の半導体チップ6が収められ、且つ絶縁樹脂材8の両面側に、半導体チップ6に形成された電極パッドのピッチを拡大した電極を取り出せる。なお、半導体チップ6は2個に限らずそれ以上であってもよい。
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
フリップチップ方式の実装形態において、半導体チップ6の全てを絶縁樹脂材8で覆うことに限らず、図7に示すように、半導体チップ6の下方の空間に部分的に絶縁樹脂材8を流し込んで、少なくとも半導体チップ6と導体パターン4との接続を担う導電性バンプ7の周囲が絶縁樹脂材8で覆われるようにすればよい。
また、フリップチップ方式の実装形態において、導体パターン4が半導体チップ6の平面寸法より広がるファンアウト型に限らず、図8に示すように導体パターン4が半導体チップ6の平面寸法内に収まるファンイン型の半導体チップ17としてもよい。
また、ワイヤボンディング方式の実装形態において、図9に示すように、半導体チップ6aの上に他の半導体チップ6bが例えばダイボンディングペーストで接合された半導体装置18としてもよい。もちろん、半導体チップは2個に限らずそれ以上を積層させてもよい。
また、支持体1としては、金属に限らず、ガラスや半導体ウェーハなどであってもよい。この場合、その支持体に無電解めっき法あるいはスパッタリング法にて、例えばNi層、(Ni−P)層、Cr層などを剥離層2として形成する。
また、剥離層2としては、上記実施形態に示す構成に限らず、例えば、Cr層1層で構成したり、あるいはNi層1層で構成したり、あるいはCr層と(Ni−Cr)層との2層構造、Cr層とNi層との2層構造であってもよい。
本発明の第1の実施形態に係る半導体装置の製造工程を示す断面図である。 図1に続く工程を示す断面図である。 図2に続く工程を示す断面図である。 本発明の第2の実施形態に係る半導体装置の製造工程を示す断面図である。 図4に続く工程を示す断面図である。 本発明の第3の実施形態に係る半導体装置の製造工程を示す断面図である。 変形例による半導体装置の製造工程を示す断面図である。 他変形例による半導体装置の断面図である。 更なる他変形例による半導体装置の断面図である。 本発明の第4の実施形態に係る半導体装置の製造工程を示す断面図である。 本発明の第5の実施形態に係る半導体装置の製造工程を示す断面図である。 本発明の第6の実施形態に係る半導体装置の製造工程を示す断面図である。 図12に続く工程を示す断面図である。
符号の説明
1・・・支持体
1a・・・層間接続材
2・・・剥離層
3・・・めっきレジスト
4・・・導体パターン
6・・・半導体チップ
6a,6b・・・半導体チップ
8・・・絶縁樹脂材
11・・・半導体装置
12・・・半導体装置
14・・・エッチングレジスト
15・・・導体パターン
17・・・半導体装置
18・・・半導体装置
20,20a,20b・・・半導体装置
21,21a,21b・・・半導体装置

Claims (2)

  1. 剥離体の一表面に導体パターンを形成する工程と、
    前記導体パターンに半導体チップを接合する工程と、
    前記導体パターン間を埋め、且つ少なくとも前記導体パターンと前記半導体チップとの接合部を覆うように前記剥離体の前記一表面の上に絶縁樹脂材を形成する工程と、
    前記剥離体を前記導体パターンから剥離して、前記導体パターンの前記半導体チップとの接合面の反対面を露出させる工程と、
    前記絶縁樹脂材の形成されていない前記導体パターンの両端部を折り曲げて層間接続材を形成する工程とを有する
    半導体装置の製造方法。
  2. 前記導体パターンを導電性の前記剥離体にパターンめっきにて形成する
    請求項に記載の半導体装置の製造方法。
JP2003270881A 2003-07-04 2003-07-04 半導体装置の製造方法 Expired - Fee Related JP4341328B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003270881A JP4341328B2 (ja) 2003-07-04 2003-07-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003270881A JP4341328B2 (ja) 2003-07-04 2003-07-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005026631A JP2005026631A (ja) 2005-01-27
JP4341328B2 true JP4341328B2 (ja) 2009-10-07

Family

ID=34190713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003270881A Expired - Fee Related JP4341328B2 (ja) 2003-07-04 2003-07-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4341328B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198977A (ja) * 2010-03-19 2011-10-06 Sumitomo Metal Mining Co Ltd 半導体装置の製造方法
JP6044936B2 (ja) * 2013-04-24 2016-12-14 Shマテリアル株式会社 半導体素子搭載用基板の製造方法
JP5846655B2 (ja) * 2014-02-05 2016-01-20 Shマテリアル株式会社 半導体装置の製造方法
JP6851239B2 (ja) * 2017-03-29 2021-03-31 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2005026631A (ja) 2005-01-27

Similar Documents

Publication Publication Date Title
KR100437436B1 (ko) 반도체패키지의제조법및반도체패키지
US9258899B2 (en) Method of fabricating a wiring board
JP4592751B2 (ja) プリント配線基板の製造方法
JP4361826B2 (ja) 半導体装置
JP5649490B2 (ja) 配線基板及びその製造方法
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP4345808B2 (ja) 半導体装置の製造方法
TWI479971B (zh) 佈線板,其製造方法及具有佈線板之半導體裝置
US7329957B2 (en) Circuit device and manufacturing method thereof
JP4052915B2 (ja) 回路装置の製造方法
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
JP2003522401A (ja) 積層型集積回路パッケージ
US9698094B2 (en) Wiring board and electronic component device
KR100622514B1 (ko) 회로 장치의 제조 방법
JP4341328B2 (ja) 半導体装置の製造方法
KR100639737B1 (ko) 회로 장치의 제조 방법
JP2008182039A (ja) 多層配線板およびその製造方法
JP2002151853A (ja) 多層配線基板とその製造方法
JP2009004813A (ja) 半導体搭載用配線基板
JP4549692B2 (ja) 配線基板の製造方法
JP4549693B2 (ja) 配線基板の製造方法
JP4193479B2 (ja) 素子実装基板の製造方法
JP2005026636A (ja) 半導体装置及びその製造方法
JP5880036B2 (ja) 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板
KR101098994B1 (ko) 무기판 반도체 칩 패키지 제조 방법 및 이를 이용하여 제조된 무기판 반도체 칩 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060612

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees