JP4341328B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4341328B2 JP4341328B2 JP2003270881A JP2003270881A JP4341328B2 JP 4341328 B2 JP4341328 B2 JP 4341328B2 JP 2003270881 A JP2003270881 A JP 2003270881A JP 2003270881 A JP2003270881 A JP 2003270881A JP 4341328 B2 JP4341328 B2 JP 4341328B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- semiconductor chip
- layer
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本実施形態では半導体チップの実装形態の一例としてフリップチップ方式で半導体チップが導体パターンに接合された半導体装置及びその製造方法について説明する。
支持体1の一表面の全面に剥離層2が形成されてなる剥離体を作製する。支持体1は例えば銅材料からなり、以下の工程中におけるハンドリングに必要とされる機械的性質または材料学的性質を具備するように構成される。厚さは、例えば140μmである。
剥離層2上にめっきレジスト3を形成する。具体的には、先ず、剥離層2の表面である(Ni−Co)層の表面にレジスト膜を全面的に形成した後、そのレジスト膜に露光及び現像を施して所望の形状にパターニングしてめっきレジスト3を形成する。
剥離体を給電体に、めっきレジスト3をマスクとしたパターンめっきを行い、剥離層2上に例えば銅材料からなる導体パターン4を形成する。
上記めっきレジスト3をそのままマスクとして用い、導体パターン4の表面に金属膜5を例えばめっき法で形成する。金属膜5は、例えばNi, Au, Ag, Sn, Sn-Pb, Sn-Agなどからなり、後述する半導体チップとの接合性を向上させる役割を担う。
以上の導体パターン4及び金属膜5が形成された後、不要となっためっきレジスト3を剥離層2上から除去する。
導体パターン4上に半導体チップ6をマウントする。具体的には、半導体チップ6の主面に形成された複数の電極パッドの各々に例えばNi, Au, Ag, Sn, Sn-Pb, Sn-Agなどからなる導電性バンプ7を形成し、これら導電性バンプ7を導体パターン4の上に形成された金属膜5に押し付けた状態で加熱を行うことで、導電性バンプ7は金属膜5を介して導体パターン4と金属接合される。これにより、半導体チップ6は、導電性バンプ7を介して導体パターン4と電気的に接続される。
半導体チップ6との接合が完了した導体パターン4を剥離体ごと金型にセットして、金型のキャビティ内に液状化した例えばエポキシ系の熱硬化樹脂を流し込んでモールド成型を行う。その後、流し込んだ樹脂を硬化させた後、剥離体を金型から離型させることで、導体パターン4間を埋め、且つ半導体チップ6と導体パターン4との接合部(導電バンプ7の周囲)を含む半導体チップ6全体を覆う絶縁樹脂材8が形成される。
剥離層2を構成するCr層と(Ni−Co)層との境界面に切れ込みを入れて剥離する。これにより、支持体1はCr層と共に導体パターン4から分離され、導体パターン4において半導体チップ6の接合面の反対面の表面には、剥離層2の(Ni−Co)層が残る。
その残った(Ni−Co)層を例えば過酸化水素系のエッチング液を用いてウェットエッチングして除去する。これにより、導体パターン4において半導体チップ6の接合面の反対面(剥離体との剥離面)が外部に露出される。
その露出した導体パターン4の表面に、例えばNi, Au, Ag, Sn, Sn-Pb, Sn-Agなどからなる金属膜9を形成する。この金属膜9は、マザーボードや他の半導体装置との接合性を向上させる役割を担う。そして、個片化を行うことによって、単層の導体パターン4の一方の面に半導体チップ6が接合され、反対側の他方をマザーボードや他の半導体装置との接続端子として機能させることのできる半導体装置11が得られる。
次に本発明の第2の実施形態について説明する。なお、上記第1の実施形態と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
半導体チップ6を例えば熱硬化性樹脂などのダイボンディングペーストを用いて導体パターン4上にマウントすると共に、半導体チップ6の主面に形成された複数の電極パッドと導体パターン4とをボンディングワイヤ10を用いて接合する。これにより、半導体チップ6は、ボンディングワイヤ10を介して導体パターン4と電気的に接続される。
半導体チップ6との接合が完了した導体パターン4を剥離体ごと金型にセットして、金型のキャビティ内に液状化した例えばエポキシ系の熱硬化樹脂を流し込んでモールド成型を行う。その後、流し込んだ樹脂を硬化させた後、剥離体を金型から離型させることで、導体パターン4間を埋め、且つ半導体チップ6と導体パターン4との接合部(ボンディングワイヤ10と半導体チップ6の電極パッドとの接合部、ボンディングワイヤ10と導体パターン4との接合部)を含む半導体チップ6全体を覆う絶縁樹脂材8が形成される。
剥離層2を構成するCr層と(Ni−Co)層との境界面に切れ込みを入れて剥離する。これにより、支持体1はCr層と共に導体パターン4から分離され、導体パターン4において半導体チップ6の接合面の反対面の表面には、剥離層2の(Ni−Co)層が残る。
その残った(Ni−Co)層を例えば過酸化水素系のエッチング液を用いてウェットエッチングして除去する。これにより、導体パターン4において半導体チップ6の接合面の反対面(剥離体との剥離面)が外部に露出される。
その露出した導体パターン4の表面に、例えばNi, Au, Ag, Sn, Sn-Pb, Sn-Agなどからなる金属膜9を形成する。この金属膜9は、マザーボードや他の半導体装置との接合性を向上させる役割を担う。そして、個片化を行うことによって、単層の導体パターン4の一方の面に半導体チップ6が接合され、反対側の他方をマザーボードや他の半導体装置との接続端子として機能させることのできる半導体装置12が得られる。なお、本実施形態においても、個片化処理は、絶縁樹脂材8を形成した後であれば、どの段階で行っても構わない。
次に本発明の第3の実施形態について説明する。なお、上記第1の実施形態と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
支持体1の一表面の全面に剥離層2が形成されてなる剥離体を作製し、その剥離層2の上に導体パターン形成膜13を形成する。支持体1は例えば銅材料からなり、以下の工程中におけるハンドリングに必要とされる機械的性質または材料学的性質を具備するように構成される。厚さは、例えば140μmである。
導体パターン形成膜13上にエッチングレジスト14を形成する。具体的には、先ず、導体パターン形成膜13の表面にレジスト膜を全面的に形成した後、そのレジスト膜に露光及び現像を施して所望の形状にパターニングしてエッチングレジスト14を形成する。
エッチングレジスト14をマスクとして、例えばアルカリ系のエッチング液を用いて銅材料からなる導体パターン形成膜13のみをエッチングする。これにより、導体パターン15が得られる。
導体パターン15上に残っているエッチングレジスト14を除去する。
導体パターン15間から露出している剥離層2上に図示しないめっきレジストを形成した後、そのめっきレジストをマスクとして、導体パターン15の表面に金属膜5を例えばめっき法で形成する。金属膜5は、例えばNi, Au, Ag, Sn, Sn-Pb, Sn-Agなどからなり、後述する半導体チップとの接合性を向上させる役割を担う。
次に本発明の第4の実施形態について説明する。なお、上記第1の実施形態と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
支持体1の剥離に際して、全部を剥離するのではなくその一部を残す。例えばアルカリ系エッチング液を用いたウェットエッチングによって、銅材料からなる支持体1を部分的に除去し、絶縁樹脂材8の形成されていない導体パターン4の両端部に対応する位置にある部分を残し、これを層間接続材1aとして機能させる。
すなわち、図10Cに示すように、上記図10Bで得られた半導体装置20aを、第1の実施形態と同工程で得られる半導体装置20bの上に重ねて、上記層間接続材1aの下端部を例えばはんだ19を介して半導体装置20bの金属膜5に接合させる。
次に本発明の第5の実施形態について説明する。なお、上記第1の実施形態と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
絶縁樹脂材8の形成されていない、金属膜5、導体パターン4、金属膜9からなる積層体の両端部を、半導体チップ6の接合面の反対面側に折り曲げ、この折り曲げられた部分を層間接続材23として機能させる。
すなわち、図11Cに示すように、上記図11Bで得られた半導体装置21aを、第1の実施形態と同工程で得られる半導体装置21bの上に重ねて、上層側の半導体装置21aの上記層間接続材23の下端部を例えばはんだ19を介して半導体装置21bの金属膜5に接合させる。
次に本発明の第6の実施形態について説明する。なお、上記第1の実施形態と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
絶縁樹脂材8に部分的に接続孔をあけた後その接続孔内を導電材22で充填する。接続孔は例えばドリルやレーザなどで、金属膜5に達するように絶縁樹脂材8の厚さ方向にあけられる。導電材22は例えば剥離体を給電体としためっき法にて形成される。
上記図12Aで得られる積層体に、絶縁樹脂材8を挟んで、上記図1A〜図2Fと同工程にて得られるまだ絶縁樹脂材でモールドする前の積層体を貼り合わせる。これにより、導電材22は両積層体の金属膜5どうしを接続し、両積層体の導体パターン4どうしが導電材22を介して電気的に接続される。また、図12Aで得られる積層体に形成された絶縁樹脂材8は半硬化状態であり、よってその絶縁樹脂材8中に他の積層体の半導体チップ6が埋め込まれる。
絶縁樹脂材8を本硬化させた後、上記第1の実施形態と同様にして、両面に形成されたそれぞれの支持体1及び剥離層2を剥離する。
上記工程で外部に露出された両面それぞれの導体パターン4の表面に、上記第1の実施形態と同様にして、金属膜9を形成する。これにより、絶縁樹脂材8内に2個の半導体チップ6が収められ、且つ絶縁樹脂材8の両面側に、半導体チップ6に形成された電極パッドのピッチを拡大した電極を取り出せる。なお、半導体チップ6は2個に限らずそれ以上であってもよい。
1a・・・層間接続材
2・・・剥離層
3・・・めっきレジスト
4・・・導体パターン
6・・・半導体チップ
6a,6b・・・半導体チップ
8・・・絶縁樹脂材
11・・・半導体装置
12・・・半導体装置
14・・・エッチングレジスト
15・・・導体パターン
17・・・半導体装置
18・・・半導体装置
20,20a,20b・・・半導体装置
21,21a,21b・・・半導体装置
Claims (2)
- 剥離体の一表面に導体パターンを形成する工程と、
前記導体パターンに半導体チップを接合する工程と、
前記導体パターン間を埋め、且つ少なくとも前記導体パターンと前記半導体チップとの接合部を覆うように前記剥離体の前記一表面の上に絶縁樹脂材を形成する工程と、
前記剥離体を前記導体パターンから剥離して、前記導体パターンの前記半導体チップとの接合面の反対面を露出させる工程と、
前記絶縁樹脂材の形成されていない前記導体パターンの両端部を折り曲げて層間接続材を形成する工程とを有する
半導体装置の製造方法。 - 前記導体パターンを導電性の前記剥離体にパターンめっきにて形成する
請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003270881A JP4341328B2 (ja) | 2003-07-04 | 2003-07-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003270881A JP4341328B2 (ja) | 2003-07-04 | 2003-07-04 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005026631A JP2005026631A (ja) | 2005-01-27 |
JP4341328B2 true JP4341328B2 (ja) | 2009-10-07 |
Family
ID=34190713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003270881A Expired - Fee Related JP4341328B2 (ja) | 2003-07-04 | 2003-07-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4341328B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011198977A (ja) * | 2010-03-19 | 2011-10-06 | Sumitomo Metal Mining Co Ltd | 半導体装置の製造方法 |
JP6044936B2 (ja) * | 2013-04-24 | 2016-12-14 | Shマテリアル株式会社 | 半導体素子搭載用基板の製造方法 |
JP5846655B2 (ja) * | 2014-02-05 | 2016-01-20 | Shマテリアル株式会社 | 半導体装置の製造方法 |
JP6851239B2 (ja) * | 2017-03-29 | 2021-03-31 | エイブリック株式会社 | 樹脂封止型半導体装置およびその製造方法 |
-
2003
- 2003-07-04 JP JP2003270881A patent/JP4341328B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005026631A (ja) | 2005-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100437436B1 (ko) | 반도체패키지의제조법및반도체패키지 | |
US9258899B2 (en) | Method of fabricating a wiring board | |
JP4592751B2 (ja) | プリント配線基板の製造方法 | |
JP4361826B2 (ja) | 半導体装置 | |
JP5649490B2 (ja) | 配線基板及びその製造方法 | |
JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
JP4345808B2 (ja) | 半導体装置の製造方法 | |
TWI479971B (zh) | 佈線板,其製造方法及具有佈線板之半導體裝置 | |
US7329957B2 (en) | Circuit device and manufacturing method thereof | |
JP4052915B2 (ja) | 回路装置の製造方法 | |
JP5289832B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2003522401A (ja) | 積層型集積回路パッケージ | |
US9698094B2 (en) | Wiring board and electronic component device | |
KR100622514B1 (ko) | 회로 장치의 제조 방법 | |
JP4341328B2 (ja) | 半導体装置の製造方法 | |
KR100639737B1 (ko) | 회로 장치의 제조 방법 | |
JP2008182039A (ja) | 多層配線板およびその製造方法 | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
JP2009004813A (ja) | 半導体搭載用配線基板 | |
JP4549692B2 (ja) | 配線基板の製造方法 | |
JP4549693B2 (ja) | 配線基板の製造方法 | |
JP4193479B2 (ja) | 素子実装基板の製造方法 | |
JP2005026636A (ja) | 半導体装置及びその製造方法 | |
JP5880036B2 (ja) | 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板 | |
KR101098994B1 (ko) | 무기판 반도체 칩 패키지 제조 방법 및 이를 이용하여 제조된 무기판 반도체 칩 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060612 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090629 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |